JP2666318B2 - ディジタル信号記録再生及び再生装置 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、例えばオーディオPCM信号を回転ヘッド
により、磁気テープに記録し、磁気テープから再生する
のに適用されるディジタル信号記録再生及び再生装置に
関する。

〔発明の概要〕

この発明では、記録しようとするディジタル情報信号
のサンプリング周波数と内部の記録基準信号の周波数と
が整数比でないディジタル信号記録再生装置において、 記録時には、記録されるデータのサンプル数の積算値
と入力ディジタル信号のサンプル数の積算値とが等しく
なるように、記録サンプル数を選定すると共に、記録サ
ンプル数を示す識別信号を記録し、 再生時に、再生信号から得られた記録サンプル数の積
算値と再生用のサンプリングクロックの積算値とが等し
くなるように、PLL回路を構成することにより、 ディジタル信号の記録再生を支障なく行うことができ
る。

〔従来の技術〕

マトリックス状の２次元配列の情報シンボルに対し
て、その縦方向及び横方向の夫々にエラー検出及びエラ
ー訂正符号例えばリード・ソロモン符号の符号化を行う
エラー訂正符号化装置が知られている。この符号を垂直
方向の列毎に伝送し、受信側では、第１のエラー検出及
びエラー訂正符号により、エラー訂正すると共に、エラ
ーの有無を示すポインタを形成し、次にこのポインタを
参照して第２のエラー検出及びエラー訂正符号により、
エラーを訂正するようになされる。

上述のエラー訂正符号化がされたデータを列毎に伝送
する場合に、同期信号とブロックアドレス等のサブデー
タとが付加されて１ブロックのデータが構成される。例
えば特開昭59−202750号公報には、列毎のデータ及び第
１のエラー訂正符号のパリティデータに対して、同期信
号とCRCコードで独立にエラー検出可能とされたアドレ
スとを付加して１ブロックを形成することが示されてい
る。上記の文献では、第14図Ａに示すように、アドレス
に対しては、CRCでエラー検出可能とされると共に、デ
ータ部（PCMオーディオ信号）に対して、第１のエラー
訂正符号（C1符号と称する）及び第２のエラー訂正符号
（C2符号と称する）の符号化を行っている。

この第14図Ａの符号化の場合には、アドレスに対して
C1符号がかかってないために、エラーに対する保護が不
十分である。

この問題を解決するために、例えば特開昭61−5477号
公報に記載され、第14図Ｂに示されているように、アド
レスに対しても、C1符号の符号化を行うエラー訂正符号
化が考えられている。

第14図Ｂに示すエラー訂正符号化は、ヘッダがアドレ
スのみからなる場合には、有用である。しかし、アドレ
ス以外に、PCMオーディオ信号（メインデータ）がヘッ
ダに含まれる場合には、メインデータに対して、C1符号
のみの符号化しかされず、エラーに対する保護が不十分
な問題がある。アドレスを含めて、ヘッダ全体にC2符号
の符号化を行うことは、C2パリティにより、アドレスが
記録されるデータ領域が失われる不都合がある。

このような問題を解決するために、ヘッダの全体をデ
ータ部と共に、C1符号化すると共に、アドレスを除きヘ
ッダに含まれるメインデータに対してC2符号の符号化を
行うことにより、ヘッダのデータに対する保護を強力と
でき、従って、ヘッダにメインデータを記録することを
可能とできるエラー訂正符号化装置が本願出願人により
提案されている。このエラー訂正符号化装置は、１フィ
ールド分のビデオ信号と、１フィールド分のオーディオ
PCM信号あって、時間軸圧縮されたオーディオPCM信号と
を１回の走査で磁気テープに記録する所謂８ミリVTRに
使用して好適である。

既に実用化されている８ミリVTRは、オーディオPCM信
号のサンプリング周波数を2fh（fh:水平周波数）に選定
していた。従って、フレーム周波数で回転する回転ヘッ
ドとサンプリング系とが同期しており、画像と音声の同
期ずれの問題が生じなかった。しかしながら、従来の８
ミリVTRのサンプリング周波数は、高品質のオーディオ
信号を記録再生する点では、低すぎる問題があり、ま
た、他のディジタルオーディオ機器で採用されているサ
ンプリング周波数（44.1kHz,48kHz,32kHz等）との整合
性が無い問題があった。従って、８ミリVTRにおけるオ
ーディオPCM信号のサンプリング周波数としては、これ
らの周波数（44.1kHz,48kHz,32kHz等）を使用すること
が好ましい。

〔発明が解決しようとする問題点〕

ところが、上記の周波数は、記録基準信号である例え
ばNTSC方式のフィールド周波数（59.94Hz）と整数比の
関係にないために、１フィールド期間に含まれるサンプ
ルデータは、整数個とならない。特に、外部からのオー
ディオPCM信号を記録する場合、記録時の処理と共に、
再生時の処理が問題となる。つまり、再生時に、記録時
の整数比にない関係を再生時にも再現する必要がある。
若し、記録基準信号の周波数とサンプリング周波数との
比が記録時と異なると、再生時にオーディオデータが不
足したり、余ったりする問題が生じる。

従って、この発明の目的は、サンプリング周波数が記
録基準信号の周波数例えばフィールド周波数で割り切れ
ない場合においても、支障なく記録再生及び再生を行う
ことができるディジタル信号記録再生及び再生装置を提
供することにある。

〔問題点を解決するための手段〕

この発明では、記録しようとするディジタル情報信号
のサンプリング周波数と内部の記録基準信号の周波数と
が整数比でないディジタル信号記録再生装置において、 記録時にサンプリング周波数を記録基準信号の周波数
又は記録基準信号の整数倍の周波数で除算して得られる
商に近い複数の整数の値のデータを発生する回路と、 複数の整数の値のデータが選択的に供給される第１の
積算回路と、 ディジタル情報信号のサンプル数を積算する第２の積
算回路と、 第１の積算回路の出力及び第２の積算回路の出力が平
均的に一致するように、整数の値のデータ及び記録サン
プル数を選定すると共に、記録サンプル数を示す識別信
号を記録する回路と、 再生時に、再生信号から得られた記録サンプル数を第
１の積算回路に供給すると共に、再生時のサンプリング
ブロックを生成するPLLの出力信号を第２の積算回路に
供給する回路と、 第１の積算回路の出力と第２の積算回路の出力の位相
を比較し、比較出力をPLLのVCOに制御信号として供給す
る回路と が備えられている。

また、この発明では、記録しようとするディジタル情
報信号のサンプリング周波数と内部の記録基準信号の周
波数とが整数比でなく、記録基準信号の１乃至複数周期
当たりの記録サンプル数を示す識別信号が記録された記
録媒体を再生するディジタル信号再生装置において、 再生信号から得られた記録サンプル数を第１の積算回
路に供給すると共に、再生時のサンプリングクロックを
生成するPLLの出力信号を第２の積算回路に供給する回
路と、 第１の積算回路の出力と第２の積算回路の出力の位相
を比較し、比較出力をPLLにVCOに制御信号として供給す
る回路と が備えられている。

〔作用〕

ブロックアドレス,ID信号及びデータからなるヘッダ
とメインデータのみからなるデータブロックとにより１
ブロックが形成される。ブロックが複数個並べられたシ
ンボルの２次元的配列を単位としてオーディオPCM信号
が記録される。この２次元配列には、オーディオPCM信
号の１フィールド分のデータが含まれる。この１フィー
ルド分のエラー訂正符号化されたデータは、時間軸圧縮
されて磁気テープに記録される。

NTSC方式の場合には、フィールド周波数が59.94Hzで
あり、サンプリング周波数が48kHzの場合には、サンプ
リング周波数がフィールド周波数で割り切れない。つま
り、（48000÷59.94≒800.8）となる。この商に近い２
以上の整数である数値例えば800及び801が設定される。
記録しようとするオーディオPCM信号のサンプル（ワー
ド）数を計数し、その積算値と上述の数値の選択された
ものの積算値とがフィールド周期で比較される。サンプ
ル数の積算値が設定数値の積算値より大きい時には、80
1が選択され、逆に、サンプル数の積算値が設定数値の
積算値より小さい時には、800が選択される。この選択
されたサンプル数が１フィールド分のデータとして記録
される。これと共に、記録サンプル数を示す識別信号が
記録される。従って、１フィールド分のサンプル数が整
数であっても、平均的には、上述の商に近いサンプル数
が記録されることになり、映像と音声の同期ズレが生じ
ることを防止することができる。

また、再生時には、再生信号から取り出された識別信
号が積算され、この積算値とPLLで形成されたサンプリ
ングクロックの積算値とが位相比較され、比較出力がPL
LのVCOに供給される。従って、記録時と同様の記録基準
信号とサンプリングクロックとの関係が再生時にも保た
れ、支障なくディジタル信号が再生される。

〔実施例〕

以下、この発明の一実施例について図面を参照して説
明する。この説明は、下記の順序に従ってなされる。

a.ブロック構成及びフレーム構成 b.データインターリーブの一例 c.ヘッダの構成例 d.記録再生回路 e.クロック生成回路 f.変形例 a.ブロック構成及びフレーム構成 第１図は、磁気テープに記録されるデータの１ブロッ
クの構成を示す。１ブロックは、49シンボルからなり、
先頭に１シンボルのブロック同期信号が位置し、次に、
４シンボルのヘッダが位置し、その次に44シンボルのデ
ータ部が位置する。ヘッダは、後述のように、ID信号、
データ又はC2パリティとブロックアドレスADRとこれら
に対する単純パリティ,CRC等のエラー検出コードEDCと
からなる。データ部は、データ（オーディオPCM信号）
又はC2パリティか、データ又はC2パリティ及びC1パリテ
ィとからなる。

第２図に示すように、上述のブロックが100列並べら
れることにより、１フレームが構成される。このマトリ
ックス状のフレーム構成のブロック同期信号を除く縦方
向の48シンボルに（０〜47）のブロック内アドレスが付
され、横方向の100ブロックに対してブロックアドレス
（０〜99）が付される。

ブロックアドレスの（20〜99）及びブロック内アドレ
スの（４〜47）の（44シンボル×80ブロック）には、オ
ーディオPCM信号及びC1パリティが含まれる。後述のよ
うに、１回の回転ヘッドの走査により、ビデオ信号及び
時間軸圧縮されたオーディオPCM信号を磁気テープに記
録するので、オーディオPCM信号の情報量は、１フィー
ルド期間に含まれるものである。NTSC方式の１フィール
ド分のPCMオーディオ信号は、サンプリング周波数が48k
Hzの場合、 となる。この式から明らかなように、サンプリング周波
数がフィールド周波数で割り切れない。この問題を解決
するために、第２図に示すフレーム構成で、記録される
ワード数が800ワードと801ワードとの両者の場合を混在
させている。但し、以下の符号構成の説明では、ワード
数を801ワードとしている。

16ビットのリニア量子化を行う場合には、各ワードが
上位の８ビットと下位の８ビットとに分割され、１シン
ボルが８ビットとされる。また、１ワードが12ビットの
場合には、１シンボルが６ビットとされる。サンプリン
グ周波数は、48kHz以外に44.1kHz或いは32kHzとしても
良い。

左チャンネル及び右チャンネルの２チャンネルのオー
ディオPCM信号（L0〜L800,R0〜R800）の先頭のワードL0
及びR0の上位側のシンボルL0u及びR0uがブロック内アド
レスの１で、ブロックアドレスの97及び99に配置されて
いる。また、下位側のシンボルL0l及びR0lがブロック内
アドレスの３で、ブロックアドレスの97及び99に配置さ
れている。残りの800ワードの内、奇数番目のワードの8
00シンボルがブロックアドレスの（20〜59）に配され、
偶数番目のワードの800シンボルがブロックアドレスの
（60〜99）に配される。

ブロックアドレスの（０〜19）及びブロック内アドレ
スの（４〜47）の（20ブロック×44シンボル）には、第
２のエラー訂正符号（C2符号）のパリティ（C2パリテ
ィ）が含まれる。C2符号は、横方向に整列するシンボル
の４ブロック毎の20シンボルに対して形成される（25,2
0）リード・ソロモン符号である。このC2符号の系列
は、１行に関して、４系列生成されるので、１行には、
（４×５＝20シンボル）のC2パリティが含まれる。従っ
て、ブロックアドレスの（20〜99）及びブロック内アド
レスの（４〜47）の（44シンボル×80ブロック）の全て
のシンボルに対しては、C1符号及びC2符号の符号化がさ
れている。

ブロック内アドレスの０及びブロックアドレスの（０
〜99）には、ヘッダに対するエラー検出コードEDCが含
まれる。このエラー検出コードEDCに対しては、C2符号
の符号化がされない。

ブロック内アドレスの１及びブロックアドレスの（20
〜99）には、ID信号IDu又はデータL0u,R0uが含まれ、こ
のデータから形成されたC2パリティ（５×２＝10シンボ
ル）がブロック内アドレスの１及びブロックアドレスの
（1,3,5,7・・・・17,19）に含まれる。ブロック内アド
レスの１及びブロックアドレスの（0,2,4,6・・・・16,
18）には、ID信号IDlが含まれる。

ブロック内アドレスの２及びブロックアドレスの（０
〜99）には、ブロックアドレスADRが含まれる。ブロッ
クアドレスADRに対しては、C2符号の符号化がされな
い。

ブロック内アドレスの３及びブロックアドレスの（20
〜99）には、ID信号IDl又はデータL0l,R0lが含まれ、こ
のデータから形成されたC2パリティ（５×２＝10シンボ
ル）がブロック内アドレスの３及びブロックアドレスの
（1,3,5,7・・・・17,19）に含まれる。ブロック内アド
レスの３及びブロックアドレスの（0,2,4,6・・・・16,
18）には、ID信号IDlが含まれる。

C1符号の符号化は、全てのブロック（100ブロック）
に対してなされる。C1符号は、（48,44）のリード・ソ
ロモン符号である。このC1符号の系列は、隣接する二つ
のブロックに跨がるようにされる。即ち、隣接する二つ
のブロックのシンボルの系列の偶数番目のシンボルによ
り、一つのC1系列が形成されると共に、奇数番目のシン
ボルにより、他の一つのC1系列が形成される。このよう
に二つのブロックに跨がってC1系列を形成するのは、記
録時に連続する二つのシンボルの境界で発生したエラー
により、一つのC1系列内の２個のシンボルがエラーとな
ることを防止するためである。隣接する二つのブロック
のC1パリティ（８シンボル）は、奇数番目のブロックア
ドレスのブロック内アドレス（40〜47）に配される。

記録時には、データとID信号とからC2パリティが形成
され、次に、これらのデータからC1パリティが形成され
る。再生時には、C1符号により、エラー検出及び又はエ
ラー訂正がされ、エラー訂正できないシンボルに対して
ポインタがセットされ、このポインタを参照してC2符号
のエラー検出及びエラー訂正がなされる。また、再生時
には、エラー検出コードEDCにより、ヘッダに関しての
エラー検出がなされる。

C2符号の生成に関して、第３図を参照して、再度説明
する。第３図に示すように、ブロック内アドレス（0,1,
・・・47）をｌとして表し、ブロックアドレス（0,1,・
・・99）をｋとして表す。（ｌ＝０）及び（ｌ＝２）で
は、C2符号の符号化がされない。（ｌ＝１）では、デー
タL0u及びR0uが含まれるC2系列のみが形成される。（ｌ
＝３）では、データL0l及びR0lが含まれるC2系列のみが
形成される。（ｌ＝４〜47）では、全てのデータに対し
て、C2系列が形成される。

b.データインターリーブの一例 第４図及び第５図は、NTSC方式の１フィールド分の80
1ワード（＝1602シンボル）のデータのインターリーブ
を示す。第４図Ａは、ブロックアドレスの（０〜59）の
データ構成を示し、第４図Ｂは、ブロックアドレスの
（60〜99）を示し、第５図は、ブロックアドレスの20及
び21を詳細に示す。

前述のように、ブロックアドレスの97及び99で、ブロ
ック内アドレスの１及び３には、２ワードの４個のシン
ボル（L0u,L0l,R0u,R0l）が位置され、ブロックアドレ
スの（20〜59）には、奇数番目のワード（L1〜L799,R1
〜R799）が配され、ブロックアドレスの（60〜99）に
は、偶数番目のワード（L2〜L800,R2〜R800）が配され
ている。奇数番目のワードと偶数番目のワードの記録位
置を離すことにより、連続するワードがエラーワードと
なることが防止されている。

奇数番目のワードのシンボルのインターリーブを例に
説明すると、第４図Ａ及び第５図に示すように、ブロッ
ク内アドレスの４及び６からデータを順次配列する。こ
の場合、上位側のシンボル（L1u,R1u,L3u,R3u・・・R19
u）をブロック内アドレスの４の偶数番目のブロックア
ドレス（20,22,24,26・・・58）に順次配し、下位側の
シンボル（L1l,R1l,L3l,R3l・・・R19l）をブロック内
アドレス６の偶数番目のブロックアドレス（20,22,24,2
6・・・58）に順次配する。次の奇数番目のシンボル
は、ブロック内アドレスの５及び７に上述と同様に配さ
れる。このようにデータの配列が繰り返されると、ブロ
ックアドレスの59のブロック内アドレス37及び39にR799
u及び799lが位置することになる。

また、第５図においてP00〜P13は、ブロックアドレス
の20及び21の二つのブロックに関するC1パリティを示
す。即ち、ブロックアドレス20及び21の二つのブロック
において、偶数番目のブロック内のアドレスに位置する
48シンボルから（48,44）のリード・ソロモン符号（C1
符号）のパリティP00,P01,P02,P03が形成され、奇数番
目のブロック内アドレスに位置する48シンボルから（4
8,44）のリード・ソロモン符号（C1′符号）のパリティ
P10,P11,P12,P13が形成される。

奇数番目のワードと同様に、第４図Ｂに示すように、
偶数番目のワードが配列される。ブロックアドレスの99
のブロック内アドレス37及び39には、Ｒチャンネルの最
後のワードのシンボルR800u及びR800lが配置される。第
４図及び第５図に示すインターリーブに依れば、各チャ
ンネルの偶数番目のワード系列及び奇数番目のワード系
列の各々で隣合うワードの記録位置が４ブロック離され
ると共に、１ワードの上位側シンボル及び下位側シンボ
ルが連続して記録されることが防止され、バーストエラ
ーの影響が軽減化されている。

c.ヘッダの構成例 第６図Ａは、１ブロックのヘッダの部分を示す。ヘッ
ダは、２シンボルのID信号IDu及びIDlと１シンボルのブ
ロックアドレスADRとこれらの３シンボルのエラー検出
コード（EDC）のパリティ例えば単純パリティとからな
る。このエラー検出コードは、ブロック同期信号の検出
にも用いられる。第６図Ｂは、１シンボルが６ビットの
場合の３シンボルIDu,IDl,ADRの夫々の情報を示してい
る。また、第６図Ｃは、１シンボルが８ビットの場合の
３シンボルIDu,IDl,ADRの夫々の情報を示している。

ブロックアドレスADRの最下位ビットが“0"即ち、偶
数番目のブロックでは、ADRの６ビットとIDlの下位の２
ビットの計８ビットにより、ブロックアドレスが示され
る。IDlの上位の４ビットがフレームアドレスとされ
る。フレームアドレスは、複数のトラックを跨がって回
転ヘッドが走査する高速再生時のフレームの識別に使用
される。IDuの下位の３ビットがトラックアドレスとさ
れる。トラックアドレスは、１トラックが６チャンネル
に分割される時のチャンネルの識別に使用される。IDu
の上位の３ビットがID信号とされる。このID信号は、頭
出しの信号、タイムコード等に使用できる。

ブロックアドレスADRの最下位ビットが“1"即ち、奇
数番目のブロックアドレスでは、ADRの６ビットがブロ
ックアドレスとして使用される。６ビットでは、ブロッ
クアドレスを表現するのにビット数が不足するが、前後
のブロックのブロックアドレスを用いた内挿によって、
正しいブロックアドレスを復元することができる。IDu
は、ID信号又はデータの上位側のシンボル（この実施例
では、L0u及びR0u）として使用される。IDlは、ID信号
又はデータの下位側のシンボル（この実施例では、L0l
及びR0l）として使用される。ID信号は、頭出し信号，
タイムコード等である。

上述のID信号として、符号のフレーム構成に含まれる
ワード数を識別するためのIDコードが挿入される。この
実施例では、フレーム構成に800ワード又は801ワードが
含まれるので、両者を区別するためのIDコードが使用さ
れる。

１シンボルが８ビットの場合のヘッダの構成が第６図
Ｃに示されている。ブロックアドレスの最下位ビットが
“0"のブロックでは、８ビットのADRがブロックアドレ
スとされ、IDlがトラックアドレス（３ビット）及びフ
レームアドレス（５ビット）とされ、IDuがID信号に割
り当てられる。ブロックアドレスの最下位ビットが“1"
のブロックでは、８ビットのADRがブロックアドレスと
して使用され、IDu及びIDlの夫々がID信号又はデータに
割り当てられる。

１シンボルが６ビット及び８ビットの何れの場合で
も、ブロックアドレスの最下位ビットが“0"のブロック
には、データが含まれず、従って、上述のように、ヘッ
ダの中のブロックアドレスの最下位ビットが“0"のブロ
ックのシンボルは、C2符号化がされないので、C2パリテ
ィにより、ブロックアドレス，フレームアドレス及びト
ラックアドレスが失われることが防止される。

この発明は、NTSC方式のビデオ信号と付随するオーデ
ィオ信号に限らず、CCIR方式のビデオ信号と付随するオ
ーディオ信号を記録する場合に対しても、適用すること
ができる。CCIR方式では、フィールド周波数が50Hzであ
るため、サンプリング周波数が48kHzの場合の１フィー
ルド分のデータは、960ワード（L0〜L959,R0〜R959）と
なる。

第７図は、CCIR方式にこの発明を適用した場合のフレ
ーム構成を示す。縦方向にブロック同期信号を除いて、
48シンボルが配され、横方向に116ブロックが配され
る。ヘッダの一部に先頭のワードL0及びR0のシンボルが
含まれる。このデータには、C2符号の符号化がされる。
偶数番目のワード及び奇数番目のワードのインターリー
ブ、C1符号の符号化、C2符号の符号化は、NTSC方式の場
合と同様である。

d.記録再生回路 第８図は、この発明を適用することができる回０ヘッ
ド型VTRの記録／再生回路の一例を示す。このVTRは、ビ
デオ信号及びPCMオーディオ信号を１回の走査で磁気テ
ープに記録するものである。

第８図において、25A及び25Bは、一対の回転ヘッドを
示し、回転ヘッド25A及び25Bは、互いに180゜の角間隔
を有し、回転軸32を通じてモータ33によりフレーム周波
数fF（NTSC方式の場合で、29.97MHz）で回転されると共
に、その回転周面に対して磁気テープ31が180゜以上の
角範囲にわたって斜めに一定速度で走行される。この場
合、回転ヘッド25A及び25Bの回転位相は、記録時には、
記録されるビデオ信号に同期するように、制御され、再
生時には、トラックを正しく走査するようにサーボ制御
される。

従って、第９図Ａに示すように、一つおきのフィール
ド期間Taには、回転ヘッド25Aがトラックのビデオ区間
を走査すると共に、期間Taの前の約（1/5）フィールド
期間にビデオ区間の前のPCM区間を走査する。また、他
の一つおきのフィールド期間Tbでは、回転ヘッド25Bが
トラックのビデオ区間を走査すると共に、期間Tbの前の
約（1/5）フィールド期間にビデオ区間の前のPCM区間を
走査する。

ビデオ信号の記録時には、カラービデオ信号Sc及びモ
ノラルオーディオ信号Smがビデオ記録処理回路21に供給
されて、FM輝度信号と低減変換された搬送色信号とFMオ
ーディオ信号とパイロット信号との周波数多重化信号Sf
が第９図Ｂに示すように、連続して取り出され、この信
号Sfがスイッチ回路22に供給される。

回転軸32にパルス発生手段34が設けられ、回転ヘッド
25A,25Bの回転位相を示すフレーム周期のパルスPgが取
り出され、このパルスPgが整形アンプ35を介して信号形
成回路36に供給される。この信号形成回路36から第９図
Ｃに示すように、期間Ta,Tb毎に反転するパルス信号SW
が形成される。このパルス信号SWがスイッチ回路22に制
御信号として供給され、スイッチ回路22は、期間TaとTb
とで図示の状態と図示と逆の状態とに切り替えられる。
従って、スイッチ回路22からは、第９図Ｄに示すよう
に、信号Sfが期間Ta,Tb毎に交互に取り出される。

周波数多重化信号Sfが記録アンプ23A,23Bを通じ、更
に、スイッチ回路24A,24Bの記録側端子Ｒを通じて回転
ヘッド25A,25Bに供給される。従って、磁気テープ31に
は、期間Ta,Tb毎に信号Sfがビデオ区間として順次記録
される。

更に、ステレオオーディオ信号L,RがPCM記録処理回路
29に供給される。信号SWがパルス形成回路37に供給され
て、第９図Ｅに示すように、信号SWの変化点を基準にし
て回転ヘッド25A及び25Bが各々PCM区間を走査している
期間に“1"となるパルスPsが形成される。このパルスPs
がPCM記録処理回路29に供給されて、第９図Ｆに示すよ
うに、１フィールド期間分の信号L,Rが（Ps＝“1"）の
期間に時間軸圧縮されると共にPCM信号化される。更
に、ディジタル変調されて、PCM信号Ssとして取り出さ
れる。

この信号Ssがフィールド期間Taには、〔スイッチ回路
22→アンプ23B→スイッチ回路24Bの端子Ｒ〕の信号路を
介して回転ヘッド25Bに供給される。期間Tbでは、〔ス
イッチ回路22→アンプ23A→スイッチ回路24Aの端子Ｒ〕
の信号路を介して回転ヘッド25Aに供給される。従っ
て、トラックには、ビデオ区間に信号Sfが記録されるの
に先行してPCM区間に信号Ssが記録される。

一方、再生時には、回転ヘッド25A及び25Bにより、磁
気テープ31のトラックから信号Ss及びSfが交互に再生さ
れる。この再生された信号Ss及びSfがスイッチ回路24A,
24Bの再生側端子Ｐを通じ、更に、再生アンプ26A,26Bを
通じてスイッチ回路27に供給される。信号SWがスイッチ
回路27に制御信号として供給され、スイッチ回路27から
は、信号Sfが連続して取り出されると共に、信号Ssが各
フィールド期間毎に取り出される。

スイッチ回路27からの信号Sfがビデオ再生処理回路28
に供給され、元のカラービデオ信号Sc及びモノラルオー
ディオ信号Smがビデオ再生処理回路28から取り出され
る。スイッチ回路27からの信号SsがPCM再生処理回路30
に供給されると共に、パルスPsがウインドウ信号として
PCM再生処理回路30に供給され、信号Ssから元のステレ
オオーディオ信号L,Rが取り出される。

e.クロック生成回路 上述の回転ヘッド型VTRのクロック生成回路について
第10図を参照して説明する。第10図において、１が回転
ドラムを示し、回転ドラム１により、回転磁気ヘッド25
A及び25Bがフレーム周波数で回転される。また、回転ド
ラム１の周面には、図示せずも、磁気テープ31が斜めに
巻きつけられている。２は、磁気テープ31を一定の速度
で送るためのキャプスタンを示す。回転ドラム１及びキ
ャプスタン２は、サーボ回路３により制御される。サー
ボのために、回転ドラム１の回転位相を示す検出信号及
びキャプスタン２の回転周波数を示す検出信号がサーボ
回路３に供給される。また、再生信号から分離されたAT
F（自動トラック追従）信号がATF回路４に供給され、ト
ラッキング制御のためにサーボ回路３に供給される。

５は、ビデオ処理回路を示す。このビデオ処理回路５
は、第８図におけるビデオ記録処理回路21及びビデオ再
生処理回路28に相当する回路である。６は、ディジタル
変調／ディジタル復調回路を示す。このディジタル変調
／ディジタル復調回路６は、システムバス７と結合され
ている。破線で囲んで示す８は、システムバス７と結合
されたA/D及びD/Aインターフェースである。A/D及びD/A
インターフェース８には、A/D変換器９、ディジタル入
力回路10、D/A変換器11及びディジタル出力回路12が含
まれている。

入力端子13からのアナログオーディオ信号がA/D変換
器９によりPCM信号に変換されてシステムバス７に供給
される。外部からのオーディオPCM信号は、入力端子14
からディジタル入力回路10を介してシステムバス７に供
給される。システムバス７からのPCM信号がD/A変換器11
を介して出力端子15にアナログ出力として取り出され
る。システムバス７からのPCM信号がディジタル出力回
路12を介して出力端子16にディジタル出力として取り出
される。

17は、ディジタルデータを貯えるためのRAMを示す。
このRAM17とシステムバス７との間でデータの授受がな
される。18は、エンコーダ／デコーダを示し、このエン
コーダ／デコーダ18において、前述のエラー訂正符号の
符号化及びエラー訂正の処理がなされる。19は、RAM17
に対するアドレスを発生するアドレス発生回路である。
20は、信号処理を制御するための制御回路である。

ビデオ処理回路５には、端子41からの外部同期信号と
分周回路42の出力信号とがタイミング信号として供給さ
れている。分周回路42は、水晶発振器43の出力信号を分
周する。これらの外部同期信号及び分周回路42の出力信
号が記録／再生切り替えスイッチ44を介してサーボ回路
３にサーボ基準信号として供給される。サーボ基準信号
の周波数は、NTSC方式の場合でフレーム周波数fF（29.9
7Hz）である。記録時には、外部同期信号がサーボ基準
信号として使用され、再生時には、分周回路42の出力信
号がサーボ基準信号として使用される。

記録／再生切り替えスイッチ44で選択されたフレーム
周波数の信号がPLL45及びディジタル比較回路46に供給
される。PLL45は、後述のように、記録時の内部サンプ
リングクロックを形成する。このPLL45の出力信号は、
サンプリング周波数fs例えば48kHzである。PLL45の出力
信号がA/D変換器９に供給されると共に、セレクタ47に
供給される。

セレクタ47は、サンプリングクロックを選択するもの
で、制御回路20により制御される。外部アナログ入力を
記録する時には、PLL45の出力信号（内部サンプリング
クロック）がセレクタ47により選択され、外部ディジタ
ル入力を記録する時には、入力端子48からの外部クロッ
クが選択され、再生時には、VCO57の出力信号が選択さ
れる。PLL45で形成されたサンプリングクロックがA/D変
換器９に供給される。外部クロックは、ディジタル入力
回路10に供給される。VCO57で形成された再生用のサン
プリングクロックは、D/A変換器11及びディジタル出力
回路12に供給される。制御回路20のセレクタ47に対する
制御信号は、A/D及びD/Aインターフェース８に対しても
供給される。

セレクタ47で選択されたサンプリングクロックが積算
回路49に供給される。積算回路49は、カウンタで構成さ
れ、積算回路49の出力信号が記録／再生切り替えスイッ
チ51の記録側端子ｒを介してディジタル比較回路46に供
給される。ディジタル比較回路46には、記録／再生切り
替えスイッチ52の記録側端子ｒを介して積算回路50の出
力が供給される。ディジタル比較回路46の出力が制御回
路20に対してワード数選択信号として供給されると共
に、積算回路50に供給される。ワード数選択信号によ
り、符号構成の１フレームに含まれるワード数が800ワ
ードと801ワードとに制御される。符号構成の１フレー
ムに含まれるワード数が800ワードの時には、例えばL80
0及びR800のワードが記録されずに、これらのワードに
代えてダミーデータとしてのゼロデータが記録される。

記録／再生切り替えスイッチ51及び52の夫々の再生側
端子ｐには、1/m分周回路53及び54が接続されている。
これらの1/m分周回路53及び54の出力信号がディジタル
位相比較回路55に供給される。ディジタル位相比較回路
55の出力信号がローパスフィルタ56を介してVCO57に制
御信号として供給される。このVCO57の出力信号が再生
時のサンプリングクロックである。

上述のVCO57、セレクタ47、積算回路49、記録／再生
切り替えスイッチ51、1/m分周回路53、位相比較回路5
5、ローパスフィルタ56は、PLLループを形成している。

上述の内部サンプリングクロックを形成するためのPL
L45の一例について、第11図を参照して説明する。このP
LL45は、周波数f0の基本クロックを発生するためのPLL
とサンプリング周波数fsを発生するためのPLLとから構
成されている。

サンプリング周波数fs（48kHz,44.1kHz,32kHz）とNTS
C方式の水平周波数fh（15.734265kHz）との関係は、下
式で表される。

fs＝fh/5×32×143×160×1/125×1/384＝48,000 fs＝fh/5×32×143×147×1/125×1/384＝44,100 fs＝fh/5×32×143×160×2/3×1/125×1/384＝32,000 サンプリング周波数fsが48kHzの場合では、上式は、
下記の通り変形される。

525fF/5×32×143×1/125×1/384×480/3×512＝512fs ＝fF×(525×32×143)/5×(480×512)/(125×3×384) ＝fF×480480×1/1125×４×480 また、CCIR方式（fh＝15.625kHz）の場合では fs＝fh/5×32×144×160×1/125×1/384＝48,000 fs＝fh/5×32×144×147×1/125×1/384＝44,100 fs＝fh/5×32×144×160×2/3×1/125×1/384＝32,000 となる。

第11図において、62で示す位相比較回路には、端子61
からのフレーム周波数fFの信号と分周回路64の出力信号
とが供給され、位相比較回路62の出力信号がVCO63に供
給される。分周回路64の分周比N1は、NTSC方式の場合で
（N1＝480480）とされ、CCIR方式の場合で（N1＝55705
6）とされる。従って、VCO63の出力に発生する基本クロ
ックの周波数f0は、 f0＝14.4MHz（NTSC方式） f0＝13.926MHz（CCIR方式） となる。

この基本クロックが出力端子65に取り出されると共に
分周回路66に供給される。分周回路66の分周比N2が下記
の値に選定されている。

N2＝1125（NTSC方式） N2＝1088（CCIR方式） 分周回路66の出力信号が位相比較回路67に供給され
る。この位相比較回路67には、分周回路70からの出力信
号が供給される。位相比較回路67の出力信号がVCO68に
制御信号として供給され、VCO68の出力信号が分周回路6
9に供給される。分周回路69の分周比は、1/4とされ、分
周回路69の出力信号が分周回路70に供給される。

分周回路69の出力信号が出力端子71に取り出されると
共に、分周回路72に供給される。分周回路72の分周比が
（1/128）とされ、分周回路72の出力信号が出力端子73
に取り出される。分周回路66の出力信号は、12.8kHzと
なる。分周回路70の分周比N3は、（480:48kHz,441:44.1
kHz,320:32kHz）に選定され、分周回路70から、12.8kHz
の信号が発生する。出力端子71には、128fsの周波数の
信号が得られ、出力端子73には、サンプリング周波数fs
の信号が得られる。

また、積算回路49、ディジタル比較回路46及び積算回
路50は、より詳細には、第12図に示す構成とされてい
る。第12図において、破線で囲んで示す積算回路50に
は、積算回路81と記録／再生切り替えスイッチ82とスイ
ッチ回路83とデータ発生回路84,85とが含まれている。
破線で囲んで示すディジタル比較回路46には、比較回路
87とフリップフロップ88とが含まれている。

積算回路49には、セレクタ47で選択されたサンプリン
グクロックが端子91から供給される。積算回路49から積
算値NAの出力信号が発生し、この積算値NAが記録／再生
切り替えスイッチ51の記録側端子ｒを介して比較回路87
に供給される。800及び801のデータを夫々発生するデー
タ発生回路84及び85の出力信号がスイッチ回路83に供給
され、スイッチ回路83の出力信号が記録／再生切り替え
スイッチ82の記録側端子ｒを介して積算回路81に供給さ
れる。記録／再生切り替えスイッチ82の再生側端子ｐに
は、端子86から再生時のワード数検出信号が供給され
る。

積算回路81から積算値NBが記録／再生切り替えスイッ
チ52の記録側端子ｒを介して比較回路87に供給される。
比較回路87は、積算値NA及びNBの大きさを比較し、判定
信号を発生する。この判定信号がフリップフロップ88に
データ入力として供給される。フリップフロップ88のク
ロック入力として逓倍回路90の出力信号が供給される。
逓倍回路90には、端子89からサーボ基準信号が供給され
る。フリップフロップ88の出力信号がワード数選択信号
として出力端子92に取り出されると共に、スイッチ回路
83に制御信号として供給される。この出力端子92に取り
出されたワード数選択信号が制御回路20に供給される。
制御回路20では、ワード数選択信号から形成されたワー
ド数の識別信号が形成され、この識別信号がデータと共
に記録される。

第13図を参照して記録時のワード数の制御動作につい
て説明する。第13図Ａは、逓倍回路90で生成されたフィ
ールド周期のタイミングを示す。例えば最初にデータ発
生回路84からの800の数値が選択されているとすると、
第13図Ｂに示すように、積算回路81の積算値NBも800と
なる。一方、積算回路49は、セレクタ47からのサンプリ
ングクロックを計数し、第13図Ｃに示すように、順次増
加する値の積算値NAを発生する。

フィールド周期のタイミングで積算値NA及びNBが比較
回路87により比較される。例えば（NA＝799,NB＝800）
の場合には、（NA≦NB）のために、第13図Ｄに示すよう
に、“0"の判定信号が発生する。従って、フリップフロ
ップ88からのワード数選択信号も“0"となる。ワード数
選択信号が“0"の場合には、スイッチ回路83がデータ発
生回路84からの800のデータを選択し、積算回路81の出
力が1600になると共に、符号の１フレーム内のワード数
が800ワードとされる。

次のフィールド周期のタイミングで、再び積算値NA及
びNBの比較がされる。この比較時に、（NA＝1601）にな
ると、（NB＝1600）であるため、（NA＞NB）となり、第
13図Ｄに示すように、ワード数選択信号が“1"となる。
従って、スイッチ回路83がデータ発生回路85からの801
のデータを選択し、積算回路81の出力が2401になると共
に、符号の１フレーム内のワード数が801とされる。

上述と同様の動作が繰り返され、記録されるワード数
と入力データのワード数とが平均的に一致したものとさ
れる。積算回路81及び積算回路49の値は、有限であるの
で、フィールド周期が所定回数繰り返されると、夫々の
積算値が初期値に戻る。

再生時には、記録／再生切り替えスイッチ51、52、82
が再生側端子ｐを選択する状態となる。積算回路50（積
算回路81）には、端子86からのワード数検出信号が供給
される。このワード数検出信号は、再生データ中の識別
信号から形成されたもので、記録されているワード数に
対応している。また、積算回路49には、セレクタ47によ
り選択されたVCO57の出力信号が供給される。これらの
積算回路49及び50の出力信号が夫々1/m分周回路53及び5
4を介してディジタル位相比較回路55に供給され、位相
比較がなされる。

1/m分周回路53及び54の分周比ｍは、例えば100とされ
ている。ディジタル位相比較回路55では、ステップ的に
変化する積算回路50の出力中の最上位ビットを1/m分周
したものと積算回路49の出力中の最上位ビットを1/m分
周したものとをディジタル的に位相比較する。具体的に
は、エクスクルーシブORゲートにより、ディジタル位相
比較回路55が構成されている。

ディジタル位相比較回路55の出力信号がローパスフィ
ルタ56を介してVCO57に供給されるので、VCO57から発生
するサンプリングクロックは、記録時と同様のものとな
る。従って、再生時にオーディオPCM信号が不足した
り、余ったりする問題を生じない。

f.変形例 この一実施例では、２種類の数値データとして、800
及び801を使用しているが、これ以外に、サンプリング
周波数fsをフィールド周波数で除算した時の商に近い数
値例えば800及び802を使用しても良い。また、２種類に
限らず３種類以上の数値を選択的に使用しても良い。

この発明では、リード・ソロモン符号以外のエラー訂
正符号を使用することができる。

〔発明の効果〕

この発明では、ディジタル情報信号の符号構成の１フ
レーム内に含まれるワード数が整数であっても、平均的
にサンプリング周波数をフィールド周波数で除算した商
と等しいワード数の記録を行うことができ、映像と音声
の同期ズレが生じることを防止することができる。ま
た、この発明に依れば、外部ディジタル入力を外部クロ
ックに同期して記録した場合に、再生時にサンプリング
クロックと記録基準信号との周波数関係を記録時と同様
のものとでき、再生時にオーディオPCM信号のデータに
過不足が生じることを防止することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック構成を示す略線
図、第２図はこの発明の一実施例のフレーム構成を示す
略線図、第３図はC2符号の生成の説明に用いる略線図、
第４図及び第５図はデータのインターリーブの一例の説
明に用いる略線図、第６図はヘッダの構成の説明に用い
る略線図、第７図はフレーム構成の他の例の略線図、第
８図及び第９図はこの発明を適用することができる回転
ヘッド型VTRの記録再生回路の一例のブロック図及びタ
イミングチャート、第10図はクロック生成回路のブロッ
ク図、第11図はクロック発生用PLLのブロック図、第12
図及び第13図は第11図の一部の詳細なブロック図及びそ
の動作説明に使用するタイミングチャート、第14図は従
来のエラー訂正符号の説明に用いる略線図である。 図面における主要な符号の説明 1:回転ドラム、2:キャプスタン、 3:サーボ回路、5:ビデオ処理回路、 7:システムバス、 8:A/D及びD/Aインターフェース、 20:制御回路、45:クロック発生用PLL、 46:ディジタル比較回路、47:セレクタ、 48:外部クロック入力端子、 49,50:積算回路、 55:ディジタル位相比較回路、57:VCO。

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】記録しようとするディジタル情報信号のサ
   ンプリング周波数と内部の記録基準信号の周波数とが整
   数比でないディジタル信号記録再生装置において、 記録時に上記サンプリング周波数を上記記録基準信号の
   周波数又は上記記録基準信号の整数倍の周波数で除算し
   て得られる商に近い複数の整数の値のデータを発生する
   回路と、 上記複数の整数の値のデータが選択的に供給される第１
   の積算回路と、 上記ディジタル情報信号のサンプル数を積算する第２の
   積算回路と、 上記第１の積算回路の出力及び上記第２の積算回路の出
   力が平均的に一致するように、上記整数の値のデータ及
   び記録サンプル数を選定すると共に、上記記録サンプル
   数を示す識別信号を記録する手段と、 再生時に、再生信号から得られた上記記録サンプル数を
   上記第１の積算回路に供給すると共に、再生時のサンプ
   リングクロックを生成するPLLの出力信号を上記第２の
   積算回路に供給する手段と、 上記第１の演算回路の出力と上記第２の積算回路の出力
   の位相を比較し、比較出力を上記PLLのVCOに制御信号と
   して供給する手段と を備えたことを特徴とするディジタル信号記録再生装
   置。
2. 【請求項２】記録しょうとするディジタル情報信号のサ
   ンプリング周波数と内部の記録基準信号の周波数とが整
   数比でなく、上記記録基準信号の１乃至複数周期当りの
   記録サンプル数を示す識別信号が記録された記録媒体を
   再生するディジタル信号再生装置において 再生信号から得られた上記記録サンプル数を第１の積算
   回路に供給すると共に、再生時のサンプリングクロック
   を生成するPLLの出力信号を第２の積算回路に供給する
   手段と、 上記第１の積算回路の出力と上記第２の積算回路の出力
   の位相を比較し、比較出力を上記PLLのVCOに制御信号と
   して供給する手段と を備えたことを特徴とするディジタル信号再生装置。
3. 【請求項３】第１の積算回路の出力及び第２の積算回路
   の出力を夫々分周回路を介して位相比較回路に供給する
   ようにしたことを特徴とする請求項（１）又は請求項
   （２）記載のディジタル信号記録再生又は再生装置。