JPH08163150A - Ｃｂｒトラフィックのｃｄｖ制御方法及び装置 - Google Patents
Ｃｂｒトラフィックのｃｄｖ制御方法及び装置Info
- Publication number
- JPH08163150A JPH08163150A JP30754494A JP30754494A JPH08163150A JP H08163150 A JPH08163150 A JP H08163150A JP 30754494 A JP30754494 A JP 30754494A JP 30754494 A JP30754494 A JP 30754494A JP H08163150 A JPH08163150 A JP H08163150A
- Authority
- JP
- Japan
- Prior art keywords
- shaping
- output
- cbr
- cdv
- cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
Abstract
(57)【要約】
【目的】 ＡＴＭネットワークにおいて、ＣＢＲトラフ
ィックがネットワークを通過する際に発生するＣＤＶ
（セル遅延揺らぎ）を最小限に制御し、受信端末におけ
るＣＤＶ吸収のためのバッファを不要とする。 【構成】 ＡＴＭスイッチの出力段でＣＢＲトラフィッ
クのシェーピングを行うために入力ＣＢＲセル５を蓄積
するシェーピングＦＩＦＯ１と、前記シェーピングＦＩ
ＦＯ１が蓄積を開始してからの経過時間を監視し、経過
時間が一定時間以上となるまで蓄積して付加遅延させ、
一定時間以上になった時に出力開始指示４を出力する蓄
積経過時間監視回路３と、前記開始指示４を受信してＣ
ＢＲトラフィックのシェーピングを行うシェーピング制
御回路２とから構成される。
ィックがネットワークを通過する際に発生するＣＤＶ
（セル遅延揺らぎ）を最小限に制御し、受信端末におけ
るＣＤＶ吸収のためのバッファを不要とする。 【構成】 ＡＴＭスイッチの出力段でＣＢＲトラフィッ
クのシェーピングを行うために入力ＣＢＲセル５を蓄積
するシェーピングＦＩＦＯ１と、前記シェーピングＦＩ
ＦＯ１が蓄積を開始してからの経過時間を監視し、経過
時間が一定時間以上となるまで蓄積して付加遅延させ、
一定時間以上になった時に出力開始指示４を出力する蓄
積経過時間監視回路３と、前記開始指示４を受信してＣ
ＢＲトラフィックのシェーピングを行うシェーピング制
御回路２とから構成される。
Description
【０００１】
【産業上の利用分野】本発明は、ＡＴＭネットワ−クの
ＵＮＩにおいて、ユーザ側へ出力するＣＢＲトラフィッ
クのＣＤＶを吸収する制御方法及び装置に関するもので
ある。
ＵＮＩにおいて、ユーザ側へ出力するＣＢＲトラフィッ
クのＣＤＶを吸収する制御方法及び装置に関するもので
ある。
【０００２】
【従来の技術】ＡＴＭ（Ａｓｙｎｃｈｒｏｎｏｕｓ Ｔ
ｒａｎｓｆｅｒ Ｍｏｄｅ：非同期転送モード）ネット
ワークにおいて、音声のような一定間隔で発生するＣＢ
Ｒ（Ｃｏｎｓｔａｎｔ Ｂｉｔ Ｒａｔｅ：固定ビット
レート）のセルとして相手側に転送する際に、通過する
ネットワークのためにセル間が一定でなくなる現象、Ｃ
ＤＶ（Ｃｅｌｌ Ｄｅｌｅｙ Ｖａｒｉａｔｉｏｎ：セ
ル遅延揺らぎ）が発生する。発生の原因としては、 １） セル化する際のばらつき ２） ネットワーク内での、他のセルとの衝突回避のた
めの待合せによるばらつき ３） ＦＩＦＯを通過することによるばらつき 等がある。問題となるのは、セルの受信側で再び音声に
戻す際に、一定間隔でセルが到着してくれれば問題ない
が、上記のように間隔が乱れるために、到着が早くなっ
たり遅れたりして、音声として再生することが出来なく
なることである。
ｒａｎｓｆｅｒ Ｍｏｄｅ：非同期転送モード）ネット
ワークにおいて、音声のような一定間隔で発生するＣＢ
Ｒ（Ｃｏｎｓｔａｎｔ Ｂｉｔ Ｒａｔｅ：固定ビット
レート）のセルとして相手側に転送する際に、通過する
ネットワークのためにセル間が一定でなくなる現象、Ｃ
ＤＶ（Ｃｅｌｌ Ｄｅｌｅｙ Ｖａｒｉａｔｉｏｎ：セ
ル遅延揺らぎ）が発生する。発生の原因としては、 １） セル化する際のばらつき ２） ネットワーク内での、他のセルとの衝突回避のた
めの待合せによるばらつき ３） ＦＩＦＯを通過することによるばらつき 等がある。問題となるのは、セルの受信側で再び音声に
戻す際に、一定間隔でセルが到着してくれれば問題ない
が、上記のように間隔が乱れるために、到着が早くなっ
たり遅れたりして、音声として再生することが出来なく
なることである。
【０００３】このための対策として、従来の技術は、、
ユーザ端末がＡＴＭセルを受信する際に、ＣＤＶを吸収
するためのバッファを用いて一定時間の蓄積を行い、付
加遅延を加えることでＣＤＶを吸収しＣＢＲとしての品
質を保っていた。
ユーザ端末がＡＴＭセルを受信する際に、ＣＤＶを吸収
するためのバッファを用いて一定時間の蓄積を行い、付
加遅延を加えることでＣＤＶを吸収しＣＢＲとしての品
質を保っていた。
【０００４】また，特開平５ー１３０１３３号公報に
は、私設ネットワークから公衆ネットワークに接続する
場合に、トラフィックパラメータを通知する方式が提案
されている。それは、送信ユーザ端末側のＡＴＭ通信網
では、送信ユーザ端末から発生したＶＣ或いはＶＰに属
するセル流の送信ユーザ端末側のＡＴＭ通信網における
多重化や交換における遅延揺らぎの特性（どのくらい揺
らぐか）をあらかじめ把握して、その影響を考慮して送
信ユーザ端末から通知されたソーストラフィックパラメ
ータを変換し、次段のＡＴＭ通信網では送信ユーザ端末
側のＡＴＭ通信網から通知され変換されたパラメータを
もとにＶＣ或いはＶＰへの帯域割り当て制御や流量監視
制御を行っている。そのため、次段のＡＴＭ通信網は送
信ユーザ端末側のＡＴＭ通信網での遅延揺らぎの影響を
直接考慮することなく、遅延揺らぎを含んだセル流の制
御およびセル転送品質の保証をおこなうものである。
は、私設ネットワークから公衆ネットワークに接続する
場合に、トラフィックパラメータを通知する方式が提案
されている。それは、送信ユーザ端末側のＡＴＭ通信網
では、送信ユーザ端末から発生したＶＣ或いはＶＰに属
するセル流の送信ユーザ端末側のＡＴＭ通信網における
多重化や交換における遅延揺らぎの特性（どのくらい揺
らぐか）をあらかじめ把握して、その影響を考慮して送
信ユーザ端末から通知されたソーストラフィックパラメ
ータを変換し、次段のＡＴＭ通信網では送信ユーザ端末
側のＡＴＭ通信網から通知され変換されたパラメータを
もとにＶＣ或いはＶＰへの帯域割り当て制御や流量監視
制御を行っている。そのため、次段のＡＴＭ通信網は送
信ユーザ端末側のＡＴＭ通信網での遅延揺らぎの影響を
直接考慮することなく、遅延揺らぎを含んだセル流の制
御およびセル転送品質の保証をおこなうものである。
【０００５】さらに、特開平３ー２３５４４８号公報に
は、ＣＢＲトラフィックとＶＢＲ（Ｖａｒｉａｂｌｅ
Ｂｉｔ Ｒａｔｅ）についてＣＢＲトラフィックの有無
によりＶＢＲトラフィックを制御して両者の品質を保つ
方式がある。それは、入力されるＣＢＲセルを蓄積する
複数の第１の記憶手段と、入力されるＶＢＲセルを畜積
する第２の記憶手段と、第１及び第２の記憶手段から出
力されるセルが多重化されて伝送されるバスと、複数の
第１記憶手段のセル出力の優先順位を決める競合手段
と、第１及び第２の記憶手段にセルを優先してバスに出
力するように第１及び第２の記憶手段を制御する制御手
段とから成り、制御手段は複数の第１及び第の記憶手段
の双方にセルが蓄積されたことを検出すると、第１の記
憶手段のセルを優先的に多重出力するよう制御し、第１
の記憶手段に畜積されたセルは、競合手段により相互の
優先順位が調整されてバスに出力される。
は、ＣＢＲトラフィックとＶＢＲ（Ｖａｒｉａｂｌｅ
Ｂｉｔ Ｒａｔｅ）についてＣＢＲトラフィックの有無
によりＶＢＲトラフィックを制御して両者の品質を保つ
方式がある。それは、入力されるＣＢＲセルを蓄積する
複数の第１の記憶手段と、入力されるＶＢＲセルを畜積
する第２の記憶手段と、第１及び第２の記憶手段から出
力されるセルが多重化されて伝送されるバスと、複数の
第１記憶手段のセル出力の優先順位を決める競合手段
と、第１及び第２の記憶手段にセルを優先してバスに出
力するように第１及び第２の記憶手段を制御する制御手
段とから成り、制御手段は複数の第１及び第の記憶手段
の双方にセルが蓄積されたことを検出すると、第１の記
憶手段のセルを優先的に多重出力するよう制御し、第１
の記憶手段に畜積されたセルは、競合手段により相互の
優先順位が調整されてバスに出力される。
【０００６】これらの提案は、端末に対してのＣＤＶを
制御するものではなかったり、端末に対してのＣＤＶを
制御するものであっても端末はＣＤＶ吸収のためのバッ
ファを必要とするものである。
制御するものではなかったり、端末に対してのＣＤＶを
制御するものであっても端末はＣＤＶ吸収のためのバッ
ファを必要とするものである。
【０００７】
【発明が解決しようとする課題】上述した従来の技術で
は、ユーザ端末がＦＩＦＯ等のメモリを具備しセルを蓄
積して付加遅延を加える必要があり、付加遅延制御が端
末制御を複雑なものとし、結果的に端末を高価なものに
していた。
は、ユーザ端末がＦＩＦＯ等のメモリを具備しセルを蓄
積して付加遅延を加える必要があり、付加遅延制御が端
末制御を複雑なものとし、結果的に端末を高価なものに
していた。
【０００８】本発明は、上述の従来技術の欠点に鑑み、
ＡＴＭネットワークにおいてＣＢＲが通過する際に生ず
るＣＤＶについて、ＣＤＶ吸収のためのバッファを受信
端末に設けることなく吸収することを目的とするもので
ある。
ＡＴＭネットワークにおいてＣＢＲが通過する際に生ず
るＣＤＶについて、ＣＤＶ吸収のためのバッファを受信
端末に設けることなく吸収することを目的とするもので
ある。
【０００９】
【課題を解決するための手段】本発明は、ＡＴＭスイッ
チの出力段でＣＢＲトラフィックのシェーピングを行う
ためにＣＢＲセルを蓄積するシェーピング手段と、前記
シェーピング手段において蓄積を開始してからの時間が
一定時間経過するまで監視し、一定時間となったことを
通知する出力開始指示を出力するセル蓄積経過時間監視
手段と、前記開始指示を受信してＣＢＲトラフィックの
シェーピングを行うシェーピング制御手段とを具備する
ことを特徴とするＣＢＲトラフィックのＣＤＶ制御方法
及び制御装置である。
チの出力段でＣＢＲトラフィックのシェーピングを行う
ためにＣＢＲセルを蓄積するシェーピング手段と、前記
シェーピング手段において蓄積を開始してからの時間が
一定時間経過するまで監視し、一定時間となったことを
通知する出力開始指示を出力するセル蓄積経過時間監視
手段と、前記開始指示を受信してＣＢＲトラフィックの
シェーピングを行うシェーピング制御手段とを具備する
ことを特徴とするＣＢＲトラフィックのＣＤＶ制御方法
及び制御装置である。
【００１０】
【作用】入力ＣＢＲセル流はトラフィックシェーピング
用のＦＩＦＯに順次蓄積され、蓄積経過時間監視手段で
はＦＩＦＯ内に蓄積を開始してから一定時間が経過する
のを監視し、蓄積を開始してから一定時間経過するまで
セルを蓄積することによって付加遅延が加えられ、一定
時間経過したことによって出力開始指示をシェーピング
制御手段に対して出力する。出力開始指示を受けたシェ
ーピング制御手段はシェーピング用ＦＩＦＯから蓄積さ
れたＣＢＲセル流を一定間隔で出力させる。シェーピン
グ用ＦＩＦＯに付加遅延の機能を持たせることによっ
て、ＡＴＭネットワークで発生するＣＢＲセルのＣＤＶ
を吸収することができる。
用のＦＩＦＯに順次蓄積され、蓄積経過時間監視手段で
はＦＩＦＯ内に蓄積を開始してから一定時間が経過する
のを監視し、蓄積を開始してから一定時間経過するまで
セルを蓄積することによって付加遅延が加えられ、一定
時間経過したことによって出力開始指示をシェーピング
制御手段に対して出力する。出力開始指示を受けたシェ
ーピング制御手段はシェーピング用ＦＩＦＯから蓄積さ
れたＣＢＲセル流を一定間隔で出力させる。シェーピン
グ用ＦＩＦＯに付加遅延の機能を持たせることによっ
て、ＡＴＭネットワークで発生するＣＢＲセルのＣＤＶ
を吸収することができる。
【００１１】
【実施例】図１は、本発明の実施例の構成を示すブロッ
ク図である。
ク図である。
【００１２】５は、ＡＴＭスイッチ（ＡＴＭ交換機）の
出力であり、また、ネットワークを通過したことでＣＤ
Ｖが乱れた入力ＣＢＲセル流である。１は、入力ＣＢＲ
セル流５のＡＴＭスイッチにより発生したバースト性を
吸収するために具備されたトラフィックシェーピング用
のシェーピングＦＩＦＯであり、２はシェーピング用Ｆ
ＩＦＯ１からのセル出力を端末の許容レートで行うため
のシェーピング制御回路である。３は、シェーピング用
ＦＩＦＯ１が蓄積を開始してからの経過時間を監視し、
一定値以上の経過時間となった場合に開始指示４をシェ
ーピング制御回路２に出力する蓄積経過時間監視回路で
ある。ここで、一定値とは、ＡＴＭネットワークで発生
するセル遅延揺らぎきの最大値がネットワークで保証さ
れていることから、その揺らぎ時間を付加遅延として経
過時間監視に用いる。６は入力ＣＢＲセル流５が有して
いたバースト性の大きさ、及び、ＣＤＶの乱れが制御さ
れて端末の許容範囲内にある出力ＣＢＲセル流である。
出力であり、また、ネットワークを通過したことでＣＤ
Ｖが乱れた入力ＣＢＲセル流である。１は、入力ＣＢＲ
セル流５のＡＴＭスイッチにより発生したバースト性を
吸収するために具備されたトラフィックシェーピング用
のシェーピングＦＩＦＯであり、２はシェーピング用Ｆ
ＩＦＯ１からのセル出力を端末の許容レートで行うため
のシェーピング制御回路である。３は、シェーピング用
ＦＩＦＯ１が蓄積を開始してからの経過時間を監視し、
一定値以上の経過時間となった場合に開始指示４をシェ
ーピング制御回路２に出力する蓄積経過時間監視回路で
ある。ここで、一定値とは、ＡＴＭネットワークで発生
するセル遅延揺らぎきの最大値がネットワークで保証さ
れていることから、その揺らぎ時間を付加遅延として経
過時間監視に用いる。６は入力ＣＢＲセル流５が有して
いたバースト性の大きさ、及び、ＣＤＶの乱れが制御さ
れて端末の許容範囲内にある出力ＣＢＲセル流である。
【００１３】以上の構成に基づき、実施例の動作につい
て説明する。
て説明する。
【００１４】図３は、実施例の動作を説明するための図
である。いま、端末からＡＴＭネットワ−ク側にＣＢＲ
の呼が開始され、図３（ａ）に示す入力ＣＢＲセル流５
の入力が開始された時、入力ＣＢＲセル流５はシェーピ
ング用ＦＩＦＯ１内に順次蓄積されるが、セル蓄積経過
時間が一定時間以上（この場合３）となるまで蓄積経過
時間監視回路３から出力開始指示４は出力されない。そ
のため、シェーピング制御回路２も動作せず、入力ＣＢ
Ｒセル流５はＦＩＦＯ１で図３（ｂ）のように付加遅延
されるだけで、出力ＣＢＲセル流６は出力されない。シ
ェーピング用ＦＩＦＯ１内に蓄積を開始してからの経過
時間が一定時間以上となった場合に、蓄積経過時間監視
回路３は開始指示４を出力し、シェーピング制御回路２
がシェーピング用ＦＩＦＯ１に対して、図３（ｃ）に示
すようなセル出力の開始を指令する。一旦、蓄積経過時
間が一定時間以上となり、蓄積経過時間監視回路３から
開始指示４が出力されると開始指示は解除されることは
ない。ここでＡＴＭネットワ−クで保証される遅延揺ら
ぎ時間分を蓄積するので、シェーピングＦＩＦＯ１が空
になることはない。この動作により以後に入力される入
力ＣＢＲセル流５のＣＤＶの乱れはシェーピング用ＦＩ
ＦＯ１に蓄積されるセルの蓄積量とシェーピング用ＦＩ
ＦＯ１の深さにより付加遅延することで吸収され、ま
た、ＣＤＶの乱れはシェーピング制御回路２により平滑
化され出力ＣＢＲセル流６として，一定間隔で出力され
続ける。
である。いま、端末からＡＴＭネットワ−ク側にＣＢＲ
の呼が開始され、図３（ａ）に示す入力ＣＢＲセル流５
の入力が開始された時、入力ＣＢＲセル流５はシェーピ
ング用ＦＩＦＯ１内に順次蓄積されるが、セル蓄積経過
時間が一定時間以上（この場合３）となるまで蓄積経過
時間監視回路３から出力開始指示４は出力されない。そ
のため、シェーピング制御回路２も動作せず、入力ＣＢ
Ｒセル流５はＦＩＦＯ１で図３（ｂ）のように付加遅延
されるだけで、出力ＣＢＲセル流６は出力されない。シ
ェーピング用ＦＩＦＯ１内に蓄積を開始してからの経過
時間が一定時間以上となった場合に、蓄積経過時間監視
回路３は開始指示４を出力し、シェーピング制御回路２
がシェーピング用ＦＩＦＯ１に対して、図３（ｃ）に示
すようなセル出力の開始を指令する。一旦、蓄積経過時
間が一定時間以上となり、蓄積経過時間監視回路３から
開始指示４が出力されると開始指示は解除されることは
ない。ここでＡＴＭネットワ−クで保証される遅延揺ら
ぎ時間分を蓄積するので、シェーピングＦＩＦＯ１が空
になることはない。この動作により以後に入力される入
力ＣＢＲセル流５のＣＤＶの乱れはシェーピング用ＦＩ
ＦＯ１に蓄積されるセルの蓄積量とシェーピング用ＦＩ
ＦＯ１の深さにより付加遅延することで吸収され、ま
た、ＣＤＶの乱れはシェーピング制御回路２により平滑
化され出力ＣＢＲセル流６として，一定間隔で出力され
続ける。
【００１５】次に、蓄積時間経過監視回路３が出力開始
指示を出力するに際してシェーピング用ＦＩＦＯ１に蓄
積されるセルの一定蓄積量、及びシェーピング制御回路
２がシェーピングを行うためのパラメータの決定につい
て説明する。
指示を出力するに際してシェーピング用ＦＩＦＯ１に蓄
積されるセルの一定蓄積量、及びシェーピング制御回路
２がシェーピングを行うためのパラメータの決定につい
て説明する。
【００１６】図２は、本発明の実施例をＡＴＭネットワ
ークに適用した場合の構成を示すブロック図である。同
図において、２１は端末からの入力ＡＴＭセル流であ
り、ＣＢＲの呼が開始される時、同時に制御情報として
端末側の許容最大レート、及び、許容ＣＤＶがＡＴＭネ
ットワークに申告される。２２は入力インタフェースで
あり、ＡＴＭセルのスイッチングのためのヘッダ変換、
及び、許容最大レート及び許容ＣＤＶの処理が行われ
る。２７は処理された結果である許容最大レート及び許
容ＣＤＶ等の情報であり、これらは出力インタフェース
２５に通知される。２５は出力インタフェースとして、
図１に示す実施例の構成を包含するもので、その動作は
実施例で説明したとおりであるが、入力インタフェース
２２から送られた許容最大レートはシェーピング制御回
路２に通知されシェーピングパラメータとして使用さ
れ、また、同じく許容ＣＤＶは蓄積経過時間監視回路３
に通知され開始指示４を出力するための監視経過時間と
して使用される。２３はＡＴＭスイッチであり、他のＡ
ＴＭスイッチからのＡＴＭセル流、及び、他の端末から
のＡＴＭセル流のスイッチングが行われる。その結果、
バースト性、及びＣＤＶが乱れたＡＴＭセル流２４（入
力ＣＢＲセル流５を含む）として出力される。２６は出
力インタフェース２５によりバースト性、ＣＤＶの乱れ
が端末の許容内に吸収された出力ＡＴＭセル流２６（出
力ＣＢＲセル流６を含む）である。
ークに適用した場合の構成を示すブロック図である。同
図において、２１は端末からの入力ＡＴＭセル流であ
り、ＣＢＲの呼が開始される時、同時に制御情報として
端末側の許容最大レート、及び、許容ＣＤＶがＡＴＭネ
ットワークに申告される。２２は入力インタフェースで
あり、ＡＴＭセルのスイッチングのためのヘッダ変換、
及び、許容最大レート及び許容ＣＤＶの処理が行われ
る。２７は処理された結果である許容最大レート及び許
容ＣＤＶ等の情報であり、これらは出力インタフェース
２５に通知される。２５は出力インタフェースとして、
図１に示す実施例の構成を包含するもので、その動作は
実施例で説明したとおりであるが、入力インタフェース
２２から送られた許容最大レートはシェーピング制御回
路２に通知されシェーピングパラメータとして使用さ
れ、また、同じく許容ＣＤＶは蓄積経過時間監視回路３
に通知され開始指示４を出力するための監視経過時間と
して使用される。２３はＡＴＭスイッチであり、他のＡ
ＴＭスイッチからのＡＴＭセル流、及び、他の端末から
のＡＴＭセル流のスイッチングが行われる。その結果、
バースト性、及びＣＤＶが乱れたＡＴＭセル流２４（入
力ＣＢＲセル流５を含む）として出力される。２６は出
力インタフェース２５によりバースト性、ＣＤＶの乱れ
が端末の許容内に吸収された出力ＡＴＭセル流２６（出
力ＣＢＲセル流６を含む）である。
【００１７】本発明は、このように、ＡＴＭネットワー
ク側に端末が申告したトラフィック特性を有しているた
め、端末はバースト性の吸収、及びＣＤＶの吸収のため
の余分なバッファメモリを有する必要がない。
ク側に端末が申告したトラフィック特性を有しているた
め、端末はバースト性の吸収、及びＣＤＶの吸収のため
の余分なバッファメモリを有する必要がない。
【００１８】
【発明の効果】以上説明したように、本発明は、ＡＴＭ
スイッチが本来有していたトラフィックシェーピング用
ＦＩＦＯを利用してＣＢＲトラフィックのＣＤＶを吸収
することが可能であり、端末にそのためのバッファメモ
リを有する必要がない、という効果を奏するものであ
る。
スイッチが本来有していたトラフィックシェーピング用
ＦＩＦＯを利用してＣＢＲトラフィックのＣＤＶを吸収
することが可能であり、端末にそのためのバッファメモ
リを有する必要がない、という効果を奏するものであ
る。
【図１】本発明の実施例の構成を示す図
【図２】本発明の実施例を適用したＡＴＭネットワーク
の構成を示す図
の構成を示す図
【図３】本発明の実施例の動作を説明するための説明図
１ トラフィックシェーピングのためのシェーピング
用ＦＩＦＯ ２ シェーピング用ＦＩＦＯの出力を制御するシェー
ピング制御回路 ３ シェーピング用ＦＩＦＯの蓄積開始からの経過時
間を監視する蓄積経過時間監視回路 ４ シェーピング制御回路にセル出力の開始を指示す
る開始指示 ５ バースト性及び、ＣＤＶが乱れた入力ＣＢＲセル
流 ６ バースト性及び、ＣＤＶが端末の許容範囲内に制
御された出力ＣＢＲセル流 ２１ ＣＢＲの呼の開設制御セルを含む入力ＡＴＭセル
流 ２２ 制御セルから端末の許容バースト性、許容ＣＤＶ
を処理する入力インタフェース ２３ ＡＴＭセルのスイッチングを行うＡＴＭスイッチ
（交換機） ２４ バースト性及び、ＣＤＶが乱れた入力ＡＴＭセル
流 ２５ 本発明の実施例を含む出力インターフェス ２６ バースト性及び、ＣＤＶが端末の許容範囲内に制
御された出力ＡＴＭセル流 ２７ 許容バースト性、許容ＣＤＶ
用ＦＩＦＯ ２ シェーピング用ＦＩＦＯの出力を制御するシェー
ピング制御回路 ３ シェーピング用ＦＩＦＯの蓄積開始からの経過時
間を監視する蓄積経過時間監視回路 ４ シェーピング制御回路にセル出力の開始を指示す
る開始指示 ５ バースト性及び、ＣＤＶが乱れた入力ＣＢＲセル
流 ６ バースト性及び、ＣＤＶが端末の許容範囲内に制
御された出力ＣＢＲセル流 ２１ ＣＢＲの呼の開設制御セルを含む入力ＡＴＭセル
流 ２２ 制御セルから端末の許容バースト性、許容ＣＤＶ
を処理する入力インタフェース ２３ ＡＴＭセルのスイッチングを行うＡＴＭスイッチ
（交換機） ２４ バースト性及び、ＣＤＶが乱れた入力ＡＴＭセル
流 ２５ 本発明の実施例を含む出力インターフェス ２６ バースト性及び、ＣＤＶが端末の許容範囲内に制
御された出力ＡＴＭセル流 ２７ 許容バースト性、許容ＣＤＶ
Claims (2)
- 【請求項１】 ＡＴＭスイッチの出力段でＣＢＲトラフ
ィックのシェーピングを行うに際して、入力ＣＢＲセル
流を順次に蓄積し、蓄積を開始してからの時間が一定時
間以上になったことに基づいて、ＣＢＲトラフィックの
シェーピングを行うことを特徴とするＣＢＲトラフィッ
クのＣＤＶ制御方法。 - 【請求項２】 ＡＴＭスイッチの出力段でＣＢＲトラフ
ィックのシェーピングを行うためにＣＢＲセルを蓄積す
るシェーピング手段と、前記シェーピング手段において
蓄積を開始してからの時間が一定時間経過するまで監視
し、一定時間経過したことを通知する出力開始指示を出
力するセル蓄積経過時間監視手段と、前記開始指示を受
信してＣＢＲトラフィックのシェーピングを行うシェー
ピング制御手段とを具備することを特徴とするＣＢＲト
ラフィックのＣＤＶ制御装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30754494A JPH08163150A (ja) | 1994-12-12 | 1994-12-12 | Ｃｂｒトラフィックのｃｄｖ制御方法及び装置 |
| AU40290/95A AU691369B2 (en) | 1994-12-12 | 1995-12-07 | A method and device for call delay variation control for constant bit rate traffic |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30754494A JPH08163150A (ja) | 1994-12-12 | 1994-12-12 | Ｃｂｒトラフィックのｃｄｖ制御方法及び装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08163150A true JPH08163150A (ja) | 1996-06-21 |
Family
ID=17970378
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30754494A Pending JPH08163150A (ja) | 1994-12-12 | 1994-12-12 | Ｃｂｒトラフィックのｃｄｖ制御方法及び装置 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH08163150A (ja) |
| AU (1) | AU691369B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5844906A (en) * | 1997-06-30 | 1998-12-01 | Ericsson, Inc. | Automatic synchronization of continuous bit rate ATM cells in a point-to-multipoint broadband access network |
| US6172979B1 (en) | 1996-12-04 | 2001-01-09 | Nec Corporation | CDV-reducing algorithm circuit self-monitoring system |
| US6266324B1 (en) | 1997-04-23 | 2001-07-24 | Nec Corporation | ATM device and shaping method |
| US6704321B1 (en) | 1998-03-06 | 2004-03-09 | Nec Corporation | Traffic shaper |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04245742A (ja) * | 1990-08-23 | 1992-09-02 | American Teleph & Telegr Co <Att> | パケットデータトラヒックの伝送方法及び装置 |
| JPH0630016A (ja) * | 1992-07-06 | 1994-02-04 | Toshiba Corp | Ａｔｍ通信システム |
-
1994
- 1994-12-12 JP JP30754494A patent/JPH08163150A/ja active Pending
-
1995
- 1995-12-07 AU AU40290/95A patent/AU691369B2/en not_active Ceased
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04245742A (ja) * | 1990-08-23 | 1992-09-02 | American Teleph & Telegr Co <Att> | パケットデータトラヒックの伝送方法及び装置 |
| JPH0630016A (ja) * | 1992-07-06 | 1994-02-04 | Toshiba Corp | Ａｔｍ通信システム |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6172979B1 (en) | 1996-12-04 | 2001-01-09 | Nec Corporation | CDV-reducing algorithm circuit self-monitoring system |
| US6266324B1 (en) | 1997-04-23 | 2001-07-24 | Nec Corporation | ATM device and shaping method |
| US5844906A (en) * | 1997-06-30 | 1998-12-01 | Ericsson, Inc. | Automatic synchronization of continuous bit rate ATM cells in a point-to-multipoint broadband access network |
| US6704321B1 (en) | 1998-03-06 | 2004-03-09 | Nec Corporation | Traffic shaper |
Also Published As
| Publication number | Publication date |
|---|---|
| AU691369B2 (en) | 1998-05-14 |
| AU4029095A (en) | 1996-06-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6967924B1 (en) | Packet switching device and cell transfer control method | |
| EP0766425B1 (en) | A communication service quality control system | |
| EP0522391B1 (en) | Resource reallocation for flow-enforced user traffic | |
| EP0673138B1 (en) | Connection admission control method for ATM network | |
| US6067298A (en) | ATM switching system which separates services classes and uses a code switching section and back pressure signals | |
| US5339332A (en) | Arrangement for monitoring the bit rate in ATM networks | |
| US5130978A (en) | Method of managing traffic flows in a wideband integrated services digital network, and a network for implementing the method | |
| JPH04245742A (ja) | パケットデータトラヒックの伝送方法及び装置 | |
| JPH1023043A (ja) | データ流速度、待ち行列ネットワークノード、およびパケットスイッチングネットワークの制御方法 | |
| JP2000101608A (ja) | シェ―ピング方法、そのようなシェ―ピング方法を実現するシェ―ピング装置、ならびにそのようなシェ―ピング装置を含む通信ネットワ―ク | |
| JP3062041B2 (ja) | 非同期転送網における輻輳制御方式 | |
| JPH098814A (ja) | データ伝送装置および伝送方法およびデータ通信システム | |
| JPH07212374A (ja) | 統計的マルチプレクス方法 | |
| JPH08163150A (ja) | Ｃｂｒトラフィックのｃｄｖ制御方法及び装置 | |
| KR100204059B1 (ko) | 링 구조에서 폭주제어를 위한 광대역 단말장치 및 그 방법 | |
| JP3589260B2 (ja) | トラフィックシェーピング装置 | |
| JPH09181740A (ja) | ネットワークノード内フロー制御方法、並びにパケットスイッチングシステム | |
| JP3047891B2 (ja) | Ａｔｍスイッチ | |
| JP3371860B2 (ja) | Ａｔｍネットワークにおけるｃｄｖ制御方式 | |
| Todorova et al. | Delay constraints and admission control in ATM networks | |
| US6487205B1 (en) | Method and system for transmitting voice cell | |
| Tojo et al. | Phase Assignment Algorithm Based on Traffic Measurement for Real-Time MPEG Sources in ATM Networks | |
| KR0151911B1 (ko) | 에이티엠 망에서 출력대역제어를 위한 셀 간격 제어 장치 및 그 방법 | |
| JP3134851B2 (ja) | 通信制御装置および通信制御方法 | |
| JP3351781B2 (ja) | Ａｔｍ端末装置 |