JPH08162508A - Measuring device of silicon tester - Google Patents

Measuring device of silicon tester

Info

Publication number
JPH08162508A
JPH08162508A JP6321149A JP32114994A JPH08162508A JP H08162508 A JPH08162508 A JP H08162508A JP 6321149 A JP6321149 A JP 6321149A JP 32114994 A JP32114994 A JP 32114994A JP H08162508 A JPH08162508 A JP H08162508A
Authority
JP
Japan
Prior art keywords
wafer
tester
silicon
measured
fixing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP6321149A
Other languages
Japanese (ja)
Other versions
JP2830757B2 (en
Inventor
Kazuo Nakaizumi
一雄 中泉
Masayuki Yoshima
政幸 與島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP6321149A priority Critical patent/JP2830757B2/en
Publication of JPH08162508A publication Critical patent/JPH08162508A/en
Application granted granted Critical
Publication of JP2830757B2 publication Critical patent/JP2830757B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

PURPOSE: To enable simultaneous measurement and high-temperature measure ment of all the chips of a wafer to be measured by using a silicon tester wafer consisting of a semiconductor wafer processing one part or all of the function of an LSI tester. CONSTITUTION: A measuring device of a silicon tester is equipped with a silicon tester wafer 6, which possesses at least one part of the function of a an LSI tester at the semiconductor wafer and is used for measurement of a wafer 6 to be measured, and a means 13 which electrically connects the silicon tester wafer 6 with the wafer 6 to be measured. Moreover, the device is equipped with a first member 9, which has a vacuum chuck hole in which the silicon tester wafer 6 is fixed with a vacuum chuck, and a second member 9A which has a vacuum chuck hole in which the wafer 8 is fixed with a vacuum chuck. Furthermore, this is equipped with first and second fixing boards 10 and 10A for fixing the first and second member 9 and 9A each through specified fixing members, and a means 12 for fixing the first fixing board 10 and the second fixing board 10A with each other freely of position adjustment.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は半導体ウェハの測定に関
し、特に、LSIテスタの機能の少なくとも一部を有す
る半導体ウェハから成るシリコン・テスタ・ウェハを用
いて被測定ウェハを測定するシリコン・テスタ装置に関
する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to measurement of a semiconductor wafer, and more particularly to a silicon tester device for measuring a wafer to be measured using a silicon tester wafer composed of a semiconductor wafer having at least a part of the functions of an LSI tester. Regarding

【0002】[0002]

【従来の技術】従来の半導体チップ又はウェハの測定に
おいては、LSIテスタから被測定チップ又はウェハに
必要とされるチップ数分の電源、及びI/O数分のクロ
ック、アドレス、データ等の各種信号を供給し、被測定
チップ又はウェハからの出力をLSIテスタに取り込
み、その判定回路にて判定している。
2. Description of the Related Art In the conventional measurement of semiconductor chips or wafers, various kinds of power supplies for LSI chips such as the number of chips required for the chips or wafers to be measured, and clocks, addresses, data, etc. for the number of I / Os are required. A signal is supplied, the output from the chip to be measured or the wafer is taken into the LSI tester, and the determination circuit makes the determination.

【0003】図3に、従来のウェハ測定(試験)の例と
して、LSIテスタの一種であるメモリ・テスタを用い
たウェハ測定において、DRAM(ダイナミックランダ
ムアクセスメモリ)の8チップ並列測定の例を示す。
As an example of conventional wafer measurement (test), FIG. 3 shows an example of 8-chip parallel measurement of DRAM (dynamic random access memory) in wafer measurement using a memory tester which is a kind of LSI tester. .

【0004】図3を参照して、21はメモリ・テスタ本
体、22は電源・信号ケーブル、23はウェハ・プローバ、
24は真空チャック台、25は被測定ウェハ(DRAM)、
26は8チップ分のプローブ・カード、27は8チップ分の
ウェハ内のボンディング・パッドとの接触針である。
Referring to FIG. 3, 21 is a memory tester main body, 22 is a power / signal cable, 23 is a wafer prober,
24 is a vacuum chuck table, 25 is a wafer to be measured (DRAM),
Reference numeral 26 is a probe card for 8 chips, and 27 is a contact needle with a bonding pad in a wafer for 8 chips.

【0005】メモリ・テスタ本体21からは測定に必要な
8チップ分の電源電位と信号が供給され、これらの電源
電位と信号は電源・信号ケーブル22を介してプローブ・
カード26に取付けられた接触針27より被測定ウェハ25上
の8個のメモリ・チップに供給され、被測定ウェハ25の
8個のメモリ・チップからの出力データは接触針25より
電源・信号ケーブル22を介してメモリ・テスタ本体21に
伝達され、コンパレータにて期待値パターンと比較判定
される。8チップ分の測定終了後、次の8チップの測定
のためにウェハ・プローバ23にてプローブ・カード26が
移動する。
The memory tester main body 21 supplies power supply potentials and signals for eight chips required for measurement, and these power supply potentials and signals are supplied to the probe / signal via the power / signal cable 22.
The data is supplied from the contact needle 27 attached to the card 26 to the eight memory chips on the wafer 25 to be measured, and the output data from the eight memory chips on the wafer 25 to be measured is supplied from the contact needle 25 to the power / signal cable. It is transmitted to the memory tester main body 21 via 22 and compared with the expected value pattern by the comparator. After the measurement of 8 chips is completed, the probe card 26 is moved by the wafer prober 23 for the measurement of the next 8 chips.

【0006】[0006]

【発明が解決しようとする課題】この従来のウェハ・プ
ローバによるウェハの測定では、ウェハ内のチップ中最
大8チップにて並列測定を順次実行してウェハ内の全チ
ップを測定するため、測定時間が長時間になるという問
題点があった。
In the measurement of a wafer by the conventional wafer prober, parallel measurement is sequentially performed on a maximum of 8 chips among the chips in the wafer to measure all the chips in the wafer. There was a problem that it took a long time.

【0007】従って、本発明は、前記問題点を解消し、
LSIテスタの機能の少なくとも一部を有する半導体ウ
ェハからなるシリコン・テスタ・ウェハを用いて、被測
定ウェハの全チップ同時測定を可能とする、全く新しい
概念のシリコン・テスタの測定装置を提供することを目
的とする。また本発明は、高温測定を可能とするシリコ
ン・テスタの測定装置を提供することを目的とする。
Therefore, the present invention solves the above problems,
To provide a silicon tester measuring device of a completely new concept that enables simultaneous measurement of all chips of a wafer to be measured by using a silicon tester wafer composed of a semiconductor wafer having at least a part of the functions of an LSI tester. With the goal. Another object of the present invention is to provide a measuring device for a silicon tester that enables high temperature measurement.

【0008】[0008]

【課題を解決するための手段】前記目的を達成するた
め、本発明は、LSIテスタの機能の一部又は全部を具
備した半導体ウェハからなるシリコン・テスタ・ウェハ
と、シリコン・テスタ・ウェハのパッドと被測定ウェハ
上のチップの対応するパッドとを電気的に接続する手段
と、を備え、シリコン・テスタ・ウェハと被測定ウェハ
との間で信号の授受を行ない、被測定ウェハ上のチップ
を複数個並列に測定することを特徴とするものである。
In order to achieve the above object, the present invention provides a silicon tester wafer consisting of a semiconductor wafer having some or all of the functions of an LSI tester, and a pad of the silicon tester wafer. And means for electrically connecting the corresponding pads of the chip on the wafer to be measured with each other. Signals are exchanged between the silicon tester wafer and the wafer to be measured, and the chip on the wafer to be measured is transferred. It is characterized in that a plurality of measurements are performed in parallel.

【0009】[0009]

【本発明の好適な態様】本発明は、好ましい態様とし
て、シリコン・テスタ・ウェハと被測定ウェハを接触す
るシリコン樹脂の異方性導電膜と、該シリコン・テスタ
・ウェハを真空チャックにて固定する真空チャック穴と
放熱穴を有する強化ガラスと被測定ウェハを真空チャッ
クにて固定する真空チャック穴と放熱穴を有する強化ガ
ラスと、該真空チャック穴と放熱穴を有する強化ガラス
1を止めネジにて固定する固定ボード1と、該真空チャ
ック穴と放熱穴を有する強化ガラス2を止めネジにて固
定する固定ボード2と、該固定ボード1を該固定ボード
2と固定する際、伸縮機能と左右移動機能と該固定ボー
ドを回転する機能を有するフレキシブル止め棒と、該固
定ボードに該シリコン・テスタ・ウェハに供給する電源
と、信号を通す差し込み用のソケット又はコネクタと、
該固定ボードと該シリコン・テスタ・ウェハを電気的に
接続するケーブルとを備えている。
Preferred Embodiment of the Present Invention In a preferred embodiment of the present invention, an anisotropic conductive film of silicon resin for contacting a silicon tester wafer and a wafer to be measured and the silicon tester wafer are fixed by a vacuum chuck. Tempered glass having a vacuum chuck hole and a heat dissipation hole, a tempered glass having a vacuum chuck hole and a heat dissipation hole for fixing a wafer to be measured with a vacuum chuck, and a tempered glass 1 having the vacuum chuck hole and the heat dissipation hole as a set screw. A fixed board 1 for fixing the fixed board 1, a fixed board 2 for fixing the tempered glass 2 having the vacuum chuck hole and the heat dissipation hole with a set screw, and when the fixed board 1 is fixed to the fixed board 2, a stretching function and a left and right function are provided. A flexible stopper rod having a moving function and a function of rotating the fixed board, a power supply for supplying the silicon tester wafer to the fixed board, and a signal passage. And a socket or connector for viewing,
The fixing board and a cable for electrically connecting the silicon tester wafer are provided.

【0010】[0010]

【作用】本発明によれば、シリコン・テスタ・ウェハに
LSIテスタの機能を実装したことにより、被測定ウェ
ハ上の有効チップ数全てを同時に、且つチップ一個分の
測定時間で測定できるため、ウェハ測定時間を特段に短
縮化し、また、例えばピン数(ピンエレクトロニクスカ
ード数)の少ない簡易且つ安価なLSIテスタを用い
て、被測定ウェハ上の全有効チップを同時に測定するこ
とを可能とする。
According to the present invention, by mounting the function of the LSI tester on the silicon tester wafer, it is possible to measure all the effective chips on the wafer to be measured at the same time and in the measuring time for one chip. This makes it possible to shorten the measurement time remarkably, and simultaneously measure all the effective chips on the wafer to be measured by using, for example, a simple and inexpensive LSI tester with a small number of pins (the number of pin electronics cards).

【0011】また、本発明のシリコン・テスタの測定治
具によれば、ウェハの取り替え作業を容易化したことに
より、取り替え時間を短縮化し、ウェハ試験工程を特段
に効率化している。
Further, according to the measurement jig for the silicon tester of the present invention, the wafer replacement work is facilitated, the replacement time is shortened, and the wafer test process is particularly efficient.

【0012】さらに、本発明のシリコン・テスタの測定
治具によれば、シリコン・テスタ・ウェハと被測定ウェ
ハにおける発熱の効率的に放熱する手段を備えたことに
より、ウェハと周囲温度との差、及びウェハ表面の内側
と外側の温度差の発生を抑止している。
Furthermore, according to the measuring jig for a silicon tester of the present invention, since the means for efficiently dissipating the heat generated in the silicon tester wafer and the wafer to be measured is provided, the difference between the wafer and the ambient temperature is , And the occurrence of a temperature difference between the inside and outside of the wafer surface is suppressed.

【0013】[0013]

【実施例】図面を参照して、本発明の実施例を以下に説
明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0014】[0014]

【実施例1】図1は本発明の一実施例の構成を説明する
図である。本実施例においては、並列測定を行なうため
の多ピン構成の高性能テスタは不要とされ、メモリ・テ
スタは、例えば、一つのI/O(入出力)分のデータを
シリコン・テスタ・ウェハに出力し、被測定メモリの測
定個数に対応したI/O分の判定結果のみをシリコン・
テスタ・ウェハから入力すればよく、このため簡易な構
成のメモリ・テスタでよい。ここに、一つのI/O(入
出力)分のデータとは、メモリ・チップのデータのビッ
ト幅が例えば8ビットであれば、このビット幅8に対応
するI/Oピンのデータをいう。
[Embodiment 1] FIG. 1 is a diagram for explaining the configuration of an embodiment of the present invention. In this embodiment, a high-performance tester having a multi-pin configuration for performing parallel measurement is not required, and the memory tester stores, for example, one I / O (input / output) data in a silicon tester wafer. Outputs only the result of I / O judgment corresponding to the number of measured memories in silicon.
It is only necessary to input from the tester wafer, and therefore, a memory tester having a simple structure is sufficient. Here, the data for one I / O (input / output) means the data of the I / O pin corresponding to the bit width 8 when the bit width of the data of the memory chip is, for example, 8 bits.

【0015】図1は、この簡易型のメモリ・テスタに接
続されたシリコン・テスタ・ウェハの測定治具によるウ
ェハ測定の構成を示している。
FIG. 1 shows a wafer measurement configuration using a measurement jig for a silicon tester wafer connected to this simple type memory tester.

【0016】以下の説明で明らかとされるように、本発
明のシリコン・テスタ・ウェハの測定治具を用いること
により、従来のメモリ・テスタよりも遥かに簡易な、従
って安価なメモリ・テスタと組合せて、従来のメモリ・
テスタと同等又はそれ以上の測定が可能になる。
As will be apparent from the following description, by using the silicon tester wafer measuring jig of the present invention, a memory tester that is much simpler than the conventional memory tester, and therefore inexpensive, can be obtained. Combined with conventional memory
Measurements equivalent to or better than those of a tester are possible.

【0017】図1を参照して、1は簡易型のメモリ・テ
スタ、2はメモリ・テスタ1とメモリ・テスタ・ボード
3を電気的に接続する第1の電源・信号ケーブル、4は
メモリ・テスタ・ボード3に取付けられたコネクタ、5
は第1の固定ボード10に取付けられたコネクタ4との接
続用のソケット、6はシリコン・テスタ・ウェハであ
る。
Referring to FIG. 1, 1 is a simplified memory tester, 2 is a first power supply / signal cable for electrically connecting the memory tester 1 and a memory tester board 3, and 4 is a memory Connector mounted on tester board 3, 5
Is a socket for connection with the connector 4 mounted on the first fixed board 10, and 6 is a silicon tester wafer.

【0018】7は真空ポンプ、8はDRAM等の被測定
ウェハ、9はシリコン・テスタ・ウェハ6を真空チャッ
クして安定に固定するための真空チャック穴を有する第
1の強化ガラス、9Aは被測定ウェハ8を真空チャック
して安定に固定する真空チャック穴を有する第2の強化
ガラスである。第1及び第2の強化ガラス9、9Aは、
シリコンウェハと熱膨張率が略等しい。そして、第1及
び第2の強化ガラス9、9Aには、シリコン・テスタ・
ウェハ6及び被測定ウェハ8からの発熱をそれぞれ放熱
させるための放熱穴が設けられている。
Reference numeral 7 is a vacuum pump, 8 is a wafer to be measured such as DRAM, 9 is a first tempered glass having a vacuum chuck hole for vacuum chucking and stably fixing the silicon tester wafer 6, and 9A is a target glass. It is the second tempered glass having a vacuum chuck hole for vacuum chucking and stably fixing the measurement wafer 8. The first and second tempered glass 9, 9A are
The coefficient of thermal expansion is almost equal to that of a silicon wafer. The first and second tempered glass 9 and 9A have a silicon tester
Radiation holes for radiating the heat generated from the wafer 6 and the wafer to be measured 8 are provided.

【0019】シリコン・テスタ・ウェハ6は、簡易型の
メモリ・テスタ1から一つのI/O分のデータを入力
し、被測定ウェハ8上の被測定メモリの個数に対応する
I/O分の複数の入力データを被測定ウェハ8に供給す
ると共に、被測定メモリの個数分の複数の出力データを
コンパレータにて判定し、好ましくは、メモリ・テスタ
1には判定結果のみを出力する。より詳細には、シリコ
ン・テスタ・ウェハ6は、好ましくは、被測定ウェハ8
上のチップのパッドに対応する位置にパッドを備えると
共に、メモリ・テスタ1から供給された一つのI/O分
のデータに基づき被測定ウェハ8上の複数のチップに印
加する信号を生成し、被測定ウェハ8上の複数のチップ
からの出力を入力してこれを判定する回路群を少なくと
も備えている。
The silicon tester wafer 6 receives the data of one I / O from the simplified type memory tester 1, and the data of I / O corresponding to the number of the measured memories on the measured wafer 8 is input. A plurality of input data are supplied to the wafer to be measured 8 and a plurality of output data corresponding to the number of memories to be measured are judged by a comparator, and preferably only the judgment result is outputted to the memory tester 1. More specifically, the silicon tester wafer 6 is preferably the wafer under test 8
A pad is provided at a position corresponding to the pad of the upper chip, and a signal to be applied to a plurality of chips on the wafer to be measured 8 is generated based on the data of one I / O supplied from the memory tester 1. It is provided with at least a circuit group which inputs outputs from a plurality of chips on the wafer to be measured 8 and judges the inputs.

【0020】10と10Aは第1及び第2強化ガラス9、9
Aを止めネジ11にて固定する第1、第2の固定ボードで
ある。12は第1、第2の固定ボード10、10Aを固定し
て、シリコン・テスタ・ウェハ6と被測定ウェハ8の各
ボンディング・パッドを異方性導電膜13を介して当接す
る際の位置合わせ用のフレキシブル止め棒であり、第
1、第2の固定ボード10、10Aを互いに、垂直・水平移
動及び回転移動させる機能を有する。異方性導電膜13
は、シリコン樹脂等からなり導電性粒子を含有し加圧さ
れた方向に導電性を有するものであり、端部がシリコン
・テスタ・ウェハ6のパッドと被測定ウェハ8の対応す
るパッドにそれぞれ当接する。
10 and 10A are the first and second tempered glass 9, 9
First and second fixing boards for fixing A with a set screw 11. Alignment 12 when fixing the first and second fixing boards 10 and 10A and bringing the bonding pads of the silicon tester wafer 6 and the wafer to be measured 8 into contact with each other through the anisotropic conductive film 13. It is a flexible stop rod for use and has a function of vertically and horizontally moving and rotating the first and second fixed boards 10 and 10A with respect to each other. Anisotropic conductive film 13
Is made of silicon resin or the like and contains conductive particles and has conductivity in the direction of being pressed. The end portions of the silicon tester wafer 6 and the corresponding pad of the wafer to be measured 8 respectively correspond to the pads. Contact.

【0021】14は第1の固定ボード10とシリコン・テス
タ・ウェハ6を接続する第2の電源・信号ケーブル、15
は被測定ウェハ8がDRAMの場合、被測定ウェハの表
面に負電圧(VBB、基板電位)を供給するためのVBBケ
ーブル、16はシリコン・テスタ・ウェハ6と被測定ウェ
ハ8の測定の際の発熱を放熱するための放熱ファンであ
る。
Reference numeral 14 is a second power / signal cable for connecting the first fixed board 10 and the silicon tester wafer 6, and 15
Is a VBB cable for supplying a negative voltage (VBB, substrate potential) to the surface of the wafer to be measured when the wafer 8 to be measured is a DRAM, and 16 is for measuring the silicon tester wafer 6 and the wafer to be measured 8. A heat dissipation fan for dissipating heat.

【0022】次に図1の本実施例に係る測定治具の組立
方法を説明する。
Next, a method of assembling the measuring jig according to this embodiment shown in FIG. 1 will be described.

【0023】先ず、第1の強化ガラス9にシリコン・テ
スタ・ウェハ6を真空ポンプ7を作動させて真空チャッ
クして固定する。
First, the silicon tester wafer 6 is fixed to the first tempered glass 9 by vacuum chucking by operating the vacuum pump 7.

【0024】次に、異方性導電膜13の接触部(一側端
部)とシリコン・テスタ・ウェハ6のボンディング・パ
ッドとを位置合わせして接着材にて固定する。
Next, the contact portion (one side end portion) of the anisotropic conductive film 13 and the bonding pad of the silicon tester wafer 6 are aligned and fixed with an adhesive.

【0025】次に、第1の固定ボード10に止めネジ11に
て、シリコン・テスタ・ウェハ6と異方性導電膜13と第
1の強化ガラス9を固定する。
Next, the silicon tester wafer 6, the anisotropic conductive film 13 and the first tempered glass 9 are fixed to the first fixing board 10 with the set screw 11.

【0026】その後、第2の強化ガラス9Aに被測定ウ
ェハ8を真空ポンプ7にて真空チャックして固定する。
Thereafter, the wafer 8 to be measured is vacuum chucked by the vacuum pump 7 and fixed to the second tempered glass 9A.

【0027】そして、第2の強化ガラス9Aと被測定ウ
ェハ8を止めネジ11にて第2の固定ボードに固定する。
Then, the second tempered glass 9A and the wafer to be measured 8 are fixed to the second fixing board with the set screw 11.

【0028】最後に、第1の固定ボード10と第2の固定
ボード10Aとをフレキシブル止め棒12にて、垂直移動、
水平移動、又は回転させ、被測定ウェハ8のボンディン
グ・パッドと異方性導電膜13の接触部(他側端部)とを
位置合せして固定する。
Finally, the first fixed board 10 and the second fixed board 10A are vertically moved by the flexible stop bar 12,
By horizontally moving or rotating, the bonding pad of the wafer 8 to be measured and the contact portion (the other end portion) of the anisotropic conductive film 13 are aligned and fixed.

【0029】以下に、本実施例において、被測定ウェハ
8がDRAMの場合の測定方法について説明する。
In the following, in this embodiment, the measuring method when the wafer 8 to be measured is a DRAM will be described.

【0030】簡易型のメモリ・テスタ1より、一入出力
分のデータ、アドレス、クロック、電源が、第1の電源
・信号ケーブル2、メモリ・テスタ・ボード3、コネク
タ4、ソケット5、第2の電源・信号ケーブル14を介し
てシリコン・テスタ・ウェハ6に供給される。
From the simplified memory tester 1, one input / output data, address, clock, and power supply are connected to the first power supply / signal cable 2, the memory tester board 3, the connector 4, the socket 5, and the second power supply. Is supplied to the silicon tester wafer 6 via the power / signal cable 14 of FIG.

【0031】シリコン・テスタ・ウェハ6にて、被測定
ウェハ8内の全ての有効チップの個数に対応する全I/
O分の入力データを生成し、生成された入力データはシ
リコン・テスタ・ウェハ6のパッドから異方性導電膜13
を介し、被測定ウェハ8のDRAMチップの対応するボ
ンディング・パッドに供給される。
In the silicon tester wafer 6, all I / I corresponding to the number of all effective chips in the wafer 8 to be measured.
Input data for O is generated, and the generated input data is transferred from the pad of the silicon tester wafer 6 to the anisotropic conductive film 13
To the corresponding bonding pad of the DRAM chip of the wafer 8 to be measured.

【0032】被測定ウェハ8の全有効チップの同時測定
による発熱は、放熱ファン16によりウェハ面内にて均一
表面温度となるよう放熱される。
The heat generated by the simultaneous measurement of all the effective chips of the wafer 8 to be measured is radiated by the heat radiation fan 16 so that the surface temperature becomes uniform within the wafer surface.

【0033】被測定ウェハ8のメモリ・チップからの出
力は、異方性導電膜13を介しシリコン・テスタ・ウェハ
6に伝達される。シリコン・テスタ・ウェハ6では被測
定ウェハ8からのメモリ・チップの出力と、メモリ・テ
スタ1からすでに伝達された出力期待値とをコンパレー
タにて比較判定し、判定結果のみを、メモリ・テスタ1
に送出する。より詳細には、シリコン・テスタ・ウェハ
6からの判定結果は第2の電源・信号ケーブル14の信号
ケーブル、第1の固定ボード10、ソケット5、コネクタ
4、メモリ・テスタ・ボード3、第1の電源・信号ケー
ブル2の信号ケーブルを介して簡易型のメモリ・テスタ
1に伝達され、メモリ・テスタ1では判定結果の処理を
実行する。
The output from the memory chip of the wafer to be measured 8 is transmitted to the silicon tester wafer 6 via the anisotropic conductive film 13. In the silicon tester wafer 6, the output of the memory chip from the measured wafer 8 and the expected output value already transmitted from the memory tester 1 are compared and judged by the comparator, and only the judgment result is judged.
Send to. More specifically, the determination result from the silicon tester wafer 6 is the signal cable of the second power / signal cable 14, the first fixed board 10, the socket 5, the connector 4, the memory tester board 3, the first Is transmitted to the simplified type memory tester 1 via the signal cable of the power supply / signal cable 2, and the memory tester 1 executes the processing of the determination result.

【0034】以上本実施例によれば、フレキシブル止め
棒12を用いて、第1の固定ボード10と第2の固定ボード
10Aとを固定するため、1枚の被測定ウェハの取り替え
に要する時間が短縮化され、例えば典型的には5分程度
で取り替えが可能とされ、ウェハ1枚の測定時間は、被
測定ウェハ上の有効チップ数が200個の場合、1チップ
当りのテスト時間が2分であるものとして、シリコン・
テスタ・ウェハ6により全チップ(200個)の測定は、
ウェハの取り替え時間を含めて約7分で完了する。
As described above, according to the present embodiment, the flexible fixing rod 12 is used, and the first fixing board 10 and the second fixing board are used.
Since 10A is fixed, the time required to replace one wafer to be measured is shortened, and it is possible to replace the wafer to be measured in typically about 5 minutes. If the number of effective chips is 200, it is assumed that the test time per chip is 2 minutes.
Measurement of all chips (200 pieces) with tester wafer 6
It will be completed in about 7 minutes including the wafer replacement time.

【0035】これに対して、従来のウェハ・プローバに
よるウェハ測定では8チップ並列測定時において、ウェ
ハ上の有効チップ全て(200個)を測定するには約50分
要し、ウェハ取替えは約1〜数分程度で行なえるとして
も、全チップ(200個)の測定はウェハの取り替え時間
を含めて、約51分以上要する。
On the other hand, in the conventional wafer measurement using the wafer prober, it takes about 50 minutes to measure all the effective chips (200 pieces) on the wafer during the eight-chip parallel measurement, and the wafer replacement is about 1 minute. Even if it can be done in a few minutes, it takes about 51 minutes or more to measure all chips (200 pieces) including the wafer replacement time.

【0036】従って、本実施例によれば、一ウェハ当た
りの測定時間を従来のウェハ測定の約1/7にまで短縮
している。
Therefore, according to this embodiment, the measurement time per wafer is reduced to about 1/7 of the conventional wafer measurement.

【0037】また、本実施例によれば、全チップ同時測
定時において、シリコン・テスタ・ウェハ6と被測定ウ
ェハ8の温度が発熱により、例えば周囲温度より40℃
上昇した場合にも、放熱ファン16により内周の放熱穴を
大きくした第1及び第2の強化ガラス9、9Aの放熱穴
から放熱することにより、両ウェハの表面温度を周囲温
度に対して、例えば5℃以内に維持することが可能とさ
れる。また、放熱ファン16、及び第1、第2の強化ガラ
ス9、9Aの放熱穴から両ウェハの発熱を放熱して、シ
リコン・テスタ・ウェハ6と被測定ウェハ8の外周と内
周の温度差(例えば20℃)を略5℃以内に抑えること
ができるため、外周と内周の温度差による両ウェハの特
性のバラツキを低減し、高精度な測定を可能としてい
る。
Further, according to the present embodiment, the temperature of the silicon tester wafer 6 and the wafer to be measured 8 is heated by, for example, 40.degree.
Even when the temperature rises, heat is radiated from the heat radiating holes of the first and second tempered glass 9 and 9A whose inner peripheral heat radiating holes are enlarged by the heat radiating fan 16, thereby making the surface temperature of both wafers relative to the ambient temperature. For example, it can be maintained within 5 ° C. Further, the heat generated by both wafers is dissipated through the heat dissipating fan 16 and the heat dissipating holes of the first and second tempered glass 9 and 9A, so that the temperature difference between the outer and inner circumferences of the silicon tester wafer 6 and the wafer 8 to be measured. Since (for example, 20 ° C.) can be suppressed within about 5 ° C., variations in the characteristics of both wafers due to the temperature difference between the outer circumference and the inner circumference are reduced, and highly accurate measurement is possible.

【0038】[0038]

【実施例2】図2は、本発明の第2の実施例を説明する
図であり、シリコン・テスタの測定治具によるBT(バ
ーンインテスト)装置内でのウェハ測定の様子を示して
いる。
[Embodiment 2] FIG. 2 is a view for explaining a second embodiment of the present invention and shows a state of wafer measurement in a BT (burn-in test) apparatus by a measurement jig of a silicon tester.

【0039】図2を参照して、BT装置31内のBTボー
ド32にコネクタ34を取付けてあり、シリコン・テスタの
測定治具33を差し込んで固定してある。BTボード32
は、図1を参照して説明したメモリ・テスタ・ボード3
に対応しており、BT装置31から出力された一つのI/
O分のデータが、BTボード32を介してシリコン・テス
タ・ウェハ6に供給され、シリコン・テスタ・ウェハ6
から被測定ウェハ8上の被測定チップにデータが入力さ
れ、被測定ウェハ8上の被測定チップからの出力は、シ
リコン・テスタ・ウェハ6の判定回路にて判定され、判
定結果のみがBT装置31に伝達されるものである。測定
治具33の構成は前記第1の実施例と同様であるためその
説明を省略する。
Referring to FIG. 2, a connector 34 is attached to a BT board 32 in a BT device 31, and a measuring jig 33 of a silicon tester is inserted and fixed. BT board 32
Is the memory tester board 3 described with reference to FIG.
Corresponding to the I / O output from the BT device 31.
The data for O is supplied to the silicon tester wafer 6 via the BT board 32, and the silicon tester wafer 6
From the chip to be measured on the wafer 8 to be measured, the output from the chip to be measured on the wafer to be measured 8 is judged by the judgment circuit of the silicon tester wafer 6, and only the judgment result is obtained by the BT device. It is transmitted to 31. Since the structure of the measuring jig 33 is the same as that of the first embodiment, its explanation is omitted.

【0040】本実施例においては、高温(例えば125
℃)で長時間(例えば48時間)同一テストを繰り返して
継続するものである。
In this embodiment, a high temperature (for example, 125
The same test is repeated for a long time (for example, 48 hours) at (° C).

【0041】また、本実施例によれば、被測定ウェハ上
の全チップの同時測定時において、シリコン・テスタ・
ウェハと被測定ウェハの温度が発熱により、例えば周囲
温度より40℃上昇する場合においても、125℃のバ
ーンインテスト時の熱暴走を、放熱ファンにより内周の
放熱穴を大きくした第1及び第2の強化ガラスの放熱穴
から放熱することにより回避し、両ウェハの表面温度を
周囲温度に対して5℃以内に維持することが可能とされ
る。また、シリコン・テスタ・ウェハと被測定ウェハの
外周と内周の温度差、例えば20℃による、両ウェハの
特性のバラツキを、放熱ファン、及び第1、第2の強化
ガラスの放熱穴から両ウェハの発熱を放熱し、両ウェハ
の外周と内周の温度差を5℃以内とすることにより低減
し、高精度な測定を可能としている。
According to the present embodiment, the silicon tester
Even when the temperature of the wafer and the wafer to be measured rises by 40 ° C. from the ambient temperature due to heat generation, the thermal runaway during the burn-in test of 125 ° C. is performed by the heat radiating fan to increase the heat radiating holes on the inner circumference. It is possible to avoid this by radiating heat from the heat radiating hole of the tempered glass, and to maintain the surface temperature of both wafers within 5 ° C. with respect to the ambient temperature. Also, due to the temperature difference between the outer circumference and the inner circumference of the silicon tester wafer and the wafer to be measured, for example, 20 ° C., variations in the characteristics of both wafers can be detected from the heat radiation fan and the heat radiation holes of the first and second tempered glass. The heat generated from the wafers is dissipated, and the temperature difference between the outer and inner circumferences of both wafers is reduced to within 5 ° C., which reduces the temperature and enables highly accurate measurement.

【0042】[0042]

【発明の効果】以上説明したように本発明(請求項1、
10)によれば、シリコン・テスタ・ウェハにLSIテ
スタの機能の一部又は全部を実装したことにより、被測
定ウェハ上の有効チップ数全てを同時に、且つチップ一
個分の測定時間で測定できるため、従来のウェハ・プロ
ーバを用いたウェハ測定と比較して測定時間を、例えば
一桁程度も短縮化し、測定効率を向上し、テスト費用を
低減すると共に、例えばピン数(ピンエレクトロニクス
カード数)の少ない、簡易且つ安価なLSIテスタを用
いて、被測定ウェハ上の全有効チップを同時に測定する
ことを可能とする。
As described above, the present invention (claim 1,
According to 10), by mounting a part or all of the functions of the LSI tester on the silicon tester wafer, it is possible to measure all the effective chips on the wafer to be measured at the same time and in the measuring time for one chip. Compared with the conventional wafer measurement using a wafer prober, the measurement time can be shortened by, for example, about one digit, the measurement efficiency can be improved, the test cost can be reduced, and the number of pins (the number of pin electronics cards) can be reduced. It is possible to measure all the effective chips on the wafer to be measured at the same time using a small number of simple and inexpensive LSI testers.

【0043】また、請求項1及び各従属項に記載される
本発明のシリコン・テスタの測定治具によれば、ウェハ
の取り替え作業を容易化し、取り替え時間を短縮化し、
ウェハ試験工程を特段に効率化している。そして、本発
明によれば、ウェハの熱膨張率に匹敵する熱膨張率を有
する部材、好ましくは強化ガラスにより真空チャックさ
れ、ウェハ固定時のそり、あるいは不要な応力等の発生
を回避し、高温BT試験においても高精度測定を可能と
している。
Further, according to the measurement jig of the silicon tester of the present invention described in claim 1 and each of the dependent claims, the wafer replacement work is facilitated and the replacement time is shortened.
The wafer test process has been made particularly efficient. Then, according to the present invention, a member having a coefficient of thermal expansion comparable to that of the wafer, preferably vacuum chucked by tempered glass, avoids warpage during wafer fixing, or generation of unnecessary stress, etc. Highly accurate measurement is possible even in the BT test.

【0044】さらに、本発明(請求項7)のシリコン・
テスタの測定治具によれば、シリコン・テスタ・ウェハ
と被測定ウェハにおける発熱の効率的に放熱する手段を
備えたことにより、ウェハと周囲温度との差、及びウェ
ハの内側と外側の温度差を僅少に抑えることを可能と
し、被測定ウェハ上の全有効チップを高精度に測定する
ことを可能としている。そして、本発明によれば、例え
ば125℃の高温BT測定時において、全チップの同時
測定時による、シリコン・テスタ・ウェハと被測定ウェ
ハの発熱により、ウェハが例えば周囲温度より40℃上
昇する場合においても、放熱手段を備えたことにより、
両ウェハの表面温度を周囲温度に対して5℃以内に維持
することが可能とされ、熱暴走を回避することが可能と
される。
Furthermore, the silicon of the present invention (claim 7)
The measurement jig of the tester is provided with a means for efficiently dissipating the heat generated in the silicon tester wafer and the wafer under measurement, so that the temperature difference between the wafer and the ambient temperature and the temperature difference between the inside and outside of the wafer It is possible to reduce the amount to a small amount, and it is possible to measure all the effective chips on the wafer to be measured with high accuracy. Further, according to the present invention, in the case of measuring a high temperature BT of, for example, 125 ° C., the temperature of the wafer rises, for example, 40 ° C. above the ambient temperature due to heat generation of the silicon tester wafer and the wafer to be measured due to simultaneous measurement of all chips. Also, by providing the heat dissipation means,
The surface temperature of both wafers can be maintained within 5 ° C. with respect to the ambient temperature, and thermal runaway can be avoided.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例の構成を説明する図であ
る。
FIG. 1 is a diagram illustrating a configuration of a first exemplary embodiment of the present invention.

【図2】本発明の第2の実施例を説明する図である。FIG. 2 is a diagram illustrating a second embodiment of the present invention.

【図3】従来例のウェハ・プローバによるウェハ測定を
説明する図である。
FIG. 3 is a diagram illustrating wafer measurement by a conventional wafer prober.

【符号の説明】[Explanation of symbols]

1 簡易型メモリ・テスタ 2 第1の電源・信号ケーブル 3 メモリ・テスタ・ボード 4 コネクタ 5 ソケット 6 シリコン・テスタ・ウェハ 7 真空ポンプ 8 被測定ウェハ 9、9A 第1、第2の強化ガラス 10、10A 第1、第2の固定ボード 11 止めネジ 12 フレキシブル止め棒 13 異方性導電膜 14 第2の電源・信号ケーブル 15 VBBケーブル 31 BT装置 32 BTボード 1 Simplified Memory Tester 2 First Power / Signal Cable 3 Memory Tester Board 4 Connector 5 Socket 6 Silicon Tester Wafer 7 Vacuum Pump 8 Measured Wafer 9, 9A First and Second Tempered Glass 10, 10A First and second fixed board 11 Set screw 12 Flexible stop rod 13 Anisotropic conductive film 14 Second power / signal cable 15 VBB cable 31 BT device 32 BT board

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 G01R 31/28 ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Internal reference number FI technical display location G01R 31/28

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】半導体ウェハにLSIテスタの機能の少な
くとも一部を具備し、被測定ウェハの測定を行なうシリ
コン・テスタ・ウェハと、 前記シリコン・テスタ・ウェハを前記被測定ウェハに電
気的に接続する手段と、 前記シリコン・テスタ・ウェハを真空チャックにて固定
する真空チャック穴を有する第1の部材と、 前記被測定ウェハを真空チャックにて固定する真空チャ
ック穴を有する第2の部材と、 前記第1及び第2の部材をそれぞれ所定の固定手段を介
して固定する第1及び第2の固定ボードと、 前記第1の固定ボードと前記第2の固定ボードとを位置
決め調整自在に互いに固定する手段と、 を備えることを特徴とするシリコン・テスタの測定治
具。
1. A semiconductor wafer having at least a part of a function of an LSI tester on a semiconductor wafer, and a silicon tester wafer for measuring a wafer to be measured, and the silicon tester wafer electrically connected to the wafer to be measured. Means, a first member having a vacuum chuck hole for fixing the silicon tester wafer with a vacuum chuck, and a second member having a vacuum chuck hole for fixing the wafer to be measured with a vacuum chuck, First and second fixing boards for fixing the first and second members via predetermined fixing means, respectively, and the first fixing board and the second fixing board are fixed to each other so that positioning adjustment is possible. A jig for measuring a silicon tester, which comprises:
【請求項2】前記シリコン・テスタ・ウェハを前記被測
定ウェハに電気的に接続する手段が、異方性導電膜を含
むことを特徴とする請求項1記載のシリコン・テスタの
測定治具。
2. The jig for measuring a silicon tester according to claim 1, wherein the means for electrically connecting the silicon tester wafer to the wafer to be measured includes an anisotropic conductive film.
【請求項3】前記第1及び第2の部材が、ウェハの熱膨
張率に実質的に匹敵する熱膨張率を有する材料を含むこ
とを特徴とする請求項1記載のシリコン・テスタの測定
治具。
3. The measurement tool of a silicon tester of claim 1, wherein the first and second members comprise a material having a coefficient of thermal expansion substantially comparable to that of a wafer. Ingredient
【請求項4】前記第1及び第2の部材が、強化ガラスを
含むことを特徴とする請求項1記載のシリコン・テスタ
の測定治具。
4. The jig for measuring a silicon tester according to claim 1, wherein the first and second members include tempered glass.
【請求項5】前記第1の固定ボードが、前記シリコン・
テスタ・ウェハに供給する電源と信号を供給するソケッ
ト又はコネクタを備えることを特徴とする請求項1記載
のシリコン・テスタの測定治具。
5. The first fixing board is made of silicon.
2. The silicon tester measuring jig according to claim 1, further comprising a socket or a connector for supplying a power source and a signal to the tester wafer.
【請求項6】前記第1の固定ボードと前記シリコン・テ
スタ・ウェハとを電気的に接続するケーブルを備えるこ
とを特徴とする請求項1記載のシリコン・テスタの測定
治具。
6. The silicon tester measuring jig according to claim 1, further comprising a cable electrically connecting the first fixing board and the silicon tester wafer.
【請求項7】前記第1及び第2の部材が、前記シリコン
・テスタ・ウェハと前記被測定ウェハの発熱をそれぞれ
放熱するための放熱穴を備えることを特徴とする請求項
1記載のシリコン・テスタの測定治具。
7. The silicon according to claim 1, wherein the first and second members are provided with heat dissipation holes for respectively dissipating heat generated by the silicon tester wafer and the wafer under test. Tester measurement jig.
【請求項8】前記第1の固定ボードと前記第2の固定ボ
ードとを位置決め調整自在に固定する手段が、前記第1
の固定ボードと前記第2の固定ボードとを、互いに垂直
及び水平方向に移動自在で、且つ回転自在に調整するこ
とを特徴とする請求項1記載のシリコン・テスタの測定
治具。
8. A means for fixing the first fixing board and the second fixing board in a positionally adjustable manner is the first fixing board.
2. The measuring jig for a silicon tester according to claim 1, wherein said fixing board and said second fixing board are adjusted so as to be vertically and horizontally movable and rotatable.
【請求項9】前記異方性導電膜が、前記シリコン・テス
タ・ウェハのそれぞれのパッドと前記被測定ウェハの対
応するパッドとを電気的に接続することを特徴とする請
求項2記載のシリコン・テスタの測定治具。
9. The silicon according to claim 2, wherein the anisotropic conductive film electrically connects each pad of the silicon tester wafer to a corresponding pad of the wafer under test. -Tester measurement jig.
【請求項10】半導体集積回路を試験するためのLSI
テスタの機能の少なくとも一部を具備した半導体ウェハ
からなるシリコン・テスタ・ウェハと、 前記シリコン・テスタ・ウェハのパッドと被測定ウェハ
上のチップの対応するパッドとを互いに電気的に接続す
る手段と、を備え、 前記シリコン・テスタ・ウェハと前記被測定ウェハとの
間で信号の授受を行ない、 前記被測定ウェハ上のチップを複数個並列に測定するこ
とを特徴とするシリコン・テスタ。
10. An LSI for testing a semiconductor integrated circuit
A silicon tester wafer formed of a semiconductor wafer having at least a part of the function of the tester, and means for electrically connecting the pad of the silicon tester wafer and the corresponding pad of the chip on the wafer under test to each other And a signal is exchanged between the silicon tester wafer and the wafer to be measured, and a plurality of chips on the wafer to be measured are measured in parallel.
JP6321149A 1994-12-01 1994-12-01 Silicon tester measuring jig Expired - Fee Related JP2830757B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6321149A JP2830757B2 (en) 1994-12-01 1994-12-01 Silicon tester measuring jig

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6321149A JP2830757B2 (en) 1994-12-01 1994-12-01 Silicon tester measuring jig

Publications (2)

Publication Number Publication Date
JPH08162508A true JPH08162508A (en) 1996-06-21
JP2830757B2 JP2830757B2 (en) 1998-12-02

Family

ID=18129353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6321149A Expired - Fee Related JP2830757B2 (en) 1994-12-01 1994-12-01 Silicon tester measuring jig

Country Status (1)

Country Link
JP (1) JP2830757B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0915499A2 (en) * 1997-11-05 1999-05-12 Tokyo Electron Limited Semiconductor wafer holding apparatus and semiconductor wafer storage chamber
WO2009118849A1 (en) * 2008-03-26 2009-10-01 株式会社アドバンテスト Probe wafer, probe device, and testing system

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5844845U (en) * 1981-09-21 1983-03-25 株式会社東京精密 adsorption stage
JPH04145638A (en) * 1990-10-05 1992-05-19 Tokyo Kasoode Kenkyusho:Kk Semiconductor wafer inspecting device
JPH04262551A (en) * 1991-02-18 1992-09-17 Mitsubishi Electric Corp Wafer testing method and semiconductor device tested thereby
JPH0521544A (en) * 1991-07-12 1993-01-29 Sumitomo Electric Ind Ltd Method and apparatus for measuring semiconductor element provided with bump
JPH05206227A (en) * 1992-01-30 1993-08-13 Fujitsu Ltd Socket for bare chip test
JPH06273466A (en) * 1993-03-22 1994-09-30 Murata Mfg Co Ltd Method for measuring chip parts

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5844845U (en) * 1981-09-21 1983-03-25 株式会社東京精密 adsorption stage
JPH04145638A (en) * 1990-10-05 1992-05-19 Tokyo Kasoode Kenkyusho:Kk Semiconductor wafer inspecting device
JPH04262551A (en) * 1991-02-18 1992-09-17 Mitsubishi Electric Corp Wafer testing method and semiconductor device tested thereby
JPH0521544A (en) * 1991-07-12 1993-01-29 Sumitomo Electric Ind Ltd Method and apparatus for measuring semiconductor element provided with bump
JPH05206227A (en) * 1992-01-30 1993-08-13 Fujitsu Ltd Socket for bare chip test
JPH06273466A (en) * 1993-03-22 1994-09-30 Murata Mfg Co Ltd Method for measuring chip parts

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0915499A2 (en) * 1997-11-05 1999-05-12 Tokyo Electron Limited Semiconductor wafer holding apparatus and semiconductor wafer storage chamber
EP0915499A3 (en) * 1997-11-05 2004-06-02 Tokyo Electron Limited Semiconductor wafer holding apparatus and semiconductor wafer storage chamber
WO2009118849A1 (en) * 2008-03-26 2009-10-01 株式会社アドバンテスト Probe wafer, probe device, and testing system
US8427187B2 (en) 2008-03-26 2013-04-23 Advantest Corporation Probe wafer, probe device, and testing system
JP5282082B2 (en) * 2008-03-26 2013-09-04 株式会社アドバンテスト Probe apparatus and test system

Also Published As

Publication number Publication date
JP2830757B2 (en) 1998-12-02

Similar Documents

Publication Publication Date Title
US11573262B2 (en) Multi-input multi-zone thermal control for device testing
US6552561B2 (en) Apparatus and method for controlling temperature in a device under test using integrated temperature sensitive diode
US5905382A (en) Universal wafer carrier for wafer level die burn-in
US7733106B2 (en) Apparatus and method of testing singulated dies
US6871307B2 (en) Efficient test structure for non-volatile memory and other semiconductor integrated circuits
US20060279306A1 (en) Test equipment of semiconductor devices
JPH0792479B2 (en) Parallelism adjustment method for probe device
JP2725615B2 (en) Integrated circuit test equipment
KR101148917B1 (en) Manufacturing method and wafer unit for testing
US6545493B1 (en) High-speed probing apparatus
JPWO2009118849A1 (en) Probe wafer, probe apparatus, and test system
US6750672B2 (en) Semiconductor inspecting system for inspecting a semiconductor integrated circuit device, and semiconductor inspecting method using the same
JP2004150999A (en) Probe card
US6549025B1 (en) System and method for thermal testing of circuit boards using thermal films
JP2830757B2 (en) Silicon tester measuring jig
JP2737774B2 (en) Wafer tester
JP4183859B2 (en) Semiconductor substrate testing equipment
JP2545648B2 (en) Prober
JP3416668B2 (en) Probing card
KR20230039571A (en) Parallel test cell with self actuated sockets
JP2768310B2 (en) Semiconductor wafer measurement jig
JPH07321168A (en) Probe card
US7023227B1 (en) Apparatus for socketing and testing integrated circuits and methods of operating the same
JP2003255023A (en) Probe card and probe-card testing method
JP2919087B2 (en) Semiconductor test equipment

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19970930

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980825

LAPS Cancellation because of no payment of annual fees