JPH0816142A - ディジタルビデオデータ補正回路 - Google Patents
ディジタルビデオデータ補正回路Info
- Publication number
- JPH0816142A JPH0816142A JP6171623A JP17162394A JPH0816142A JP H0816142 A JPH0816142 A JP H0816142A JP 6171623 A JP6171623 A JP 6171623A JP 17162394 A JP17162394 A JP 17162394A JP H0816142 A JPH0816142 A JP H0816142A
- Authority
- JP
- Japan
- Prior art keywords
- video data
- digital video
- data
- clock
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】
【目的】 入力されるディジタルビデオデータと非同期
なクロックでサンプリングした場合の不定データの発生
を防止する。 【構成】ディジタルビデオデータＬＤが入力されるとレ
ジスタ１１、１２により出力データディジタルビデオデ
ータＬＤ１、ＬＤ２が生成され、コンパレータ１３およ
びセレクタ１４のＡ側に送られる。コンパレータ１３
は、レジスタ１１、１２から得られたディジタルビデオ
データＬＤ１、ＬＤ２の比較を行い、比較結果データＣ
Ｄを生成し、セレクタ１４に送る。セレクタ１４は比較
結果データＣＤに従ってディジタルビデオデータＬＤ
１、前回選択された信号をレジスタ１５にラッチしてあ
るディジタルビデオデータＬＤ３のうちいずれか一方を
選択し、出力ディジタルビデオデータＳＤを生成する。
よって、後段へ伝達するデータをセレクタ１４で選択す
ることが可能となり、不定データは後段へは伝達されな
くなる。
なクロックでサンプリングした場合の不定データの発生
を防止する。 【構成】ディジタルビデオデータＬＤが入力されるとレ
ジスタ１１、１２により出力データディジタルビデオデ
ータＬＤ１、ＬＤ２が生成され、コンパレータ１３およ
びセレクタ１４のＡ側に送られる。コンパレータ１３
は、レジスタ１１、１２から得られたディジタルビデオ
データＬＤ１、ＬＤ２の比較を行い、比較結果データＣ
Ｄを生成し、セレクタ１４に送る。セレクタ１４は比較
結果データＣＤに従ってディジタルビデオデータＬＤ
１、前回選択された信号をレジスタ１５にラッチしてあ
るディジタルビデオデータＬＤ３のうちいずれか一方を
選択し、出力ディジタルビデオデータＳＤを生成する。
よって、後段へ伝達するデータをセレクタ１４で選択す
ることが可能となり、不定データは後段へは伝達されな
くなる。
Description
【０００１】
【産業上の利用分野】本発明はディジタルビデオデータ
補正回路に関するものである。
補正回路に関するものである。
【０００２】
【従来の技術】従来、表示装置に入力するビデオはアナ
ログビデオが主流であった。しかし、最近のレーダなど
の信号処理器の発達でビデオをディジタルデータで入力
するケースがでてきた。この入力ディジタルビデオデー
タは、表示装置内部のクロック（以下クロックとい
う。）を用いてレジスタにラッチされ、表示装置に取り
込まれている。
ログビデオが主流であった。しかし、最近のレーダなど
の信号処理器の発達でビデオをディジタルデータで入力
するケースがでてきた。この入力ディジタルビデオデー
タは、表示装置内部のクロック（以下クロックとい
う。）を用いてレジスタにラッチされ、表示装置に取り
込まれている。
【０００３】
【発明が解決しようとする課題】ディジタルビデオデー
タを入力する場合、表示装置内部データ処理をクロック
に同期させて実行する必要があるため、クロックを用い
てレジスタにラッチする必要がある。ディジタルビデオ
データの周期とクロックは、一般的に非同期であるた
め、入力ビデオの切り替わり目とクロックの切り替わり
目が同時になることがあり、その場合はデータが不定と
なり、その結果不定の輝度データを表示してしまうとい
う問題があった。この様子を図３および図４を用いて説
明する。図３は従来の表示装置のブロック図、図４は説
明のためのタイミングチャート図である。図３におい
て、１はレジスタなどからなるディジタルビデオデータ
取り込み部、２はディジタルビデオデータを格納するメ
モリ、３はＤ／Ａ変換部、４は例えばＣＲＴなどの表示
部である。図示しない外部から図４（Ａ）に示すような
ディジタルビデオデータＬＤが取り込み部に入力される
と、図４（Ｂ）に示すようなクロックＣＬＫによりラッ
チされて、図４（Ｃ）のような内部取り込みビデオデー
タＬＤ１が生成され、５で示すようにディジタルビデオ
データの切り替わり目とクロックの切り替わり目が同時
になると不定データが生成され、表示器には例えばモノ
クロ画像の場合は黒などとなり、近傍の画像の輝度と大
きな差異が生じ画像に連続性がなくなる。なお、図４
（Ａ）および（Ｃ）のディジタルビデオデータ中の数字
は輝度を表している。本発明は、上記課題を解決するた
めに、ディジタルビデオデータをクロック単位で一時保
持し、前のディジタルビデオデータとの比較を行い、そ
の結果でディジタルビデオデータを決定するビデオデー
タ補正回路を提供することを目的とする。
タを入力する場合、表示装置内部データ処理をクロック
に同期させて実行する必要があるため、クロックを用い
てレジスタにラッチする必要がある。ディジタルビデオ
データの周期とクロックは、一般的に非同期であるた
め、入力ビデオの切り替わり目とクロックの切り替わり
目が同時になることがあり、その場合はデータが不定と
なり、その結果不定の輝度データを表示してしまうとい
う問題があった。この様子を図３および図４を用いて説
明する。図３は従来の表示装置のブロック図、図４は説
明のためのタイミングチャート図である。図３におい
て、１はレジスタなどからなるディジタルビデオデータ
取り込み部、２はディジタルビデオデータを格納するメ
モリ、３はＤ／Ａ変換部、４は例えばＣＲＴなどの表示
部である。図示しない外部から図４（Ａ）に示すような
ディジタルビデオデータＬＤが取り込み部に入力される
と、図４（Ｂ）に示すようなクロックＣＬＫによりラッ
チされて、図４（Ｃ）のような内部取り込みビデオデー
タＬＤ１が生成され、５で示すようにディジタルビデオ
データの切り替わり目とクロックの切り替わり目が同時
になると不定データが生成され、表示器には例えばモノ
クロ画像の場合は黒などとなり、近傍の画像の輝度と大
きな差異が生じ画像に連続性がなくなる。なお、図４
（Ａ）および（Ｃ）のディジタルビデオデータ中の数字
は輝度を表している。本発明は、上記課題を解決するた
めに、ディジタルビデオデータをクロック単位で一時保
持し、前のディジタルビデオデータとの比較を行い、そ
の結果でディジタルビデオデータを決定するビデオデー
タ補正回路を提供することを目的とする。
【０００４】
【課題を解決するための手段】外部装置よりディジタル
で送られてくるビデオデータを入力する取込部に入力デ
ィジタルビデオデータの周期の２分の１の周期で発振す
るクロック発振部と、そのクロックを基本クロックとし
て、外部装置よりディジタルで送られてくるビデオデー
タをクロック単位で保持するレジスタ１１と、レジスタ
１１の出力をクロック単位で保持するレジスタ１２と、
これらふたつのレジスタ１１および１２からの出力デー
タを比較するコンパレータ１３と、コンパレータ１３の
出力により予め決められたどちらか一方の入力を選択し
て出力するセレクタ１４と、セレクタ１４の選択結果を
クロック単位で保持するレジスタ１５とを有するもので
ある。
で送られてくるビデオデータを入力する取込部に入力デ
ィジタルビデオデータの周期の２分の１の周期で発振す
るクロック発振部と、そのクロックを基本クロックとし
て、外部装置よりディジタルで送られてくるビデオデー
タをクロック単位で保持するレジスタ１１と、レジスタ
１１の出力をクロック単位で保持するレジスタ１２と、
これらふたつのレジスタ１１および１２からの出力デー
タを比較するコンパレータ１３と、コンパレータ１３の
出力により予め決められたどちらか一方の入力を選択し
て出力するセレクタ１４と、セレクタ１４の選択結果を
クロック単位で保持するレジスタ１５とを有するもので
ある。
【０００５】
【作用】本発明によれば、ディジタルビデオデータが入
力されるとクロックに同期してレジスタにラッチされ、
そのデータが連続してコンパレータに送られ、コンパレ
ータで常時クロック単位で前後のデータが比較され、そ
の結果をもとに、セレクタによってディジタルビデオデ
ータが決定されるので、データとして連続性のない切り
替わり目の不定データを取り込まないようになる。
力されるとクロックに同期してレジスタにラッチされ、
そのデータが連続してコンパレータに送られ、コンパレ
ータで常時クロック単位で前後のデータが比較され、そ
の結果をもとに、セレクタによってディジタルビデオデ
ータが決定されるので、データとして連続性のない切り
替わり目の不定データを取り込まないようになる。
【０００６】
【実施例】図１は本発明の一実施例を示すビデオデータ
補正回路のブロック図、図２はこのディジタルビデオデ
ータ補正回路の動作を説明するためのタイミングチャー
ト図である。 図１において、１１、１２および１５は
レジスタ、１３はＰ、Ｑで示す二入力が等しいか等しく
ないかを判定し、等しい場合は論理０を、等しくない場
合は論理１を出力する二入力コンパレータ、１４はＡ、
Ｂで示す二入力のデータをＡ／Ｂで示す選択信号により
選択するもので、選択信号が論理０の場合はＡ側のデー
タを、論理１の場合はＢ側のデータを選択出力する二者
択一のセレクタである。 図２において、ＬＤは入力デ
ィジタルビデオデータ、ＣＬＫは入力ディジタルビデオ
データの周期の２分の１の周期を持つクロック、ＬＤ１
はディジタルビデオデータＬＤをレジスタ１１でクロッ
クＣＬＫによりラッチしたディジタルビデオデータ、Ｌ
Ｄ２はディジタルビデオデータＬＤ１をレジスタ１２で
クロックＣＬＫによりラッチしたディジタルビデオデー
タ、ＣＤはコンパレータ１３でディジタルビデオデータ
ＬＤ１とディジタルビデオデータＬＤ２を比較した結果
データ、ＳＤはセレクタ１４で選択されたディジタルビ
デオデータ、ＬＤ３はディジタルビデオデータＳＤをレ
ジスタ１５でクロックＣＬＫによりラッチしたディジタ
ルビデオデータである。
補正回路のブロック図、図２はこのディジタルビデオデ
ータ補正回路の動作を説明するためのタイミングチャー
ト図である。 図１において、１１、１２および１５は
レジスタ、１３はＰ、Ｑで示す二入力が等しいか等しく
ないかを判定し、等しい場合は論理０を、等しくない場
合は論理１を出力する二入力コンパレータ、１４はＡ、
Ｂで示す二入力のデータをＡ／Ｂで示す選択信号により
選択するもので、選択信号が論理０の場合はＡ側のデー
タを、論理１の場合はＢ側のデータを選択出力する二者
択一のセレクタである。 図２において、ＬＤは入力デ
ィジタルビデオデータ、ＣＬＫは入力ディジタルビデオ
データの周期の２分の１の周期を持つクロック、ＬＤ１
はディジタルビデオデータＬＤをレジスタ１１でクロッ
クＣＬＫによりラッチしたディジタルビデオデータ、Ｌ
Ｄ２はディジタルビデオデータＬＤ１をレジスタ１２で
クロックＣＬＫによりラッチしたディジタルビデオデー
タ、ＣＤはコンパレータ１３でディジタルビデオデータ
ＬＤ１とディジタルビデオデータＬＤ２を比較した結果
データ、ＳＤはセレクタ１４で選択されたディジタルビ
デオデータ、ＬＤ３はディジタルビデオデータＳＤをレ
ジスタ１５でクロックＣＬＫによりラッチしたディジタ
ルビデオデータである。
【０００７】次に、このようなディジタルビデオデータ
補正回路の動作について説明する。図示しない外部から
図２（Ａ）に示すようなディジタルビデオデータＬＤが
入力される。（図中の数値は輝度を示す。） （１）レジスタ１１はディジタルビデオデータＬＤをク
ロックＣＬＫのＴ１のタイミングでラッチし出力する。
（図２−（１）） （２）レジスタ１２はディジタルビデオデータＬＤ１を
クロックＣＬＫのＴ２のタイミングでラッチし出力す
る。（図２−（２）） （３）コンパレータ１３によりディジタルビデオデータ
ＬＤ１とディジタルビデオデータＬＤ２が等しいとの結
果を得れば、セレクタ１４はＡ側入力を選択するため、
ディジタルビデオデータＬＤ１の値を出力し（図２−
（３））、次のクロックＣＬＫのＴ３のタイミングでレ
ジスタ１５の出力となり（図２−（４））、同時にセレ
クタ１４のＢ側入力となる。 （４）クロックＣＬＫのＴ３のタイミングでディジタル
ビデオデータＬＤ１とディジタルビデオデータＬＤ２の
値は等しくなくなるため（図２−（５））、セレクタ１
４はＢ側の入力であるディジタルビデオデータＬＤ３を
選択し（図２−（６））、次のクロックＣＬＫのＴ４の
タイミングでディジタルビデオデータＬＤ３の値となる
（図２−（７））。 （５）クロックＣＬＫのＴ４のタイミングでは、再びデ
ィジタルビデオデータＬＤ１とディジタルビデオデータ
ＬＤ２の値が等しくなり、上述の（３）項の動作を行
い、以降繰り返される。 （６）不定データは必ずクロックＣＬＫの一周期分であ
るため（図２−（８））ディジタルビデオデータＬＤ１
とディジタルビデオデータＬＤ２の値は等しくならない
（図２−（９））。従って、セレクタ１４はディジタル
ビデオデータＬＤ１とディジタルビデオデータＬＤ２の
値が等しくなるまで、Ｂ側入力のディジタルビデオデー
タＬＤ３を選択する（図２−（１０））。 （７）クロックＣＬＫのＴ５のタイミングでディジタル
ビデオデータＬＤ１とディジタルビデオデータＬＤ２の
値が等しくなると上述の（３）項の動作となる。
補正回路の動作について説明する。図示しない外部から
図２（Ａ）に示すようなディジタルビデオデータＬＤが
入力される。（図中の数値は輝度を示す。） （１）レジスタ１１はディジタルビデオデータＬＤをク
ロックＣＬＫのＴ１のタイミングでラッチし出力する。
（図２−（１）） （２）レジスタ１２はディジタルビデオデータＬＤ１を
クロックＣＬＫのＴ２のタイミングでラッチし出力す
る。（図２−（２）） （３）コンパレータ１３によりディジタルビデオデータ
ＬＤ１とディジタルビデオデータＬＤ２が等しいとの結
果を得れば、セレクタ１４はＡ側入力を選択するため、
ディジタルビデオデータＬＤ１の値を出力し（図２−
（３））、次のクロックＣＬＫのＴ３のタイミングでレ
ジスタ１５の出力となり（図２−（４））、同時にセレ
クタ１４のＢ側入力となる。 （４）クロックＣＬＫのＴ３のタイミングでディジタル
ビデオデータＬＤ１とディジタルビデオデータＬＤ２の
値は等しくなくなるため（図２−（５））、セレクタ１
４はＢ側の入力であるディジタルビデオデータＬＤ３を
選択し（図２−（６））、次のクロックＣＬＫのＴ４の
タイミングでディジタルビデオデータＬＤ３の値となる
（図２−（７））。 （５）クロックＣＬＫのＴ４のタイミングでは、再びデ
ィジタルビデオデータＬＤ１とディジタルビデオデータ
ＬＤ２の値が等しくなり、上述の（３）項の動作を行
い、以降繰り返される。 （６）不定データは必ずクロックＣＬＫの一周期分であ
るため（図２−（８））ディジタルビデオデータＬＤ１
とディジタルビデオデータＬＤ２の値は等しくならない
（図２−（９））。従って、セレクタ１４はディジタル
ビデオデータＬＤ１とディジタルビデオデータＬＤ２の
値が等しくなるまで、Ｂ側入力のディジタルビデオデー
タＬＤ３を選択する（図２−（１０））。 （７）クロックＣＬＫのＴ５のタイミングでディジタル
ビデオデータＬＤ１とディジタルビデオデータＬＤ２の
値が等しくなると上述の（３）項の動作となる。
【０００８】以上の動作により、ディジタルビデオデー
タＬＤをレジスタ１１、１２にラッチし、そのデータを
コンパレータ１３によりクロックＣＬＫの一周期単位で
データを比較し、その結果によって後段へ伝達するデー
タをセレクタ１４で選択することが可能となる。従っ
て、不定データは後段へは伝達されなくなる。
タＬＤをレジスタ１１、１２にラッチし、そのデータを
コンパレータ１３によりクロックＣＬＫの一周期単位で
データを比較し、その結果によって後段へ伝達するデー
タをセレクタ１４で選択することが可能となる。従っ
て、不定データは後段へは伝達されなくなる。
【発明の効果】本発明によれば、ディジタルビデオデー
タの切り替わり目と同時にクロックが変化した場合に発
生する不定データは一周期前のデータで置き換えられ、
不正データは後段へは伝達されなくなり不定輝度表示が
発生することを防止することが可能となる。
タの切り替わり目と同時にクロックが変化した場合に発
生する不定データは一周期前のデータで置き換えられ、
不正データは後段へは伝達されなくなり不定輝度表示が
発生することを防止することが可能となる。
【図１】本発明の１実施例を示すディジタルビデオデー
タ補正回路のブロック図である。
タ補正回路のブロック図である。
【図２】図１のディジタルビデオデータ補正回路の動作
を説明するためのタイミングチャートである。
を説明するためのタイミングチャートである。
【図３】従来の表示装置のブロック図である。
【図４】図３の動作を説明するためのタイミングチャー
トである。
トである。
１１ レジスタ １２ レジスタ １３ コンパレータ １４ セレクタ １５ レジスタ
Claims (1)
- 【請求項１】 外部装置よりディジタルで送られてくる
ビデオデータの周期の２分の１で発振するクロック発振
部と、そのクロックを基本クロックとして、外部装置よ
りディジタルで送られてくるビデオデータをクロック単
位で保持するレジスタ１１と、レジスタ１１の出力をク
ロック単位で保持するレジスタ１２と、これらふたつの
レジスタ１１および１２からの出力データを比較するコ
ンパレータ１３と、コンパレータ１３の出力により予め
決められたいずれか一方の入力を選択して出力するセレ
クタ１４と、セレクタ１４の選択結果をクロック単位で
保持するレジスタ１５とを有し、ディジタルビデオデー
タの切り替わり目の不定データを取り込まないロジック
を具備することを特徴とするディジタルビデオデータ補
正回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6171623A JPH0816142A (ja) | 1994-07-01 | 1994-07-01 | ディジタルビデオデータ補正回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6171623A JPH0816142A (ja) | 1994-07-01 | 1994-07-01 | ディジタルビデオデータ補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0816142A true JPH0816142A (ja) | 1996-01-19 |
Family
ID=15926615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6171623A Pending JPH0816142A (ja) | 1994-07-01 | 1994-07-01 | ディジタルビデオデータ補正回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0816142A (ja) |
-
1994
- 1994-07-01 JP JP6171623A patent/JPH0816142A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5459855A (en) | Frequency ratio detector for determining fixed frequency ratios in a computer system | |
| EP0969350A2 (en) | Clock switching circuit | |
| US5754615A (en) | Fast programmable divider | |
| US6943595B2 (en) | Synchronization circuit | |
| JPH0816142A (ja) | ディジタルビデオデータ補正回路 | |
| JP2004254007A (ja) | ジッタ・キャンセルの方法および装置 | |
| US6205192B1 (en) | Clock input control circuit | |
| US5990811A (en) | Transfer clock converter for digital data | |
| US5487163A (en) | Fast synchronization of asynchronous signals with a synchronous system | |
| JPH05189990A (ja) | データ保持装置 | |
| JP2950784B2 (ja) | 非同期信号同期化回路 | |
| JP3185768B2 (ja) | 周波数比較器及びこれを用いたクロック抽出回路 | |
| JPH0636028A (ja) | ヒストグラム作成装置 | |
| JP4356487B2 (ja) | デジタルデータ比較方法およびデジタルデータ比較回路並びにデジタル信号処理装置 | |
| JP2606094B2 (ja) | 画像サンプリング回路 | |
| JP3031554B2 (ja) | 画像処理装置 | |
| JPH08307405A (ja) | フレーム同期検出装置 | |
| KR950003029B1 (ko) | 영상신호 처리 장치의 제어신호 발생방법 | |
| KR100369993B1 (ko) | 동기검출회로 | |
| JP3565449B2 (ja) | データ位相変更回路 | |
| JP2877433B2 (ja) | 波形生成回路 | |
| JPH0851417A (ja) | ビット位相同期回路 | |
| JP2001197331A (ja) | 同期信号処理回路及び映像信号処理装置 | |
| JPH03289232A (ja) | 非同期読み出し回路 | |
| JPH09186680A (ja) | データラッチ回路 |