JPH08149879A - Drive control circuit for brushless motor - Google Patents
Drive control circuit for brushless motorInfo
- Publication number
- JPH08149879A JPH08149879A JP6291486A JP29148694A JPH08149879A JP H08149879 A JPH08149879 A JP H08149879A JP 6291486 A JP6291486 A JP 6291486A JP 29148694 A JP29148694 A JP 29148694A JP H08149879 A JPH08149879 A JP H08149879A
- Authority
- JP
- Japan
- Prior art keywords
- neutral point
- point voltage
- voltage
- control circuit
- timing signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、複数相のコイルを持つ
ブラシレスモータのロータ位置を検出し、正確に各コイ
ルへの通電時期を判断し、ロータの回転数制御を行うた
めのブラシレスモータの駆動制御回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a brushless motor for detecting the rotor position of a brushless motor having a plurality of phase coils, accurately determining the timing of energization to each coil, and controlling the rotational speed of the rotor. The present invention relates to a drive control circuit.
【0002】[0002]
【従来技術】従来、例えば三相コイルブラシレスモータ
では、前記三相コイルの各相の誘起電圧を積分器に通
し、その位相を遅らせたものと、モータの中性点電圧と
を比較してロータの位置検出信号として用い、各コイル
を通電するようにしている。ところが、上記手段では、
モータの低回転時に誘起電圧が検出できないという問題
点がある。2. Description of the Related Art Conventionally, for example, in a three-phase coil brushless motor, the induced voltage of each phase of the three-phase coil is passed through an integrator and the phase thereof is delayed, and the neutral point voltage of the motor is compared to determine the rotor. Is used as a position detection signal for each coil to energize each coil. However, with the above means,
There is a problem that the induced voltage cannot be detected when the motor rotates at low speed.
【0003】そこで、中性点電圧を所定のクロックパル
スに基づいて階段状に変化する波形に変換し、元の中性
点電圧と階段状の中性点電圧とを比較することによっ
て、中性点電圧の傾きの極性を判断し、中性点電圧のピ
ーク位置を判断することが提案されている(一例とし
て、特開平5−191995号公報参照)。Therefore, the neutral point voltage is converted into a waveform that changes stepwise based on a predetermined clock pulse, and the neutral point voltage is compared with the original neutral point voltage to obtain the neutral point voltage. It has been proposed to determine the polarity of the slope of the point voltage and to determine the peak position of the neutral point voltage (for example, see Japanese Patent Laid-Open No. 5-199595).
【0004】これによれば、誘起電圧は用いず、中性点
電圧のみでピーク位置を判断することができるため、低
回転であっても高回転であってもロータ位置を認識で
き、安定してブラシレスモータを駆動させることができ
る。According to this, since the peak position can be determined only by the neutral point voltage without using the induced voltage, the rotor position can be recognized regardless of whether the rotation speed is low or high and the stability is stable. Can drive a brushless motor.
【0005】[0005]
【発明が解決しようとする課題】しかしながら、上記従
来技術で適用されるブラシレスモータは、低回転であっ
ても高回転であっても、定速度回転させることが前提で
あり、従って定速度回転を行っている間では、全く問題
なく駆動制御することができるが、例えば、供給電圧を
PWM制御(パルス幅制御)して、回転速度を変化させ
る場合、供給電圧のデューティ及び周波数に応じたノイ
ズが中性点電圧に発生する(図4参照)。However, the brushless motor applied in the above-mentioned prior art is premised to be rotated at a constant speed regardless of whether the rotation speed is low or high. While the operation is in progress, drive control can be performed without any problem. For example, when the supply voltage is PWM controlled (pulse width control) to change the rotation speed, noise corresponding to the duty and frequency of the supply voltage is generated. It occurs at the neutral point voltage (see FIG. 4).
【0006】このため、中性点電圧の真のプラス側ピー
ク点(図4(A)のa、c点)及びマイナス側ピーク点
(図4(A)のb、d点)の他、ノイズのピーク点(図
4(C)のe、f点)が存在し、このノイズのピーク点
(図4(C)のe、f点)を誤って真のピーク点として
誤認する場合がある。すなわち、図4(C)に示される
如く、ノイズによって生じる1つの山の中で傾きの極性
が変化(正から負、又は負から正に変化)し、この変化
点をピーク(真のピーク点)として判断してしまうこと
がある。Therefore, in addition to the true plus side peak points (points a and c in FIG. 4A) and minus side peak points (points b and d in FIG. 4A) of the neutral point voltage, noise is also present. Of the noise (points e and f in FIG. 4C) exist, and the peak point of this noise (points e and f in FIG. 4C) may be mistakenly recognized as a true peak point. That is, as shown in FIG. 4C, the polarity of the slope changes (changes from positive to negative or from negative to positive) in one mountain caused by noise, and this change point is a peak (true peak point). ).
【0007】このような誤認は、所謂モータの脱調を発
生させる原因となり、ブラシレスモータの速度制御が行
えないという問題点が生じる。Such erroneous recognition causes so-called step-out of the motor, which causes a problem that the speed control of the brushless motor cannot be performed.
【0008】本発明は上記事実を考慮し、ブラシレスモ
ータの回転速度を変化可能に制御しても、確実に中性点
電圧に基づいてロータ位置を検出することができ、安定
した速度制御を行うことができるブラシレスモータの駆
動制御回路を得ることが目的である。In consideration of the above facts, the present invention can surely detect the rotor position based on the neutral point voltage even if the rotational speed of the brushless motor is controlled to be changeable, thereby performing stable speed control. It is an object to obtain a drive control circuit for a brushless motor that can be used.
【0009】[0009]
【課題を解決するための手段】請求項1に記載の発明
は、複数相コイルを持つブラシレスモータの中性点電圧
の周波数よりも十分高い周波数のクロックパルスを発生
するクロックパルス発生手段と、前記クロックパルスを
分周して形成された第1のタイミング信号に基づきサン
プルホールド動作させ、前記中性点電圧を段階的に変化
させた階段状中性点電圧波形に変換する電圧変換手段
と、前記階段状中性点電圧波形と前記中性点電圧とを比
較し、その比較結果をデータ信号として出力する比較手
段と、前記第1のタイミング信号を出力すると共に、前
記電圧変換手段のホールド作動中に前記データ信号を読
取るための第2のタイミング信号を出力するタイミング
信号発生手段と、前記第2のタイミング信号を入力し、
該第2のタイミング信号入力時の前記データ信号の状態
を保持する論理回路と、該論理回路から出力される信号
に基づいて各相への通電を制御する通電制御回路と、該
通電制御回路によって供給される電圧のデューティを変
更することによって、ロータの回転速度を制御する電圧
制御回路と、少なくとも前記電圧変換手段による前記階
段状中性点電圧の生成以前の回路中に介在され、前記電
圧制御回路によるデューティ制御に起因する前記中性点
電圧に生じるノイズを除去するフィルタと、を有してい
る。According to a first aspect of the present invention, there is provided a clock pulse generating means for generating a clock pulse having a frequency sufficiently higher than the frequency of the neutral point voltage of a brushless motor having a plurality of phase coils. Voltage conversion means for performing a sample hold operation based on a first timing signal formed by dividing a clock pulse, and converting the neutral point voltage into a stepwise neutral point voltage waveform that is stepwise changed; Comparison means for comparing the stepwise neutral point voltage waveform and the neutral point voltage and outputting the comparison result as a data signal, and for outputting the first timing signal and for holding operation of the voltage converting means. Timing signal generating means for outputting a second timing signal for reading the data signal, and inputting the second timing signal,
A logic circuit that holds the state of the data signal at the time of inputting the second timing signal, an energization control circuit that controls energization to each phase based on a signal output from the logic circuit, and an energization control circuit The voltage control circuit for controlling the rotation speed of the rotor by changing the duty of the voltage to be supplied and at least the circuit before the step-like neutral point voltage is generated by the voltage converting means are provided to control the voltage. A filter for removing noise generated in the neutral point voltage due to duty control by the circuit.
【0010】請求項2に記載の発明は、複数相コイルを
持つブラシレスモータの中性点電圧の周波数よりも十分
高い周波数のクロックパルスを発生するクロックパルス
発生手段と、前記クロックパルスの立ち上がり間のパル
ス幅を持つパルス幅を持つ第1のタイミング信号及び前
記クロックパルスの立下がり間のパルス幅を持つ第2の
タイミング信号を発生するタイミング信号発生手段と、
前記第1のタイミング信号のホールドタイミング時の前
記中性点電圧を一定に保持することによって、前記中性
点電圧が段階的に変化した階段状中性点電圧波形に変換
する電圧変換手段と、前記中性点電圧と前記階段状中性
点電圧とを比較し、比較結果をデータ信号として出力す
る比較手段と、前記第2のタイミング信号の立上がり時
の前記データ信号の状態を次の第2のタイミング信号の
立上がり時まで保持する論理回路と、前記論理回路から
出力される信号に基づいて各相への通電を制御する通電
制御回路と、前記通電制御回路によって供給される電圧
のデューティを変更することによって、ロータの回転速
度を制御する電圧制御回路と、少なくとも前記電圧変換
手段による前記階段状中性点電圧の生成以前の回路中に
介在され、前記電圧制御回路によるデューティ制御に起
因する前記中性点電圧に生じるノイズを除去するフィル
タと、を有している。According to a second aspect of the present invention, there is provided a clock pulse generating means for generating a clock pulse having a frequency sufficiently higher than the frequency of the neutral point voltage of the brushless motor having a plurality of phase coils, and the rising edge of the clock pulse. Timing signal generating means for generating a first timing signal having a pulse width having a pulse width and a second timing signal having a pulse width between the falling edges of the clock pulse;
Voltage conversion means for converting the neutral point voltage into a stepwise neutral point voltage waveform in which the neutral point voltage is stepwise changed by holding the neutral point voltage at the hold timing of the first timing signal constant; Comparing means for comparing the neutral point voltage and the stepped neutral point voltage and outputting the comparison result as a data signal, and the state of the data signal at the rise of the second timing signal are as follows. Logic circuit that holds the timing signal until the rising edge, an energization control circuit that controls energization to each phase based on the signal output from the logic circuit, and the duty of the voltage supplied by the energization control circuit is changed. The voltage control circuit for controlling the rotation speed of the rotor and at least the circuit before the step-like neutral point voltage is generated by the voltage converting means, Has a filter that removes noise generated in the neutral point voltage due to duty control, the by the control circuit.
【0011】請求項3に記載の発明は、前記請求項1又
は請求項2記載の発明において、前記フィルタが少なく
ともローパスフィルタが適用されると共に、該ローパス
フィルタを適用することによって生じる中性点電圧の位
相のずれを防止する位相ずれ防止手段を備えていること
を特徴としている。According to a third aspect of the present invention, in the invention according to the first or second aspect, at least a low-pass filter is applied to the filter, and a neutral point voltage generated by applying the low-pass filter. It is characterized in that it is provided with a phase shift preventing means for preventing the shift of the phase.
【0012】請求項4に記載の発明は、前記請求項1又
は請求項2記載の発明において、前記フィルタは少なく
ともブラシレスモータの中性点電圧の周波数帯域ではこ
の中性点電圧の位相がずれない程度のn次以上の前記デ
ューティ制御周波数のノイズをカットするローパスフィ
ルタと、前記ローパスフィルタで除去しきれない前記n
(nは自然数)次未満の周波数のノイズを個別にカット
するバンドエリミネーションフィルタと、で構成されて
いることを特徴としている。According to a fourth aspect of the present invention, in the invention according to the first or second aspect, the filter does not shift the phase of the neutral point voltage at least in the frequency band of the neutral point voltage of the brushless motor. A low-pass filter that cuts noise of the duty control frequency equal to or higher than the n-th order, and the n that cannot be removed by the low-pass filter
(N is a natural number) and a band elimination filter that individually cuts noise of frequencies less than the order.
【0013】[0013]
【作用】請求項1又は請求項2に記載の発明によれば、
中性点電圧値を所定のクロック信号に基づいて周期的に
保持することによって階段状中性点電圧を生成し、基の
中性点電圧との差を確実に検出できる領域を定め、この
領域での比較結果に基づいて中性点電圧の傾きの極性を
判断し、ピーク点を検出する。このとき、デューティ制
御に起因して中性点電圧に生じるノイズをフィルタによ
って除去しているため、真のピーク点以外で極性が変化
(反転)するような不具合がなく、確実に真のピーク点
を検出することができる。According to the invention described in claim 1 or 2,
A stepwise neutral point voltage is generated by periodically holding the neutral point voltage value based on a predetermined clock signal, and a region that can reliably detect the difference from the neutral point voltage of the base is defined. The polarity of the slope of the neutral point voltage is judged based on the comparison result in (1) and the peak point is detected. At this time, noise that occurs in the neutral point voltage due to duty control is removed by the filter, so there is no problem that the polarity changes (reverses) at points other than the true peak point, and the true peak point is reliably Can be detected.
【0014】請求項3に記載の発明によれば、フィルタ
が少なくともローパスフィルタが適用されると共に、位
相ずれ防止手段によって、前記ローパスフィルタを適用
することによって生じる中性点電圧の位相のずれを防止
している。According to the third aspect of the invention, at least the low-pass filter is applied as the filter, and the phase shift prevention means prevents the phase shift of the neutral point voltage caused by applying the low-pass filter. are doing.
【0015】請求項4に記載の発明によれば、フィルタ
が少なくともブラシレスモータの中性点電圧の周波数帯
域ではこの中性点電圧の位相がずれない程度のn次以上
の前記デューティ制御周波数のノイズをカットするロー
パスフィルタと、前記ローパスフィルタで除去しきれな
い前記n(nは自然数)次未満の周波数のノイズを個別
にカットするバンドエリミネーションフィルタと、で構
成されており、このような複数のフィルタの組み合わせ
によって、中性点電圧の位相のずれを防止することがで
きる。According to the fourth aspect of the present invention, the noise of the duty control frequency of the nth order or more is such that the filter does not shift the phase of the neutral point voltage at least in the frequency band of the neutral point voltage of the brushless motor. And a band elimination filter that individually cuts noise of a frequency less than the nth (n is a natural number) that cannot be completely removed by the lowpass filter. The combination of filters can prevent the phase shift of the neutral point voltage.
【0016】[0016]
【実施例】図1において、ブラシレスータの三相コイル
19の各コイルの共通端と、三相コイル19の各コイル
に並列に接続された3個の検出抵抗Rの共通端と、は差
動増幅器12に入力され、その差分が出力されるように
なっている(中性点電圧V MN)。EXAMPLE Referring to FIG. 1, a three-phase coil of a brushless motor
Common end of each coil of 19 and each coil of the three-phase coil 19
The common end of the three detection resistors R connected in parallel to
Input to the dynamic amplifier 12 and output the difference.
(Neutral voltage V MN).
【0017】この中性点電圧VMNは、モータ駆動用の三
相インバータ回路18の各トランジスタTUH〜TWH、T
UL〜TWLのベース信号を得るための信号として利用され
るようになっている。The neutral point voltage V MN is applied to each of the transistors T UH to T WH , T of the three-phase inverter circuit 18 for driving the motor.
It is adapted to be utilized as a signal for obtaining the base signal of the UL through T WL.
【0018】すなわち、図2に示される如く、三相コイ
ル19には、誘起電圧EU 、EV 、EW が発生する。こ
のそれぞれの誘起電圧において、ブラシレスモータへの
通電タイミングは、○印で示す位置となっている。[0018] That is, as shown in FIG. 2, the three-phase coils 19, the induced voltage E U, E V, E W are generated. For each of these induced voltages, the timing of energizing the brushless motor is at the position indicated by the circle.
【0019】この○印位置を検出する手段として、中性
点電圧VMNの正負のピーク値位置を用いる。この中性点
電圧VMNのピーク値位置を検出した方形波形出力PSMN
を三相リングカウンタ回路17の入力信号とすること
で、三相インバータ回路18の各トランジスタTUH〜T
WLのベース信号を作り出している。As a means for detecting the position of this mark, the positive / negative peak value position of the neutral point voltage V MN is used. Square waveform output P SMN that detects the peak value position of this neutral point voltage V MN
As an input signal of the three-phase ring counter circuit 17, each of the transistors T UH to T U of the three-phase inverter circuit 18 is
Produces the base signal of WL .
【0020】また、この三相リングカウンタ回路17に
は、PWM制御部20のPWM信号発生器22が接続さ
れている。このPWM信号発生器22からは、PWM制
御部20の図示しない操作部での操作に基づいて、ブラ
シレスモータの各コイルへ供給される電圧をデューティ
制御することができるようになっている。The PWM signal generator 22 of the PWM control section 20 is connected to the three-phase ring counter circuit 17. From this PWM signal generator 22, the voltage supplied to each coil of the brushless motor can be duty-controlled based on the operation of an operation unit (not shown) of the PWM control unit 20.
【0021】以下中性点電圧VMNの正負のピーク値位置
を示す方形波出力PSMN の検出方式について述べる。The detection method of the square wave output P SMN indicating the positive and negative peak value positions of the neutral point voltage V MN will be described below.
【0022】図3には、中性点電圧VMNを検出するため
の具体的な各部の波形が示されている。FIG. 3 shows concrete waveforms of respective parts for detecting the neutral point voltage V MN .
【0023】電圧制御発振回路11には、中性点電圧V
MNがピークホールド回路10を介して入力され、中性点
電圧の振幅に応じて変化する周波数f0 のパルス信号を
出力するようになっている。電圧制御発振回路11は、
リングカウンタ回路12に接続され、前記周波数f0 の
パルス信号をリングカウンタ回路12へ供給している。
リングカウンタ回路12では、この供給されるパルス信
号をクロック信号とし、そのクロック信号を分周して、
クロック信号の2周期分のパルス幅を持つタイミング信
号fa を生成している。The voltage controlled oscillator circuit 11 has a neutral point voltage V
MN is input via the peak hold circuit 10 and outputs a pulse signal of frequency f 0 which changes according to the amplitude of the neutral point voltage. The voltage controlled oscillator circuit 11 is
It is connected to the ring counter circuit 12 and supplies the pulse signal of the frequency f 0 to the ring counter circuit 12.
In the ring counter circuit 12, the supplied pulse signal is used as a clock signal, the clock signal is frequency-divided,
A timing signal f a having a pulse width of two cycles of the clock signal is generated.
【0024】また、中性点電圧VMN信号は、本発明の特
徴であるフィルタ回路24を介して、図1のサンプルア
ンドホールド回路3に入力されている。フィルタ回路2
4では、中性点電圧VMNに含まれるノイズ(図4(B)
参照)が除去された波形(図4(A)参照)が出力され
るようになっている。このノイズは前記PWM制御部に
よる電圧のデューティ制御に起因するものであるが、こ
れらの詳細については後述する。Further, the neutral point voltage V MN signal is input to the sample and hold circuit 3 of FIG. 1 through the filter circuit 24 which is a feature of the present invention. Filter circuit 2
4, noise included in the neutral point voltage V MN (see FIG. 4 (B))
The waveform (see FIG. 4A) from which the reference (see) is removed is output. This noise is caused by the duty control of the voltage by the PWM control unit, and details of these will be described later.
【0025】図1に示される如く、サンプルアンドホー
ルド回路13には、前記リングカウンタ回路12のタイ
ミング信号fa がロジック信号として入力されており、
タイミング信号fa が1(H)のとき、中性点電圧VMN
の電圧値をサンプル(検出)してコンデンサに蓄える。
また、タイミング信号fa が0(L)になると、コンデ
ンサに蓄えられた電荷を保持することで、サンプル(検
出)したときの電圧値をホールド(保持)する。As shown in FIG. 1, the timing signal f a of the ring counter circuit 12 is input to the sample and hold circuit 13 as a logic signal,
When the timing signal f a is 1 (H), the neutral point voltage V MN
The voltage value of is sampled (detected) and stored in the capacitor.
Further, when the timing signal f a becomes 0 (L), the electric charge accumulated in the capacitor is held to hold (hold) the voltage value at the time of sampling (detection).
【0026】ここで得られた階段変形中性点電圧VSMN
信号と中性点電圧信号VMNはコンパレータ16によって
比較されるようになっている。この比較の結果、コンパ
レータ16から出力される信号PVSMN(以下、不定安定
パルス信号PVSMNという)はサンプルアンドホールド回
路13でのタイミング信号fa 出力が1(H)の時は、
中性点電圧VMNとサンプルアンドホールド回路13の段
階変形中性点電圧VSM N は同値であるため、コンパレー
タ16の不定安定パルス出力PVSMNは不定状態でありノ
イズ的に1、0を繰り返す。Staircase deformation neutral point voltage V SMN obtained here
The signal and the neutral-point voltage signal V MN are adapted to be compared by the comparator 16. As a result of this comparison, the signal P VSMN output from the comparator 16 (hereinafter referred to as the unstable stabilization pulse signal P VSMN ) is as follows when the timing signal f a output from the sample and hold circuit 13 is 1 (H).
Since the neutral point voltage V MN and the stepwise modified neutral point voltage V SM N of the sample-and-hold circuit 13 have the same value, the indefinite stable pulse output P VSMN of the comparator 16 is in an indefinite state and repeats 1 and 0 like noise. .
【0027】しかし、サンプルアンドホールド回路13
でのタイミング信号fa が0(L)のときは、サンプル
アンドホールド回路の段階変形中性点電圧VSMN は、中
性点電圧VMNに対し、必ず大きいか小さい値を示すた
め、コンパレータ16の不定安定パルス出力PVSMNは
1、0で安定した出力を発生する。However, the sample and hold circuit 13
When the timing signal f a at 0 is 0 (L), the step-deformed neutral point voltage V SMN of the sample-and-hold circuit always shows a value larger or smaller than the neutral point voltage V MN. The indefinite stable pulse output P VSMN of 1 generates a stable output at 1, 0.
【0028】この安定した不定安定パルス出力PVSMNが
得られる範囲は前記リングカウンタ回路12より出力さ
れるクロック信号の立上がり間のパルス幅を有するタイ
ミング信号fa の0(L)の区間、すなわちサンプルア
ンドホールド回路13がホールド作動している区間であ
る。The range in which the stable indefinite stable pulse output P VSMN is obtained is the 0 (L) section of the timing signal f a having the pulse width between the rising edges of the clock signal output from the ring counter circuit 12, that is, the sample. This is a section in which the AND-hold circuit 13 is in the hold operation.
【0029】このサンプルアンドホールド回路13が、
ホールド作動している間に前記コンパレータ16の不安
定パルス出力PVSMNの状態を読取るためのタイミング信
号f b1を前記リングカウンタ回路12は、Dフリップフ
ロップ15へ出力している。このタイミング信号f
b1は、リングカウンタ回路12がサンプルアンドホール
ド回路13へ出力しているタイミング信号fa の0
(L)の区間にパルスが立上がることにより、Dフリッ
プフロップ15は、ホールド作動している間に不安定パ
ルス出力PVSMNの状態を取り入れることができる。The sample and hold circuit 13
Anxiety of the comparator 16 while holding operation
Constant pulse output PVSMNTiming signal to read the status of
No. f b1The ring counter circuit 12 is a D flip-flop.
Outputs to rop 15. This timing signal f
b1Ring counter circuit 12 is sample and hole
Timing signal f output to the drive circuit 13a0
Since the pulse rises in the section (L), the D
The flop 15 has an unstable power supply during the hold operation.
Loose output PVSMNThe state of can be adopted.
【0030】このとき、コンパレータ16の不定安定パ
ルス出力PVSMNはDフリップフロップ15のD端子へ入
力され、タイミング信号fb2はDフリップフロップ15
のCK端子へ入力され、Dフリップフロップ15から
は、方形波出力PSMN が出力されるようになっている。At this time, the unstable stable pulse output P VSMN of the comparator 16 is input to the D terminal of the D flip-flop 15, and the timing signal f b2 is supplied to the D flip-flop 15.
The square wave output P SMN is output from the D flip-flop 15.
【0031】この方形波出力PSMN は、コンパレータ1
6の不定安定パルス出力が安定した1であれば、Dフリ
ップフロップ15の方形波出力PSMN は1であり、タイ
ミング信号fb2の立上がり時、コンパレータ16の不定
安定パルス出力が安定した0であれば、Dフリップフロ
ップの方形波出力PSMN は0である。This square wave output P SMN is the comparator 1
If the unstable stable pulse output of 6 is stable 1, the square wave output P SMN of the D flip-flop 15 is 1, and the unstable stable pulse output of the comparator 16 is stable 0 when the timing signal f b2 rises. Thus, the square wave output P SMN of the D flip-flop is zero.
【0032】このため、Dフリップフロップ15の方形
波出力PSMN が1か0に変化する立上がり、立下がり
は、中性点電圧VMNの正負のピーク値であり、これはま
さにブラシレスモータへの通電タイミングを示してい
る。For this reason, the rising and falling of the square wave output P SMN of the D flip-flop 15 changing to 1 or 0 are the positive and negative peak values of the neutral point voltage V MN , which is exactly the same as for the brushless motor. The energization timing is shown.
【0033】ここで、中性点電圧VMNをサンプルアンド
ホールド回路13に入力させる前のフィルタ回路24の
構成について説明する。Here, the configuration of the filter circuit 24 before the neutral point voltage V MN is input to the sample and hold circuit 13 will be described.
【0034】図5に示される如く、フィルタ回路24は
3個の独立したフィルタ26、28、30によって構成
されている。As shown in FIG. 5, the filter circuit 24 is composed of three independent filters 26, 28 and 30.
【0035】前段のフィルタ26は、ベッセル型フィル
タと称され、所謂ローパスフィルタとしての機能を持
つ。入力された中性点電圧VMNは、抵抗32、34を介
してOPアンプ36のプラス側入力端に接続されてい
る。抵抗34とOPアンプ36のプランス側入力端の間
はコンデンサ38を介して接地(電位;バッテリの1/2
)されている。また、OPアンプ36のマイナス側入
力端はOPアンプ36の出力端と接続され、さらにこの
出力端はコンデンサ40を介して前記抵抗32と抵抗3
4との間に接続されている。OPアンプ36の出力端か
ら出力される信号は、抵抗42を介して、中段のフィル
タ28との接続ターミナル44へ供給されるようになっ
ている。抵抗42と接続ターミナル44との間は、コン
デンサ46を介して接地されている。The filter 26 at the front stage is called a Bessel type filter and has a function as a so-called low-pass filter. The input neutral point voltage V MN is connected to the plus side input terminal of the OP amplifier 36 via the resistors 32 and 34. Between the resistor 34 and the input terminal of the OP amplifier 36 on the side of the plume is grounded via a capacitor 38 (potential; 1/2 of the battery).
) Has been. The negative input terminal of the OP amplifier 36 is connected to the output terminal of the OP amplifier 36, and the output terminal of the OP amplifier 36 is connected to the resistor 32 and the resistor 3 via a capacitor 40.
It is connected between 4 and. The signal output from the output terminal of the OP amplifier 36 is supplied to the connection terminal 44 connected to the middle filter 28 via the resistor 42. The resistor 42 and the connection terminal 44 are grounded via a capacitor 46.
【0036】中段及び後段のフィルタ28、30は、T
型フィルタと称され、所謂バンドエリミネーションフィ
ルタとしての機能を持つ。これらは、それぞれ回路構成
は同一であるので、中段のフィルタ28の構成の説明す
ることにより、後段のフィルタ30の構成の説明は省略
する。The filters 28 and 30 in the middle stage and the latter stage are T
Type filter, which has a function as a so-called band elimination filter. Since these have the same circuit configuration, the description of the configuration of the filter 28 in the middle stage will be omitted by describing the configuration of the filter 28 in the middle stage.
【0037】前記接続ターミナル44に接続された信号
線は分岐され、それぞれ抵抗48、50が直列に、コン
デンサ52、54が直列に接続され、第1のOPアンプ
56のプラス側入力端に接続されている。第1のOPア
ンプ56のマイナス側入力端は、出力端に接続されると
共にこの出力端は抵抗58、60を介して接地されてい
る。なお、第1のOPアンプ56の出力端から出力され
る信号は、後段のフィルタ30が接続される接続ターミ
ナル62に供給されるようになっている。The signal line connected to the connection terminal 44 is branched, resistors 48 and 50 are connected in series, capacitors 52 and 54 are connected in series, and are connected to the positive side input terminal of the first OP amplifier 56. ing. The minus side input end of the first OP amplifier 56 is connected to the output end, and this output end is grounded via the resistors 58 and 60. The signal output from the output terminal of the first OP amplifier 56 is supplied to the connection terminal 62 to which the filter 30 in the subsequent stage is connected.
【0038】抵抗58と抵抗60との間は、第2のOP
アンプ64のプラス側入力端に接続されている。この第
2のOPアンプ64のマイナス側入力端は出力端に接続
され、かつ、コンデンサ66を介して前記抵抗48と抵
抗50との間に接続されると共に抵抗68を介して前記
コンデンサ52とコンデンサ54との間に接続されてい
る。A second OP is provided between the resistor 58 and the resistor 60.
It is connected to the plus side input terminal of the amplifier 64. The negative side input terminal of the second OP amplifier 64 is connected to the output terminal, is connected between the resistor 48 and the resistor 50 via the capacitor 66, and is connected to the capacitor 52 and the capacitor via the resistor 68. And 54.
【0039】ここで、前段のフィルタ26では、約3K
Hzを越えると減衰し始め、50KHz以上の信号はほ
ぼカットされるようになっている。また、中段のフィル
タ28では、10KHz近傍の信号がカットされるよう
になっている。さらに、後段のフィルタ30では、20
KHz近傍の信号がカットされるようになっている。Here, in the filter 26 in the preceding stage, about 3K
When the frequency exceeds Hz, the signal begins to be attenuated, and the signal of 50 KHz or more is almost cut. Further, in the middle filter 28, a signal near 10 KHz is cut. Further, in the latter filter 30,
The signal near KHz is cut.
【0040】図6(A)のように、それぞれのフィルタ
26、28、30は合成され、フィルタ回路24全体と
しては、図6(B)に示されるような特性を持つフィル
タが作成されている。このとき、フィルタ26によるカ
ット周波数を30〜50KHzに設定しているため、中
性点電圧VMNの位相を400Hzまで維持することがで
きるようになっている。この400Hzは、本実施例で
適用されるブラシレスモータの定格電圧の最大値におけ
る中性点電圧VMNの最大周波数に対応し、この結果、フ
ィルタ回路24を通過させることによる中性点電圧VMN
の位相のずれを防止している。また、この位相のずれを
解消するためにカットできない10KHz、20KHz
の周波数帯を個々に(中段及び後段のフィルタ28、3
0)カットする構成としている。As shown in FIG. 6A, the respective filters 26, 28 and 30 are combined, and the filter circuit 24 as a whole has a filter having the characteristics shown in FIG. 6B. . At this time, since the cut frequency by the filter 26 is set to 30 to 50 KHz, the phase of the neutral point voltage V MN can be maintained up to 400 Hz. This 400 Hz corresponds to the maximum frequency of the neutral point voltage V MN at the maximum rated voltage of the brushless motor applied in this embodiment, and as a result, the neutral point voltage V MN by passing through the filter circuit 24 is obtained.
The phase shift of is prevented. Also, 10KHz and 20KHz that cannot be cut to eliminate this phase shift.
The frequency bands of the
0) It is configured to cut.
【0041】すなわち、このフィルタ回路24を通過す
ることによって、中性点電圧VMNの信号の10KHzか
ら10KHz毎の周波数帯がカットされるようになって
いる。このような特定の周波数帯は、f=1/2πCR
(C;コンデンサ容量、R;抵抗値)の関係式から、カ
ットすべき周波数fを設定することにより、各抵抗及び
コンデンサの値を決めることができる。That is, by passing through the filter circuit 24, the frequency band of every 10 KHz to 10 KHz of the signal of the neutral point voltage V MN is cut. Such a specific frequency band is f = 1 / 2πCR
The value of each resistor and capacitor can be determined by setting the frequency f to be cut from the relational expression of (C: capacitor capacity, R: resistance value).
【0042】本実施例の回路は、PWM信号発生器22
のPWM周波数を10KHzに設定しており、このPW
M信号発生器22による電圧のデューティ制御のため、
図7(A)に示すような10KHz毎のノイズが発生
し、このノイズにより、図4(B)に示されるようなノ
イズを発生させる原因となっている。そこで、上記フィ
ルタ回路24によって、10KHz毎の周波数帯の信号
をカットすることによって、10KHz毎のノイズをカ
ットしている(図7(A)から(B)の状態)。これに
より、フィルタ回路24を通過した中性点電圧VMNは、
のこぎり状のノイズが取り除かれた三角波となり、真の
ピーク点間では、極性の変化が起きないようになってい
る。The circuit of this embodiment is based on the PWM signal generator 22.
The PWM frequency of is set to 10 KHz,
Due to the duty control of the voltage by the M signal generator 22,
Noise at every 10 KHz as shown in FIG. 7A is generated, and this noise causes the noise as shown in FIG. 4B. Therefore, the filter circuit 24 cuts the signal in the frequency band of 10 KHz to cut the noise of 10 KHz (states of FIGS. 7A to 7B). As a result, the neutral point voltage V MN passing through the filter circuit 24 is
The sawtooth-shaped noise has been removed to form a triangular wave, and the polarity does not change between the true peak points.
【0043】以下に本実施例の作用を説明する。まず、
三相リングカウンタ17によって制御され、三相インバ
ータ回路18の各トランジスタTUH〜TWLのベース信号
が作り出されると、三相コイル19の各コイルに電流が
流れブラシレスモータは回転する。The operation of this embodiment will be described below. First,
When the base signals of the transistors T UH to T WL of the three-phase inverter circuit 18 are generated by being controlled by the three-phase ring counter 17, current flows through each coil of the three-phase coil 19 and the brushless motor rotates.
【0044】ここで、作動増幅器12では、ブラシレス
ータの三相コイル19の各コイルの共通端と、三相コイ
ル19の各コイルに並列に接続された3個の検出抵抗R
の共通端との差分(中性点電圧VMN)が出力され、ピー
クホールド回路10とフィルタ回路24のそれぞれに入
力される。Here, in the operational amplifier 12, the common end of each coil of the three-phase coil 19 of the brushless device and the three detection resistors R connected in parallel to each coil of the three-phase coil 19 are connected.
And a difference (neutral point voltage V MN ) from the common end of the peak hold circuit 10 and the filter circuit 24 are input.
【0045】ピークホールド回路10では、中性点電圧
VMNの振幅を得、電圧制御発振回路11では、この中性
点電圧VMNに比例した周波数のクロック信号f0 を生成
する。この生成されたクロック信号f0 に基づいてリン
グカウンタ回路12では、タイミング信号fa 、タイミ
ング信号fb1が生成され、タイミング信号fa は、サン
プルアンドホールド回路13のロジック信号として適用
される。このサンプルアンドホールド回路13には、デ
ータとしてフィルタ回路24から出力されるノイズが除
去された中性点電圧VMNが入力される。The peak hold circuit 10 obtains the amplitude of the neutral point voltage V MN , and the voltage controlled oscillator circuit 11 generates the clock signal f 0 having a frequency proportional to the neutral point voltage V MN . The ring counter circuit 12 generates a timing signal f a and a timing signal f b1 based on the generated clock signal f 0 , and the timing signal f a is applied as a logic signal of the sample and hold circuit 13. To the sample-and-hold circuit 13, the neutral point voltage V MN from which the noise output from the filter circuit 24 is removed is input as data.
【0046】すなわち、作動増幅器12から出力される
中性点電圧VMNには、PWM信号発生器22による電圧
のデューティ制御により、図4(B)に示されるような
のこぎり状のノイズを持つ波形が出力されるため、サン
プルアンドホールド回路13でのピークの検出に支障を
きたす。そこで、フィルタ回路24によってこのノイズ
を除去することによって、サンプルアンドホールド回路
13に正規の中性点電圧VMN(図4(A)参照)を供給
することができる。That is, the neutral point voltage V MN output from the operational amplifier 12 has a waveform having sawtooth noise as shown in FIG. 4B by the duty control of the voltage by the PWM signal generator 22. Is output, this hinders the peak detection in the sample and hold circuit 13. Therefore, by removing this noise by the filter circuit 24, the normal neutral point voltage V MN (see FIG. 4A) can be supplied to the sample and hold circuit 13.
【0047】サンプルアンドホールド回路13では、ロ
ジック信号であるタイミング信号f a に基づいて、階段
状中性点電圧VSMN が作成され、これを、コンパレータ
16によって正規の中性点電圧VMNと比較することによ
って、出力が”0”又は”1”の何れかにはっきり確定
する領域と、不確定な領域とに分けることができる。In the sample and hold circuit 13,
Timing signal f which is a Zick signal aBased on the stairs
State neutral point voltage VSMNIs created, this is the comparator
16 neutral voltage VMNBy comparing with
Output is clearly set to either "0" or "1"
It can be divided into a region to be defined and a region to be indeterminate.
【0048】このコンパレータ16の出力結果はDフリ
ップフロップ15にデータ信号として入力される。The output result of the comparator 16 is input to the D flip-flop 15 as a data signal.
【0049】一方、前記タイミング信号fb1は、Dフリ
ップフロップ15のクロック信号として利用する。On the other hand, the timing signal f b1 is used as a clock signal for the D flip-flop 15.
【0050】この結果、Dフリップフロップ15から
は、中性点電圧VMNの真のピーク毎に反転する方形波信
号PSMN が出力され、これに基づいて三相コイル19の
各コイルへの通電の制御を行っている。なお、方形波信
号PSMN の反転時期と中性点電圧VMNの真のピーク位置
との間に、図面上(図3)では誤差α又はβが生じてい
るが、これは、クロック信号f0 の周波数を中性点電圧
VMNの周波数よりも極めて高くすることによって解消す
ることができるし、クロック信号f0 に基づく定常的な
誤差であるため、演算によって調整するようにしてもよ
い。As a result, the D flip-flop 15 outputs a square wave signal P SMN which is inverted at every true peak of the neutral point voltage V MN , and based on this a current is supplied to each coil of the three-phase coil 19. Control of. Note that an error α or β occurs in the drawing (FIG. 3) between the inversion timing of the square wave signal P SMN and the true peak position of the neutral point voltage V MN , which is due to the clock signal f. This can be solved by setting the frequency of 0 to be much higher than the frequency of the neutral point voltage V MN , and since it is a stationary error based on the clock signal f 0 , it may be adjusted by calculation.
【0051】本実施例によれば、ブラシレスモータへの
負荷増大により電流が増え、中性点電圧波形が電機子反
作用により歪んだ場合でも、常に中性点電圧の正負の高
い所にてブラシレスモータへ電流が流せるため、モータ
効率は常に最良であること、及びモータ回転数が変動し
てもモータへの通電タイミングは中性点電圧の正負の高
い所において電流を流すため、モータ効率が良い。According to the present embodiment, even if the current increases due to an increase in load on the brushless motor and the neutral point voltage waveform is distorted by the armature reaction, the brushless motor is always placed at a place where the positive and negative points of the neutral point voltage are high. Since the current can flow to the motor, the motor efficiency is always the best, and even if the motor rotation speed changes, the current is supplied to the motor at a place where the positive / negative of the neutral point voltage is high, so that the motor efficiency is good.
【0052】これは、ブラシレスモータが非常に低回転
で回っていたときでも、中性点電圧VMNは必ず現れるた
め、そのピーク値が検出でき、例えば積分フィルタを用
いた場合の低回転時のロータ位置検出不可能という問題
点を解決することができる。This is because the neutral point voltage V MN always appears even when the brushless motor is rotating at a very low rotation speed, so that its peak value can be detected. For example, when the integral filter is used, the low speed rotation occurs. It is possible to solve the problem that the rotor position cannot be detected.
【0053】さらに、本実施例では、PWM信号発生器
22によって、供給電圧のデューティ制御によってブラ
シレスモータの駆動時の回転速度を自由に変更すること
ができると共に、このデューティ制御により発生する中
性点電圧VMNのノイズをフィルタ回路24によって除去
するようにしたため、安定して中性点電圧VMNの真のピ
ークを検出することができる。従って、ブラシレスモー
タの回転速度が変化しても、低速域から高速域まで脱調
することなく、所定のトルクを持つことができる。Further, in this embodiment, the PWM signal generator 22 can freely change the rotational speed of the brushless motor during drive by controlling the duty of the supply voltage, and the neutral point generated by this duty control can be obtained. Since the noise of the voltage V MN is removed by the filter circuit 24, the true peak of the neutral point voltage V MN can be stably detected. Therefore, even if the rotation speed of the brushless motor changes, it is possible to have a predetermined torque without losing step-out from the low speed region to the high speed region.
【0054】また、フィルタ回路24を3段に分割し、
前段のフィルタ26(ローパスフィルタ)では、位相が
ずれてはいけない周波数(400Hz以下)の位相を確
実に保持し、このフィルタ26でカットしきれなかった
周波数帯(10KHz、20KHz)を中段及び後段の
フィルタ28、30(バンドエリミネーションフィル
タ)によって個別にカットするようにしたため、単にノ
イズが発生する10KHz以上の周波数帯をローパスフ
ィルタで除去したときに生じる中性点電圧VMNの位相の
ずれを防止することができる。Further, the filter circuit 24 is divided into three stages,
The filter 26 (low-pass filter) in the front stage reliably holds the phase of the frequency (400 Hz or less) that should not be out of phase, and the frequency band (10 KHz, 20 KHz) that could not be cut by this filter 26 in the middle stage and the latter stage. Since the filters 28 and 30 (band elimination filters) individually cut, the phase shift of the neutral point voltage V MN that occurs when the frequency band of 10 KHz or higher where noise is generated is simply removed by the low pass filter is prevented. can do.
【0055】[0055]
【発明の効果】以上説明した如く本発明に係るブラシレ
スモータの駆動制御回路は、ブラシレスモータの回転速
度を変化させても、確実に中性点電圧に基づいてロータ
位置を検出することができ、安定した速度制御を行うこ
とができるという優れた効果を有する。As described above, the drive control circuit for a brushless motor according to the present invention can reliably detect the rotor position based on the neutral point voltage even when the rotation speed of the brushless motor is changed. It has an excellent effect that stable speed control can be performed.
【図1】本実施例に係るブラシレスモータの駆動制御回
路の概略図である。FIG. 1 is a schematic diagram of a drive control circuit of a brushless motor according to an embodiment.
【図2】ブラシレスモータの動作原理を示すタイムチャ
ートである。FIG. 2 is a time chart showing the operating principle of a brushless motor.
【図3】中性点電圧に基づくロータ位置検出のためのタ
イムチャートである。FIG. 3 is a time chart for rotor position detection based on a neutral point voltage.
【図4】(A)は正規の中性電圧特性図、(B)はデュ
ーティ制御に起因するノイズを持つ中性点電圧の特性
図、(C)は(B)の一部拡大図である。4A is a normal neutral voltage characteristic diagram, FIG. 4B is a characteristic diagram of a neutral point voltage having noise caused by duty control, and FIG. 4C is a partially enlarged view of FIG. 4B. .
【図5】本実施例に係るフィルタ回路の内部を死す回路
図である。FIG. 5 is a circuit diagram for killing the inside of the filter circuit according to the present embodiment.
【図6】(A)は各フィルタにおけるカット領域を示す
概略特性図、(B)は各フィルタの合成によるゲイン及
び位相ずれ特性図である。FIG. 6A is a schematic characteristic diagram showing a cut region in each filter, and FIG. 6B is a gain and phase shift characteristic diagram resulting from synthesis of each filter.
【図7】(A)はフィルタ取付前の中性点電圧に発生す
る減衰変化を示す特性図、(B)はフィルタ取付後の中
性点電圧の減衰変化を示す特性図である。FIG. 7A is a characteristic diagram showing an attenuation change occurring in the neutral point voltage before the filter is attached, and FIG. 7B is a characteristic diagram showing an attenuation change in the neutral point voltage after the filter is attached.
11 電圧制御発振回路 12 リングカウンタ回路 13 サンプルアンドホール回路 15 Dフリップフロップ回路 16 コンパレータ 19 三相コイル 22 PWM信号発生器 24 フィルタ回路 26 (ローパス)フィルタ 28、30 (バンドエリミネーション)フィルタ 11 voltage controlled oscillator circuit 12 ring counter circuit 13 sample and hall circuit 15 D flip-flop circuit 16 comparator 19 three-phase coil 22 PWM signal generator 24 filter circuit 26 (low-pass) filter 28, 30 (band elimination) filter
Claims (4)
中性点電圧の周波数よりも十分高い周波数のクロックパ
ルスを発生するクロックパルス発生手段と、 前記クロックパルスを分周して形成された第1のタイミ
ング信号に基づきサンプルホールド動作させ、前記中性
点電圧を段階的に変化させた階段状中性点電圧波形に変
換する電圧変換手段と、 前記階段状中性点電圧波形と前記中性点電圧とを比較
し、その比較結果をデータ信号として出力する比較手段
と、 前記第1のタイミング信号を出力すると共に、前記電圧
変換手段のホールド作動中に前記データ信号を読取るた
めの第2のタイミング信号を出力するタイミング信号発
生手段と、 前記第2のタイミング信号を入力し、該第2のタイミン
グ信号入力時の前記データ信号の状態を保持する論理回
路と、 該論理回路から出力される信号に基づいて各相への通電
を制御する通電制御回路と、 該通電制御回路によって供給される電圧のデューティを
変更することによって、ロータの回転速度を制御する電
圧制御回路と、 少なくとも前記電圧変換手段による前記階段状中性点電
圧の生成以前の回路中に介在され、前記電圧制御回路に
よるデューティ制御に起因する前記中性点電圧に生じる
ノイズを除去するフィルタと、 を有するブラシレスモータの駆動制御回路。1. A clock pulse generating means for generating a clock pulse having a frequency sufficiently higher than the frequency of the neutral point voltage of a brushless motor having a multi-phase coil, and a first pulse pulse dividing means for dividing the clock pulse. Voltage conversion means for performing a sample hold operation based on a timing signal and converting the neutral point voltage into a stepwise neutral point voltage waveform in which the neutral point voltage is stepwise changed; the stepwise neutral point voltage waveform and the neutral point voltage And a second timing signal for outputting the comparison result as a data signal and outputting the first timing signal and reading the data signal during the hold operation of the voltage conversion means. And a timing signal generating means for outputting the second timing signal and holding the state of the data signal at the time of inputting the second timing signal. Rotation circuit for controlling the rotation of the rotor by changing the duty of the voltage supplied by the energization control circuit and the energization control circuit that controls energization to each phase based on the signal output from the logic circuit. And a voltage control circuit for controlling the noise, which is interposed in at least the circuit before the step-like neutral point voltage is generated by the voltage converting means, and which causes noise generated in the neutral point voltage due to duty control by the voltage control circuit. A drive control circuit for a brushless motor having a filter to be removed.
中性点電圧の周波数よりも十分高い周波数のクロックパ
ルスを発生するクロックパルス発生手段と、 前記クロックパルスの立ち上がり間のパルス幅を持つパ
ルス幅を持つ第1のタイミング信号及び前記クロックパ
ルスの立下がり間のパルス幅を持つ第2のタイミング信
号を発生するタイミング信号発生手段と、 前記第1のタイミング信号のホールドタイミング時の前
記中性点電圧を一定に保持することによって、前記中性
点電圧が段階的に変化した階段状中性点電圧波形に変換
する電圧変換手段と、 前記中性点電圧と前記階段状中性点電圧とを比較し、比
較結果をデータ信号として出力する比較手段と、 前記第2のタイミング信号の立上がり時の前記データ信
号の状態を次の第2のタイミング信号の立上がり時まで
保持する論理回路と、 前記論理回路から出力される信号に基づいて各相への通
電を制御する通電制御回路と、 前記通電制御回路によって供給される電圧のデューティ
を変更することによって、ロータの回転速度を制御する
電圧制御回路と、 少なくとも前記電圧変換手段による前記階段状中性点電
圧の生成以前の回路中に介在され、前記電圧制御回路に
よるデューティ制御に起因する前記中性点電圧に生じる
ノイズを除去するフィルタと、 を有するブラシレスモータの駆動制御回路。2. A clock pulse generating means for generating a clock pulse having a frequency sufficiently higher than the frequency of the neutral point voltage of a brushless motor having a multi-phase coil, and a pulse width having a pulse width between rising edges of the clock pulse. Timing signal generating means for generating a first timing signal having the first timing signal and a second timing signal having a pulse width between the falling edges of the clock pulse; and the neutral point voltage at the hold timing of the first timing signal. By holding the voltage at a constant level, the neutral point voltage is converted into a stepwise neutral point voltage waveform in which the neutral point voltage is changed stepwise, and the neutral point voltage and the stepwise neutral point voltage are compared. Comparing means for outputting the comparison result as a data signal, and a state of the data signal at the rise of the second timing signal as a second A logic circuit that holds the minging signal until the rising edge, an energization control circuit that controls energization to each phase based on a signal output from the logic circuit, and a duty of the voltage supplied by the energization control circuit is changed. A voltage control circuit for controlling the rotation speed of the rotor, and at least the voltage control circuit interposed between the voltage conversion circuit and the circuit before the step-like neutral point voltage is generated by the voltage control circuit. A drive control circuit for a brushless motor, comprising: a filter for removing noise generated in the characteristic voltage.
ルタが適用されると共に、該ローパスフィルタを適用す
ることによって生じる中性点電圧の位相のずれを防止す
る位相ずれ防止手段を備えていることを特徴とする請求
項1又は請求項2記載のブラシレスモータの駆動制御回
路。3. A filter to which at least a low-pass filter is applied, and a phase shift prevention unit for preventing a phase shift of the neutral point voltage caused by applying the low-pass filter. A drive control circuit for the brushless motor according to claim 1.
ータの中性点電圧の周波数帯域ではこの中性点電圧の位
相がずれない程度のn次以上の前記デューティ制御周波
数のノイズをカットするローパスフィルタと、 前記ローパスフィルタで除去しきれない前記n(nは自
然数)次未満の周波数のノイズを個別にカットするバン
ドエリミネーションフィルタと、 で構成されていることを特徴とする請求項1又は請求項
2記載のブラシレスモータの駆動制御回路。4. A low-pass filter that cuts noise of the duty control frequency of the nth order or more such that the phase of the neutral point voltage does not shift at least in the frequency band of the neutral point voltage of the brushless motor, 3. A band elimination filter that individually cuts noise of frequencies less than the nth (n is a natural number) order that cannot be removed by a low-pass filter, and a band elimination filter according to claim 1 or 2. Drive control circuit for brushless motor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29148694A JP3362982B2 (en) | 1994-11-25 | 1994-11-25 | Drive control circuit for brushless motor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29148694A JP3362982B2 (en) | 1994-11-25 | 1994-11-25 | Drive control circuit for brushless motor |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08149879A true JPH08149879A (en) | 1996-06-07 |
JP3362982B2 JP3362982B2 (en) | 2003-01-07 |
Family
ID=17769502
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29148694A Expired - Fee Related JP3362982B2 (en) | 1994-11-25 | 1994-11-25 | Drive control circuit for brushless motor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3362982B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7492113B2 (en) | 2004-05-28 | 2009-02-17 | Rohm Co., Ltd. | Brushless motor drive control circuit and brushless motor device using the same |
-
1994
- 1994-11-25 JP JP29148694A patent/JP3362982B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7492113B2 (en) | 2004-05-28 | 2009-02-17 | Rohm Co., Ltd. | Brushless motor drive control circuit and brushless motor device using the same |
Also Published As
Publication number | Publication date |
---|---|
JP3362982B2 (en) | 2003-01-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5886486A (en) | Sensorless brushless DC motor | |
EP2037567B1 (en) | Improvements relating to driving brushless DC (BLDC) motors | |
JP4026889B2 (en) | Motor drive signal synchronization method and BEFM signal regeneration circuit | |
JP4295620B2 (en) | Stepper motor control device | |
US6181093B1 (en) | Commutation circuit for a sensorless three-phase brushless direct curent motor | |
JPH11502700A (en) | Apparatus, drive system, and disk drive for supplying drive signal to multi-phase multi-phase DC motor | |
EP0800262B1 (en) | Synchronous driving of the phase windings of a DC motor according to predefined digitized driving profiles permanently stored, the reading of which is synchronized with the rotor position for optimizing torque characteristics | |
EP0892489B1 (en) | Detection of instantaneous position of the rotor of a brushless DC motor driven in a tripolar mode | |
JPH11299283A (en) | Sensorless motor driver | |
JPH10341588A (en) | Current zerocross detection of inductive load, and optimization of voltage mode pwm drive | |
JP3362982B2 (en) | Drive control circuit for brushless motor | |
JP3500328B2 (en) | Inverter device | |
JP3874290B2 (en) | Motor drive device | |
JPH0898582A (en) | Rotor position detector circuit for direct current brushless motor | |
JP3424307B2 (en) | Brushless DC motor | |
JP3308680B2 (en) | Drive device for brushless motor | |
JP3575895B2 (en) | Motor rotation abnormality detection device | |
US8674639B2 (en) | Accuracy of rotor position detection relating to the control of brushless DC motors | |
JP3305173B2 (en) | Control device for brushless motor | |
JP3228775B2 (en) | Device for detecting rotor position of brushless motor | |
JP3672674B2 (en) | Motor control device | |
JPH1094282A (en) | Position detecting apparatus for motor | |
JPS62460B2 (en) | ||
JP2672275B2 (en) | Chopper drive circuit for stepping motor | |
JPH04140085A (en) | Dc motor controller |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081025 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091025 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091025 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101025 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111025 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |