JPH08149435A - 画像データ処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 そのコスト上昇を抑えつつ、画像データの圧
縮処理又はフィルタ処理を見かけ上リアルタイムで実行
しうる画像データ処理装置を実現する。これにより、画
像データ処理装置の実質的な処理能力を高め、画像デー
タ処理装置を含むテレビ電話システム等のシステム遅延
を回避する。 【構成】 テレビ電話システム等を構成しかつ画像デー
タに圧縮処理又は復元処理をフレーム単位で施す画像デ
ータ圧縮部ＶＤＣＰ又は画像データ復元部ＶＤＲＳ等の
画像データ演算処理部を備える画像データ処理装置ＶＤ
Ｐに、その一方があるフレームに関するデータ圧縮部Ｄ
ＣＭＰの出力を入力するときその他方が直前のフレーム
に関する画像データを出力すべく交互に入力動作及び出
力動作を繰り返す一対の画像メモリＶＲＡＭ１及びＶＲ
ＡＭ２を設ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は画像データ処理装置に
関し、例えば、テレビ電話システムを構成しかつ画像デ
ータ圧縮部及び画像データ復元部等の画像データ演算処
理部を備える画像データ処理装置に利用して特に有効な
技術に関するものである。

【０００２】

【従来の技術】所定のネットワークを介して通話者の画
像及び音声を伝達するテレビ電話システムがある。これ
らのテレビ電話システムでは、伝送特性の比較的良くな
い通信回線を利用して周波数帯域の広い画像データを効
率良く伝送しあるいは伝送画像の品質を高めるための手
段として、画像データを符号化してそのデータ量を圧縮
する画像圧縮処理や画質補整のためのフィルタ処理が行
われる。

【０００３】画像データの符号化については、例えば、
日刊工業新聞社発行の『電子技術』１９９０年５月号、
第５７頁〜第６２頁に記載されている。

【０００４】

【発明が解決しようとする課題】画像データの圧縮処理
及びフィルタ処理は、対象となる画像を水平又は垂直方
向に拡がりを持つ所定数の画素にブロック分割して行わ
れる。このため、処理結果が確定するまでには比較的長
い時間が必要となり、画像データ処理装置の処理速度が
遅くなって動画像への対応が困難となる。また、これに
対処するため、上記資料に示されるように、複数の演算
器を並列動作させることによって動画像のビットレート
に対応したリアルタイム処理を実現する方法もあるが、
装置構成が複雑となり、画像データ処理装置のコスト上
昇を招く結果となる。

【０００５】この発明の目的は、そのコスト上昇を抑え
つつ、画像データの圧縮処理又はフィルタ処理を見かけ
上リアルタイムで実行しうる画像データ処理装置を実現
することにある。この発明の他の目的は、画像データ処
理装置の実質的な処理能力を高め、テレビ電話システム
等のシステム遅延を回避することにある。

【０００６】この発明の前記ならびにその他の目的と新
規な特徴は、この明細書の記述及び添付図面から明らか
になるであろう。

【０００７】

【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を簡単に説明すれば、次
の通りである。すなわち、テレビ電話システム等を構成
しかつ一連の画像データに圧縮処理又はフィルタ処理を
フレーム単位で施す画像データ演算処理部を備える画像
データ処理装置に、その一方があるフレームに関する画
像データ演算処理部の出力を入力するときその他方が直
前のフレームに関する画像データを出力すべく交互に入
力動作及び出力動作を繰り返す一対の画像メモリを設け
る。

【０００８】

【作用】上記した手段によれば、そのコスト上昇を抑え
つつ、画像データ演算処理部の見かけ上の遅延時間をな
くし、画像データの圧縮処理又はフィルタ処理を見かけ
上リアルタイムで実行しうる画像データ処理装置を実現
することができる。この結果、画像データ処理装置の実
質的な処理能力を高め、画像データ処理装置を備えるテ
レビ電話システム等のシステム遅延を回避することがで
きる。

【０００９】

【実施例】図１には、この発明が適用された画像データ
処理装置ＶＤＰの一実施例のブロック図が示されてい
る。同図をもとに、まずこの実施例の画像データ処理装
置ＶＤＰの構成及び動作の概要について説明する。な
お、図１の各ブロックを構成する回路素子は、公知の半
導体集積回路の製造技術により、単結晶シリコンのよう
な１個又は複数個の半導体基板上に形成され、ビデオカ
メラＶＣ及びモニタテレビＴＶならびにネットワークＮ
Ｗに結合される同様な画像データ処理装置及び交換局等
とともに、一つのテレビ電話システムを構成する。

【００１０】図１において、この実施例の画像データ処
理装置ＶＤＰは、アナログディジタル変換回路ＡＤＣ及
びディジタルアナログ変換回路ＤＡＣと、これらの変換
回路の動作を制御する画像制御部ＶＣＴＬとを含む。こ
のうち、アナログディジタル変換回路ＡＤＣは、通話者
の撮影映像をもとにビデオカメラＶＣで形成されたアナ
ログ画像信号を受けて所定ビットのデジタル画像信号に
変換し、画像データ圧縮部ＶＤＣＰ（画像データ演算処
理部）に伝達する。また、ディジタルアナログ変換回路
ＤＡＣは、ネットワークＮＷに結合された相手通話者の
画像データ処理装置から画像データ復元部ＶＤＲＳ（画
像データ演算処理部）を介して送られてくるデジタル画
像信号をもとのアナログ画像信号に戻し、モニタテレビ
ＴＶに伝達して映像表示する。さらに、画像制御部ＶＣ
ＴＬは、アナログディジタル変換回路ＡＤＣ及びディジ
タルアナログ変換回路ＤＡＣの動作を制御するととも
に、これらの変換回路を介して伝達されるアナログ画像
信号又はデジタル画像信号の中から同期信号を抽出し、
この同期信号に位相同期された内部クロック信号を形成
して、画像データ処理装置ＶＤＰの各部に供給する。

【００１１】アナログディジタル変換回路ＡＤＣでデジ
タル化された画像信号は、画像データ圧縮部ＶＤＣＰに
より符号化されそのデータ量が圧縮された後、ラインド
ライバＬＤを介してネットワークＮＷに送出される。ま
た、相手通話者の画像データ処理装置からネットワーク
ＮＷを介して入力されたデジタル画像信号は、画像デー
タ処理装置ＶＤＰのラインレシーバＬＲを介して画像デ
ータ復元部ＶＤＲＳに伝達され、復号化された後、ディ
ジタルアナログ変換回路ＤＡＣによってアナログ画像信
号に戻される。このように、比較的周波数帯域の広い画
像信号を符号化しそのデータ量を圧縮することで、比較
的周波数帯域の狭いネットワークＮＷを効率良く利用す
ることができるため、その伝送品質の低下を抑えつつ、
テレビ電話システムの低コスト化を図ることができるも
のとなる。

【００１２】この実施例において、画像データ圧縮部Ｖ
ＤＣＰ及び画像データ復元部ＶＤＲＳは、後述するよう
に、アナログ画像信号又はデジタル画像信号をフレーム
単位で処理する。また、画像データ圧縮部ＶＤＣＰ及び
画像データ復元部ＶＤＲＳにおいて行われる画像信号の
圧縮処理及び復元処理は、水平又は垂直方向に拡がりを
持つ所定数の画素を単位に分割されたブロックを対象と
して行われるため、その処理結果が確定するまでには比
較的長い時間が必要となって、処理速度が遅くなり動画
像への対応が困難となる。このため、この実施例の画像
データ圧縮部ＶＤＣＰ及び画像データ復元部ＶＤＲＳに
は、その一方があるフレームに関する画像データ演算処
理部の出力を入力するときその他方が直前のフレームに
関する画像データを出力すべく交互に入力動作及び出力
動作を繰り返す一対の画像メモリが設けられ、見かけ上
の遅延時間を解消する方法が採られる。この結果、画像
データ圧縮部ＶＤＣＰ及び画像データ復元部ＶＤＲＳ
は、画像信号の圧縮処理及び復元処理を見かけ上リアル
タイムで実行しうるものとなり、これによって画像デー
タ処理装置ＶＤＰの実質的な処理能力が高められ、画像
データ処理装置を含むテレビ電話システムのシステム遅
延を回避できるものとなる。

【００１３】図２には、図１の画像データ処理装置ＶＤ
Ｐに含まれる画像データ圧縮部ＶＤＣＰの第１の実施例
のブロック図が示され、図３には、その一実施例の動作
タイミング図が示されている。これらの図をもとに、こ
の実施例の画像データ処理装置ＶＤＰに含まれる画像デ
ータ圧縮部ＶＤＣＰの具体的構成及び動作ならびにその
特徴について説明する。なお、この画像データ処理装置
ＶＤＰは、前述のように、画像データ圧縮部ＶＤＣＰと
対称的な動作を行う画像データ復元部ＶＤＲＳを備え、
この画像データ復元部は、画像データ圧縮部ＶＤＣＰと
対称的な論理構成とされ同様な特徴を持つが、その具体
的構成及び動作については画像データ圧縮部ＶＤＣＰに
関する以下の説明から類推されたい。

【００１４】図２において、画像データ圧縮部ＶＤＣＰ
は、圧縮制御部ＣＭＰＣ及びデータ圧縮部ＤＣＭＰと一
対の画像メモリＶＲＡＭ１及びＶＲＡＭ２とを備える。
このうち、圧縮制御部ＣＭＰＣは、画像データ圧縮部Ｖ
ＤＣＰの各部の動作を制御・統轄し、データ圧縮部ＤＣ
ＭＰは、アナログディジタル変換回路ＡＤＣから画像デ
ータ入力バスＶＤＩＢを介して供給される所定ビットの
デジタル画像信号に対して所定の圧縮処理を施す。な
お、画像データ圧縮部ＶＤＣＰつまりデータ圧縮部ＤＣ
ＭＰによる画像圧縮処理は、前述のように、画像のフレ
ームを単位として行われ、その出力は、図３から明らか
なように、画像データ入力バスＶＤＩＢにおけるデジタ
ル画像信号のフレーム列から所定時間後れて確立され
る。

【００１５】データ圧縮部ＤＣＭＰの出力は、対応する
アンド（ＡＮＤ）ゲートＡＧ１及びＡＧ２の一方の入力
端子にそれぞれ共通に供給される。アンドゲートＡＧ１
の他方の入力端子には、圧縮制御部ＣＭＰＣの出力つま
り入出力制御信号ＩＯＣが供給され、アンドゲートＡＧ
２の他方の入力端子には、そのインバータＶ１による反
転信号が供給される。ここで、入出力制御信号ＩＯＣ
は、図３に示されるように、データ圧縮部ＤＣＭＰから
出力される圧縮処理後のデジタル画像信号のフレームを
周期として交互にハイレベル又はロウレベルとされる。
また、画像データ入力バスＶＤＩＢから入力されるデジ
タル画像信号ならびにそのデータ圧縮部ＤＣＭＰによる
圧縮処理後の出力はともに所定ビットからなり、アンド
ゲートＡＧ１及びＡＧ２はその各ビットに対応してそれ
ぞれ複数個用意される。

【００１６】これにより、アンドゲートＡＧ１のそれぞ
れは、入出力制御信号ＩＯＣのハイレベルを受けて選択
的に伝達状態とされ、データ圧縮部ＤＣＭＰから出力さ
れる圧縮処理後のデジタル画像信号を対応する画像メモ
リＶＲＡＭ１に選択的に伝達する。また、アンドゲート
ＡＧ２のそれぞれは、入出力制御信号ＩＯＣの反転信号
のハイレベルつまりは入出力制御信号ＩＯＣのロウレベ
ルを受けて選択的に伝達状態とされ、データ圧縮部ＤＣ
ＭＰから出力される圧縮処理後のデジタル画像信号を対
応する画像メモリＶＲＡＭ２に選択的に伝達する。

【００１７】アンドゲートＡＧ１の出力を受ける画像メ
モリＶＲＡＭ１には、さらに入出力制御信号ＩＯＣが供
給され、アンドゲートＡＧ２の出力を受ける画像メモリ
ＶＲＡＭ２には、さらにそのインバータＶ１による反転
信号が供給される。この実施例において、画像メモリＶ
ＲＡＭ１は、入出力制御信号ＩＯＣがハイレベルとされ
るフレーム期間において選択的に入力動作を行い、アン
ドゲートＡＧ１を介して供給される圧縮処理後のデジタ
ル画像信号を順次取り込み、書き込む。また、入出力制
御信号ＩＯＣの反転信号がハイレベルつまりは入出力制
御信号ＩＯＣがロウレベルとされるフレーム期間におい
て選択的に出力動作を行い、その保持するデジタル画像
信号を順次読み出す。一方、画像メモリＶＲＡＭ１は、
入出力制御信号ＩＯＣの反転信号がハイレベルつまりは
入出力制御信号ＩＯＣがロウレベルとされるフレーム期
間において選択的に入力動作を行い、アンドゲートＡＧ
２を介して供給される圧縮処理後のデジタル画像信号を
順次取り込み、書き込む。また、入出力制御信号ＩＯＣ
がハイレベルとされるフレーム期間において選択的に出
力動作を行い、その保持するデジタル画像信号を順次読
み出す。

【００１８】画像メモリＶＲＡＭ１から読み出されたデ
ジタル画像信号は、対応するアンドゲートＡＧ３の一方
の入力端子に供給され、画像メモリＶＲＡＭ２から読み
出されたデジタル画像信号は、対応するアンドゲートＡ
Ｇ４の一方の入力端子に供給される。アンドゲートＡＧ
４の他方の入力端子には、入出力制御信号ＩＯＣが供給
され、アンドゲートＡＧ３の他方の入力端子には、その
インバータＶ１による反転信号が供給される。アンドゲ
ートＡＧ３及びＡＧ４の出力は、画像データ出力バスＶ
ＤＯＢを介してラインドライバＬＤに供給される。

【００１９】これにより、アンドゲートＡＧ３のそれぞ
れは、入出力制御信号ＩＯＣの反転信号のハイレベルつ
まりは入出力制御信号ＩＯＣのロウレベルを受けて選択
的に伝達状態とされ、画像メモリＶＲＡＭ１から出力さ
れるデジタル画像信号を画像データ出力バスＶＤＯＢを
介してラインドライバＬＤに伝達する。また、アンドゲ
ートＡＧ４のそれぞれは、入出力制御信号ＩＯＣのハイ
レベルを受けて選択的に伝達状態とされ、画像メモリＶ
ＲＡＭ２から出力されるデジタル画像信号を画像データ
出力バスＶＤＯＢを介してラインドライバＬＤに伝達す
る。

【００２０】以上のことから、画像データ圧縮部ＶＤＣ
Ｐを構成する画像メモリＶＲＡＭ１及びＶＲＡＭ２は、
図３に例示されるように、例えばその一方がフレームＦ
ＲＭｎに関する圧縮処理後のデジタル画像信号を入力す
るときその他方が直前のフレームＦＲＭｎ−１に関する
デジタル画像信号つまり画像データを出力すべく交互に
入力動作及び出力動作を切れ目なく繰り返すものとな
り、例えば画像メモリＶＲＡＭ１及びＶＲＡＭ２の動作
と画像データ復元部ＶＤＲＳに設けられる同様な一対の
画像メモリの動作とのフレーム同期をとることで、画像
データ圧縮部ＶＤＣＰの見かけ上の遅延時間を解消する
ことができるものとなる。この結果、画像データ圧縮部
ＶＤＣＰ及び画像データ復元部ＶＤＲＳは、複数の演算
器を必要とすることなく、言い換えるならばそのコスト
上昇を抑えつつ、画像信号の圧縮処理又は復元処理を見
かけ上リアルタイムで実行しうるものとなり、これによ
って画像データ処理装置ＶＤＰの実質的な処理能力が高
められ、画像データ処理装置を含むテレビ電話システム
のシステム遅延を回避できるものとなる。

【００２１】図４には、図１の画像データ処理装置ＶＤ
Ｐに含まれる画像データ圧縮部ＶＤＣＰの第２の実施例
のブロック図が示されている。なお、この実施例の画像
データ圧縮部ＶＤＣＰは、前記図２及び図３の実施例を
基本的に踏襲するものであるため、これと異なる部分に
ついてのみ説明を追加する。

【００２２】図４において、この実施例の画像データ圧
縮部ＶＤＣＰは、一対の入出力ポートＩＯＰ１及びＩＯ
Ｐ２を有するデュアルポート画像メモリＤＰＶＲＡＭを
備える。このうち、入出力ポートＩＯＰ１には、入出力
制御信号ＩＯＣが供給されるとともに、その一方の入力
端子にデータ圧縮部ＤＣＭＰの出力を受けその他方の入
力端子に入出力制御信号ＩＯＣを受けるアンドゲートＡ
Ｇ１の出力が供給される。また、入出力ポートＩＯＰ２
には、入出力制御信号ＩＯＣのインバータＶ１による反
転信号が供給されるとともに、その一方の入力端子にデ
ータ圧縮部ＤＣＭＰの出力を受けその他方の入力端子に
入出力制御信号ＩＯＣのインバータＶ１による反転信号
を受けるアンドゲートＡＧ２の出力が供給される。入出
力ポートＩＯＰ１の出力は、その一方の入力端子に入出
力制御信号ＩＯＣのインバータＶ１による反転信号を受
けるアンドゲートＡＧ３を介して画像データ出力バスＶ
ＤＯＢつまりラインドライバＬＤに出力される。また、
入出力ポートＩＯＰ２の出力は、その一方の入力端子に
入出力制御信号ＩＯＣを受けるアンドゲートＡＧ４を介
して画像データ出力バスＶＤＯＢに出力される。

【００２３】デュアルポート画像メモリＤＰＶＲＡＭの
入出力ポートＩＯＰ１は、入出力制御信号ＩＯＣがハイ
レベルとされるフレーム期間において選択的に入力動作
を行い、アンドゲートＡＧ１を介して供給される圧縮処
理後のデジタル画像信号を順次取り込み、書き込む。ま
た、入出力制御信号ＩＯＣの反転信号がハイレベルつま
りは入出力制御信号ＩＯＣがロウレベルとされるフレー
ム期間において選択的に出力動作を行い、その保持する
デジタル画像信号を順次読み出して、対応するアンドゲ
ートＡＧ３を介して画像データ出力バスＶＤＯＢに出力
する。一方、デュアルポート画像メモリＤＰＶＲＡＭの
入出力ポートＩＯＰ２は、入出力制御信号ＩＯＣの反転
信号がハイレベルつまり入出力制御信号ＩＯＣがロウレ
ベルとされるフレーム期間において選択的に入力動作を
行い、アンドゲートＡＧ２を介して供給される圧縮処理
後のデジタル画像信号を順次取り込み、書き込む。ま
た、入出力制御信号ＩＯＣがハイレベルとされるフレー
ム期間において選択的に出力動作を行い、その保持する
デジタル画像信号を順次読み出して、対応するアンドゲ
ートＡＧ４を介して画像データ出力バスＶＤＯＢに出力
する。

【００２４】つまり、この実施例の画像データ圧縮部Ｖ
ＤＣＰでは、前記図２及び図３の実施例の画像メモリＶ
ＲＡＭ１及びＶＲＡＭ２としての機能を１個のデュアル
ポート画像メモリＤＰＶＲＡＭが等価的に果たす訳であ
って、前記図２及び図３の実施例と同様な効果を得つ
つ、画像データ圧縮部ＶＤＣＰつまりは画像データ処理
装置ＶＤＰとしてのさらなる低コスト化を図ることがで
きるものとなる。

【００２５】以上の実施例から得られる作用効果は、下
記の通りである。すなわち、 （１）テレビ電話システム等を構成しかつ画像データに
圧縮処理又は復元処理をフレーム単位で施す画像データ
圧縮部及び画像データ復元部を備える画像データ処理装
置に、その一方があるフレームに関する画像データ演算
処理部の出力を入力するときその他方が直前のフレーム
に関する画像データを出力すべく交互に入力動作及び出
力動作を繰り返す一対の画像メモリを設けることで、そ
のコスト上昇を抑えつつ、画像データ圧縮部及び画像デ
ータ復元部としての見かけ上の処理遅延時間をなくすこ
とができるという効果が得られる。 （２）上記（１）項により、圧縮処理又はフィルタ処理
を見かけ上リアルタイムで実行しうる画像データ処理装
置を実現できるという効果が得られる。 （３）上記（１）項及び（２）項により、画像データ処
理装置としての実質的な処理能力を高め、画像データ処
理装置を備えるテレビ電話システム等のシステム遅延を
回避することができるという効果が得られる。 （４）上記（１）項ないし（３）項において、一対の画
像メモリを１個のデュアルポート画像メモリにより等価
的に実現することで、（１）項ないし（３）項の効果を
得つつ、画像データ処理装置つまりはテレビ電話システ
ム等のさらなる低コスト化を図ることができるという効
果が得られる。

【００２６】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、この発明は、上記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。例え
ば、図１において、画像データ処理装置ＶＤＰの画像デ
ータ圧縮部ＶＤＣＰ及び画像データ復元部ＶＤＲＳを含
む各部は、ストアドプログラム方式を採る１個のデジタ
ル信号処理装置によって等価的に実現することができ
る。また、画像データ処理装置ＶＤＰは、例えば伝送特
性を高めるための利得制御回路や変復調装置を含むこと
ができるし、その具体的なブロック構成は、種々の実施
形態を採りうる。

【００２７】図２及び図４において、アンドゲートＡＧ
１〜ＡＧ４は、画像メモリＶＲＡＭ１及びＶＲＡＭ２あ
るいは入出力ポートＩＯＰ１及びＩＯＰ２にその一部と
して含ませることができるし、画像データ圧縮部ＶＤＣ
Ｐは、その基本的論理条件が満たされることを条件に、
種々の論理構成を採りうる。図３において、データ圧縮
部ＤＣＭＰによる圧縮処理の遅延時間や入出力制御信号
ＩＯＣの論理レベルならびに入出力制御信号ＩＯＣと画
像メモリＶＲＡＭ１及びＶＲＡＭ２の入力動作及び出力
動作との組み合わせは、この実施例による制約を受けな
い。

【００２８】以上の説明では、主として本発明者によっ
てなされた発明をその背景となった利用分野であるテレ
ビ電話システムを構成する画像データ処理装置に適用し
た場合について説明したが、それに限定されるものでは
なく、例えば、各種の通信システムを構成する同様な画
像データ処理装置やフィルタ処理を行う画像データ処理
装置ならびにこれを含む通信システム等にも適用でき
る。この発明は、少なくともその演算処理に比較的大き
な遅延時間をともなう画像データ演算処理部を含む画像
データ処理装置ならびにこれを含むシステムに広く適用
できる。

【００２９】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、テレビ電話システム等を構
成しかつ一連の画像データに圧縮処理又はフィルタ処理
をフレーム単位で施す画像データ演算処理部を備える画
像データ処理装置に、その一方があるフレームに関する
画像データ演算処理部の出力を入力するときその他方が
直前のフレームに関する画像データを出力すべく交互に
入力動作及び出力動作を繰り返す一対の画像メモリを設
けることで、そのコスト上昇を抑えつつ、画像データ演
算処理部の見かけ上の遅延時間をなくし、画像データの
圧縮処理又はフィルタ処理を見かけ上リアルタイムで実
行しうる画像データ処理装置を実現することができる。
この結果、画像データ処理装置の実質的な処理能力を高
め、画像データ処理装置を備えるテレビ電話システム等
のシステム遅延を回避することができる。

【図面の簡単な説明】

【図１】この発明が適用された画像データ処理装置の一
実施例を示すブロック構成図である。

【図２】図１の画像データ処理装置に含まれる画像デー
タ圧縮部の第１の実施例を示すブロック構成図である。

【図３】図２の画像データ圧縮部の一実施例を示す動作
タイミング図である。

【図４】図１の画像データ処理装置に含まれる画像デー
タ圧縮部の第２の実施例を示すブロック構成図である。

【符号の説明】

ＶＣ・・・ビデオカメラ、ＴＶ・・・モニタテレビ、Ｖ
ＤＰ・・・画像データ処理装置、ＡＤＣ・・・アナログ
ディジタル変換回路、ＤＡＣ・・・ディジタルアナログ
変換回路、ＶＣＴＬ・・・画像制御部、ＶＤＣＰ・・・
画像データ圧縮部、ＶＤＲＳ・・・画像データ復元部、
ＬＤ・・・ラインドライバ、ＬＲ・・・ラインレシー
バ、ＮＷ・・・ネットワーク。ＶＤＩＢ・・・画像デー
タ入力バス、ＤＣＭＰ・・・データ圧縮部、ＣＭＰＣ・
・・圧縮制御部、ＩＯＣ・・・入出力制御信号、Ｖ１・
・・インバータ、ＶＲＡＭ１〜ＶＲＡＭ２・・・画像メ
モリ、ＡＧ１〜ＡＧ４・・・アンド（ＡＮＤ）ゲート、
ＶＤＯＢ・・・画像データ出力バス。ＦＲＭｎ−２〜Ｆ
ＲＭｎ＋１・・・画像のフレーム。ＤＰＶＲＡＭ・・・
デュアルポート画像メモリ、ＩＯＰ１〜ＩＯＰ２・・・
デュアルポート画像メモリの入出力ポート。

Claims (4)

【特許請求の範囲】
1. 【請求項１】 一連の画像データに所定の演算処理を施
   す画像データ演算処理部と、その一方が上記画像データ
   演算処理部の出力を入力するときその他方が保持する画
   像データを出力すべく交互に入力動作及び出力動作を繰
   り返す一対の画像メモリとを具備することを特徴とする
   画像データ処理装置。
2. 【請求項２】 上記画像データ演算処理部による演算処
   理は、画像のフレームを単位として行われるものであっ
   て、上記画像メモリは、その一方があるフレームの画像
   データを入力するとき、その他方が直前のフレームの画
   像データを出力するものであることを特徴とする請求項
   １の画像データ処理装置。
3. 【請求項３】 上記画像データ演算処理部は、画像デー
   タの圧縮処理を行う画像データ圧縮部と、その復元処理
   を行う画像データ復元部とを含むものであることを特徴
   とする請求項１又は請求項２の画像データ処理装置。
4. 【請求項４】 上記一対の画像メモリは、一対の入出力
   ポートを有する１個のデュアルポートＲＡＭによって等
   価的に実現されるものであることを特徴とする請求項
   １，請求項２又は請求項３の画像データ処理装置。