JPH08139095A - Formation of solder bump - Google Patents
Formation of solder bumpInfo
- Publication number
- JPH08139095A JPH08139095A JP6295691A JP29569194A JPH08139095A JP H08139095 A JPH08139095 A JP H08139095A JP 6295691 A JP6295691 A JP 6295691A JP 29569194 A JP29569194 A JP 29569194A JP H08139095 A JPH08139095 A JP H08139095A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- solder
- clad material
- solder bump
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Punching Or Piercing (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、半田バンプの形成方法
に関し、半導体ＩＣ上の電極部に高価な多層金属バリア
メタル層を形成する必要がなく、Costの低減及びプロセ
スの簡易化をはかる半田バンプの形成方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a solder bump, which does not require formation of an expensive multi-layer metal barrier metal layer on an electrode portion on a semiconductor IC, which reduces cost and simplifies the process. The present invention relates to a bump forming method.
【０００２】[0002]
【従来の技術】近年、半導体ＩＣ(以下“ＩＣ”と略記
する)の製造技術において、その微細化並びにこれに伴
なう高集積化、高機能化、多端子化の傾向にある。そし
て、このような傾向から、ＩＣの接続端子と回路基板の
接続端子との間の接続においても、微小化並びに多端子
化が要求されている。2. Description of the Related Art In recent years, in the manufacturing technology of semiconductor ICs (hereinafter abbreviated as "IC"), there is a tendency toward miniaturization and accompanying higher integration, higher functionality and more terminals. Due to this tendency, miniaturization and multi-terminal connection are required even in the connection between the IC connection terminal and the circuit board connection terminal.
【０００３】ところで、ＩＣと回路基板との接続方法に
は、従来よりワイヤ−ボンド方式、ＴＡＢ方式、フリッ
プチップ方式などが知られているが、多端子を有するＩ
Ｃの高密度実装方式としては、フリップチップ方式が適
している。その理由は、フリップチップ方式では、ＩＣ
表面上の前面に接続端子を設けることができ、ＩＣの表
面上の周辺部に接続端子を設けるワイヤ−ボンド方式や
ＴＡＢ方式に比べ多端子化が容易であるからであり、ま
た、フリップチップ方式では、接続に必要な配線長が短
いため電気的特性も優れているからである。By the way, the wire-bonding method, the TAB method, the flip-chip method, etc. have been conventionally known as a method for connecting an IC and a circuit board.
As a high-density mounting method for C, a flip chip method is suitable. The reason is that in the flip chip method, IC
This is because connection terminals can be provided on the front surface on the front surface, and it is easier to make multiple terminals as compared with the wire bond method or the TAB method in which the connection terminals are provided on the peripheral portion on the surface of the IC, and also the flip chip method. Then, because the wiring length required for connection is short, the electrical characteristics are excellent.
【０００４】これらの理由により10数年前から実装方式
の一手段として、特に大型コンピュ−タ−の実装方式と
して、フリップチップ方式が検討あるいは実用化されて
おり、最近では液晶表示電子部品への実装方式としても
検討されている。For these reasons, the flip chip method has been studied or put into practical use as a means of mounting method for 10 years ago, particularly as a mounting method for large-sized computers, and recently, it has been applied to liquid crystal display electronic parts. It is also being considered as a mounting method.
【０００５】従来フリップチップ方式に用いられる半田
バンプとしては、接合部に対する信頼性の問題上、ＩＣ
の表面上にパタ−ン形成されたAl、Au等から成る第一の
金属配線層により形成される電極部上に、 ・Cr、Ti、TiW等から成る第二の金属層と、 ・上記第二の金属層上にCu、Ni等から成る第三の金属層
と、 ・上記第三の金属層上にAu層と、を順次、蒸着、スパッ
タ、メッキ方法等により積層させた多層の金属層(以下
“バリアメタル層”という)を形成する必要がある。As a solder bump used in the conventional flip chip method, due to the problem of reliability of the joint, the IC
A second metal layer made of Cr, Ti, TiW or the like on the electrode portion formed by the first metal wiring layer made of Al, Au or the like formed on the surface of A third metal layer made of Cu, Ni or the like on the second metal layer, and an Au layer on the third metal layer, which are sequentially laminated by vapor deposition, sputtering, plating or the like. (Hereinafter referred to as “barrier metal layer”) needs to be formed.
【０００６】ここで上記第二の金属層は、主として上記
第一の金属配線層との密着性向上及び耐半田バリアメタ
ル層としての役割をはたし、上記第三の金属層は、主と
して耐半田バリアメタル層としての役割をはたし、上記
第三の金属層上のＡｕ層は、第三の金属層の酸化防止の
役割をはたしている。Here, the second metal layer mainly serves to improve the adhesion to the first metal wiring layer and to serve as a solder barrier metal layer, and the third metal layer mainly serves to resist the solder. It serves as a solder barrier metal layer, and the Au layer on the third metal layer plays a role of preventing oxidation of the third metal layer.
【０００７】ところで、従来、フリップチップ方式に用
いられる半田バンプの形成方法としては、上記多層構造
(バリアメタル層)を形成した電極部上に、メッキ法、半
田ボ−ル置換法、蒸着法、マイクロプレス法等により半
田材(Pb／Sn材等)を供給し、加熱溶融処理を施すことに
より半田バンプを形成していた。By the way, as a conventional method of forming solder bumps used in the flip chip method, the above-mentioned multilayer structure is used.
A solder material (Pb / Sn material, etc.) is supplied to the electrode part where the (barrier metal layer) is formed by a plating method, a solder ball replacement method, a vapor deposition method, a micropress method, etc., and heating and melting treatment is performed. To form solder bumps.
【０００８】[0008]
【発明が解決しようとする課題】従来の半田バンプ形成
方法では、前記したように、いずれも半田バンプ形成前
のウエハ−メタライズプロセス工程において非常に高価
な多層な金属層(バリアメタル層)を形成する必要があ
り、このためＩＣのウエハ−状態での単価の上昇及びプ
ロセスの複雑化による歩留まりの低下等を招くという問
題があった。In the conventional solder bump forming method, as described above, a very expensive multilayer metal layer (barrier metal layer) is formed in the wafer metallizing process step before forming the solder bumps. Therefore, there is a problem that the unit price of the IC in the wafer state is increased and the yield is decreased due to the complicated process.
【０００９】本発明は、上記問題点に鑑み成されたもの
であって、その目的とするところは、上記問題点を解消
するものであって、特に高価な多層な金属層(バリアメ
タル層)の形成を必要とせず、しかも、プロセスの複雑
化を避けることを技術的課題とする半田バンプの形成方
法を提供することにある。The present invention has been made in view of the above problems, and an object thereof is to solve the above problems, and a particularly expensive multi-layer metal layer (barrier metal layer). It is an object of the present invention to provide a method for forming solder bumps, which does not require the formation of a solder bump and has a technical problem of avoiding complication of the process.
【００１０】[0010]
【課題を解決するための手段】本発明は、上記目的を達
成する手段として、予め三層クラッド材（半田／Cu又は
Ni／Au等による三層クラッド材）を作製し、 ・該三層クラッド材を半導体ＩＣ上の電極部に直接打ち
抜き圧着し、加熱溶融工程により半田バンプを形成す
る、又は、 ・該三層クラッド材を半導体ＩＣ上の電極部に直接打ち
抜き圧着し、その後超音波印加熱圧着ボンディング法に
より(例えば超音波印加用金属製シ−ルを用いて)三層ク
ラッド材と電極部間の接着強度を予め向上させた上で、
加熱溶融工程により半田バンプを形成する、というプロ
セス工程を用いることを特徴としている。The present invention provides, as means for achieving the above object, a three-layer clad material (solder / Cu or
Ni / Au or the like to produce a three-layer clad material, and-the three-layer clad material is directly punched and pressure-bonded to an electrode portion on a semiconductor IC to form a solder bump by a heating and melting step, or-the three-layer clad The material is directly punched and pressure-bonded to the electrode part on the semiconductor IC, and then the bonding strength between the three-layer clad material and the electrode part is measured by an ultrasonic wave thermocompression bonding method (for example, using a metal seal for ultrasonic wave application). After improving in advance,
It is characterized by using a process step of forming solder bumps by a heating and melting step.
【００１１】以下、本発明を詳細に説明すると、本発明
による半田バンプの形成方法は、半田／Ｃｕ／Ａｕ又は
半田／Ｎｉ／Ａｕ等による三層クラッド構成のリボン材
を、微細ポンチと微細ダイスを用いた微細せん断加工法
であるマイクロプレス法により、直接ＩＣ上の第一の金
属層により形成された電極部上に打ち抜き圧着し、次
に、不活性ガス雰囲気中又はFlux使用によりクラッド材
中の半田を加熱溶融させて半田バンプを形成する方法で
ある。The present invention will be described in detail below. In the method for forming a solder bump according to the present invention, a ribbon material having a three-layer clad structure of solder / Cu / Au or solder / Ni / Au is used as a fine punch and a fine die. By micro-press method, which is a micro-shearing method using, directly punching and press-bonding on the electrode part formed by the first metal layer on the IC, and then in the clad material in the inert gas atmosphere or by using Flux. Is a method of heating and melting the solder to form solder bumps.
【００１２】また、本発明による半田バンプの形成方法
は、前記したように三層クラッド構成のリボン材を直接
電極部上に打ち抜き圧着した後、この打ち抜き片上に超
音波振動を印加してある金属製シ−ルを熱圧着させ、こ
れにより、打ち抜き片とＩＣ上の第一の金属配層により
形成された電極部とを接合させ、次に、不活性ガス雰囲
気中又はFlux使用によりクラッド材中の半田を加熱溶融
させて半田バンプを形成する方法である。Further, in the method for forming solder bumps according to the present invention, as described above, the ribbon material having the three-layer clad structure is directly punched and pressed onto the electrode portion, and then ultrasonic vibration is applied to the punched piece. The seal made by thermocompression bonding is used to bond the punched piece and the electrode portion formed by the first metal layer on the IC, and then in an inert gas atmosphere or in a clad material by using Flux. Is a method of heating and melting the solder to form solder bumps.
【００１３】[0013]
【作用】本発明の上記した半田バンプ形成方法を用いる
ことにより、従来のウエハ−プロセス上でのバリアメタ
ル層の形成の必要性がなくなるので、最終的な製品形態
(フリップチップ)上での単価を低減させることができ、
しかもプロセスの簡易化がはかれる作用が生じる。ま
た、半田の加熱溶融工程に先立って、超音波印加熱圧着
ボンディング法により（例えば超音波印加用金属製シ−
ルを用いて）三層クラッド材を電極部に予め接合させる
ことにより、この三層クラッド材と電極部との接着強度
を予め充分に確保することができる作用が生じる。By using the above-described solder bump forming method of the present invention, there is no need to form a barrier metal layer in the conventional wafer process.
It is possible to reduce the unit price on (flip chip),
Moreover, there is an effect that the process is simplified. In addition, prior to the solder heating and melting step, an ultrasonic wave application thermocompression bonding method (for example, an ultrasonic wave application metal sheet) is used.
By joining the three-layer clad material to the electrode portion in advance, a sufficient effect can be secured in advance of the adhesive strength between the three-layer clad material and the electrode portion.
【００１４】[0014]
【実施例】次に、本発明について図面を参照して説明す
る。図１は、本発明の一実施例を説明する図であって、
マイクロプレス法による三層クラッド材の打ち抜き圧着
工程を示す図である。Next, the present invention will be described with reference to the drawings. FIG. 1 is a diagram for explaining an embodiment of the present invention,
It is a figure which shows the punching pressure bonding process of the three-layer clad material by the micro press method.
【００１５】本実施例では、図１に示すように、打ち抜
き圧着工程にあっては、ポンチ４とダイス３との間に三
層クラッド材５を設置し［図１(Ａ)参照］、その後、該
ポンチ４に圧電素子の変位を利用することにより、ポン
チ４−ダイス３間に設置した三層クラッド材５を打ち抜
き、三層クラッド材打ち抜き片７を得る［図１(Ｂ)参
照］。続いて、同一工程内で半導体IC１内の所定のパタ
−ン上に形成された第一の金属配線層により構成される
電極部２に加熱圧着させる［図１(Ｃ)参照］。なお、図
１中の６はパッシベ−ション膜である。In this embodiment, as shown in FIG. 1, in the punching and crimping process, a three-layer clad material 5 is installed between the punch 4 and the die 3 [see FIG. 1 (A)], and thereafter. By utilizing the displacement of the piezoelectric element in the punch 4, the three-layer clad material 5 placed between the punch 4-dies 3 is punched out to obtain a three-layer clad material punched piece 7 [see FIG. 1 (B)]. Then, in the same process, the electrode portion 2 constituted by the first metal wiring layer formed on a predetermined pattern in the semiconductor IC 1 is thermocompression bonded [see FIG. 1 (C)]. In addition, 6 in FIG. 1 is a passivation film.
【００１６】この際、打ち抜き及び圧着性を向上させる
ために、材料である三層クラッド材５を予め加熱してお
き、また、半導体IC１上に予めFluxを薄くコ−ティング
しておき、このFluxの粘性により圧着力を向上させるこ
ともできる。At this time, in order to improve punching and pressure-bonding properties, the three-layer clad material 5, which is a material, is heated in advance, and Flux is thinly coated on the semiconductor IC 1 in advance. It is also possible to improve the crimping force by viscousity.
【００１７】次に、図１の三層クラッド材５を半導体IC
１上の電極部２に打ち抜き圧着した後の工程を図２に基
づいて説明する。なお、図２は、打ち抜き圧着後の工程
Ａ〜Ｃからなる工程順断面図である。Next, the three-layer clad material 5 shown in FIG.
A process after punching and press-bonding the electrode portion 2 on the upper portion 1 will be described with reference to FIG. 2A to 2C are cross-sectional views in order of the processes including processes A to C after punching and pressure bonding.
【００１８】図２の工程Ａは、打ち抜き圧着後の半導体
IC１の電極部２上に配置されている三層クラッド材打ち
抜き片７に関する詳細図である。半導体IC１の電極部２
上に配置された三層クラッド材打ち抜き片７は、図２工
程Ａに示すように、半田７ａ／Ｃｕ又はＮｉ７ｂ／Ａｕ
７ｃよりなる三層クラッド材からなり、その三層構成中
のＡｕ層７ｃが電極部２と接触するような向きで打ち抜
き圧着される必要がある。これは、Ａｕ層７ｃ上のＣｕ
層又はＮｉ層７ｂが、通常ウエハ−プロセス工程にて成
膜されるバリアメタル層の役割をさせるためである。The step A in FIG. 2 is the semiconductor after punching and pressure bonding.
FIG. 6 is a detailed view of a three-layer clad material punching piece 7 arranged on the electrode portion 2 of the IC 1. Electrode part 2 of semiconductor IC1
The three-layer clad material punched out piece 7 arranged on the upper side is solder 7a / Cu or Ni 7b / Au as shown in FIG.
It is necessary to perform punching and pressure bonding in such a direction that the Au layer 7c in the three-layer structure is made of a three-layer clad material 7c and comes into contact with the electrode portion 2. This is Cu on the Au layer 7c.
This is because the layer or the Ni layer 7b serves as a barrier metal layer that is usually formed in the wafer process step.
【００１９】次に、図２の工程Ｂにおいて、半導体IC１
の電極部２上に圧着されている三層クラッド材打ち抜き
片７に対して、超音波を印加してある金属性シ−ル（US
シ−ル）８を用い、超音波印加熱圧着ボンディング法に
より、三層クラッド材打ち抜き片７中のＣｕ又はＮｉ層
７ｂと半導体IC１上の電極部２間に金属間化合物７ｄを
形成させ、三層クラッド材打ち抜き片７と電極部２との
間の接着強度を向上させる。Next, in step B of FIG. 2, the semiconductor IC 1
The metallic seal (US) to which ultrasonic waves are applied is applied to the punched piece 7 of the three-layer clad material that is pressure-bonded onto the electrode part 2 of
By using an ultrasonic wave thermocompression bonding method, an intermetallic compound 7d is formed between the Cu or Ni layer 7b in the punched piece 7 of the three-layer clad material and the electrode portion 2 on the semiconductor IC 1. The adhesive strength between the layer clad material punched piece 7 and the electrode portion 2 is improved.
【００２０】その後、図２の工程Ｃにおいて、不活性ガ
ス雰囲気中あるいはFluxを塗布した状態で電極部２上の
三層クラッド材打ち抜き片７を加熱溶融させ、三層クラ
ッド材打ち抜き片７中の半田層７ａが溶融することによ
り半球上の半田バンプ９を形成する。Then, in step C of FIG. 2, the three-layer clad material punched piece 7 on the electrode portion 2 is heated and melted in an inert gas atmosphere or in a state where Flux is applied, and the three-layer clad material punched piece 7 is The solder bumps 9 on the hemisphere are formed by melting the solder layer 7a.
【００２１】ここで図２工程Ａから図２工程Ｃへ直接移
行すると（この方法も本発明の１実施態様であるが）、
三層クラッド材打ち抜き片７と半導体IC１上の電極部２
間の接着力が不十分な状態で加熱溶融させることになる
ので、でき上がった半田バンプ９の電極部２に対するシ
ェア強度が不足するという問題が生じる。このことは、
つまり、加熱溶融工程のみでは、三層クラッド材打ち抜
き片７中の中間層であるＣｕ又はＮｉ層７ｂと電極部２
との間の金属間化合物７ｄの形成が不十分であることに
起因し、加熱溶融工程前に、超音波印加熱圧着ボンディ
ングにより、三層クラッド材打ち抜き片７と電極部２間
の接着強度を増加させた状態で加熱溶融工程に進む必要
がある。2A to 2C directly (this method is also one embodiment of the present invention),
Three-layer clad material punched piece 7 and electrode part 2 on semiconductor IC 1
Since heating and melting are performed in a state where the adhesive force between them is insufficient, there arises a problem that the shear strength of the finished solder bump 9 with respect to the electrode portion 2 is insufficient. This is
That is, in the heating and melting step only, the Cu or Ni layer 7b which is the intermediate layer in the punched piece 7 of the three-layer clad material and the electrode portion 2 are formed.
Due to insufficient formation of the intermetallic compound 7d between the three-layer clad material and the electrode part 2 by ultrasonic pressure thermocompression bonding before the heating and melting step. It is necessary to proceed to the heating and melting step in the increased state.
【００２２】本実施例によれば、上記したように、予め
ウエハ−状態でバリアメタル層を形成させる必要がな
く、半田バンプ９と半導体IC１上の電極部２間にあたか
もバリアメタル層が存在しているような信頼性の高い半
田バンプ９を形成させることが可能となる。According to this embodiment, as described above, it is not necessary to previously form a barrier metal layer in a wafer state, and the barrier metal layer exists as if it exists between the solder bump 9 and the electrode portion 2 on the semiconductor IC 1. It is possible to form the solder bump 9 having high reliability as described above.
【００２３】[0023]
【発明の効果】以上詳記したように、本発明による半田
バンプの形成方法では、三層クラッド材を電極部上に打
ち抜き圧着し、その後加熱溶融工程により半田バンプを
形成するというプロセス工程、又は、加熱溶融工程に先
立って超音波印加熱圧着ボンディング法により三層クラ
ッド材と電極部間の接着強度を予め向上させた上で、加
熱溶融工程により半田バンプを形成するというプロセス
工程を用いているので、従来法のように、ウエハ−状態
で予め耐半田バリア特性を有し、かつ半導体ＩＣ上電極
部との接着強度を確保するという特性を有するバリアメ
タル層を形成する必要がない。As described above in detail, in the method for forming solder bumps according to the present invention, a process step of forming a solder bump by punching and press-bonding a three-layer clad material on an electrode portion, and then by a heating and melting step, or , A process step of forming solder bumps by the heating and melting step after previously improving the adhesive strength between the three-layer clad material and the electrode portion by the ultrasonic pressure thermocompression bonding method prior to the heating and melting step is used. Therefore, unlike the conventional method, it is not necessary to previously form a barrier metal layer having a solder-resistant barrier property in a wafer state and a property of securing an adhesive strength with the upper electrode portion of the semiconductor IC.
【００２４】従って、本発明の方法によれば、ウエハ−
状態で非常に高価な多層な金属層（バリアメタル層）を
形成する必要性がなくなり、Costの低減及びプロセスの
複雑化を避けられるという効果を有する。特に本発明の
方法によれば、従来法のように半導体ＩＣの電極部上に
ウエハ−プロセスでバリアメタル層を形成する必要がな
いので、プロセスの簡易化が図れるという顕著な効果が
生じる。Therefore, according to the method of the present invention, the wafer
There is no need to form a very expensive multi-layered metal layer (barrier metal layer) in the state, and it is possible to reduce Cost and avoid complication of the process. Particularly, according to the method of the present invention, it is not necessary to form the barrier metal layer on the electrode portion of the semiconductor IC by a wafer process as in the conventional method, and therefore, a remarkable effect that the process is simplified can be achieved.
【図１】本発明の一実施例を説明する図であって、マイ
クロプレス法による三層クラッド材の打ち抜き及び圧着
工程を示す図。FIG. 1 is a diagram for explaining an embodiment of the present invention, which is a diagram showing punching and pressure bonding steps of a three-layer clad material by a micropress method.
【図２】図１の三層クラッド材を半導体ＩＣ上の電極部
に打ち抜き圧着した後の工程Ａ〜Ｃからなる工程順断面
図。2A to 2C are cross-sectional views in order of steps A to C after punching and crimping the three-layer clad material of FIG. 1 on an electrode portion on a semiconductor IC.
【符号の説明】 １ 半導体ＩＣ ２ 電極部 ３ ダイス ４ ポンチ ５ 三層クラッド材 ６ パッシベ−ション膜 ７ 三層クラッド材打ち抜き片 ７ａ 半田 ７ｂ Ｃｕ又はＮｉ ７ｃ Ａｕ ７ｄ 金属間化合物 ８ ＵＳシ−ル ９ 半田バンプ[Explanation of Codes] 1 semiconductor IC 2 electrode part 3 die 4 punch 5 three-layer clad material 6 passivation film 7 three-layer clad material punched piece 7a solder 7b Cu or Ni 7c Au 7d intermetallic compound 8 US seal 9 Solder bump
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/34 ５０５ Ａ 8718−4Ｅ ─────────────────────────────────────────────────── ─── Continuation of the front page (51) Int.Cl. 6 Identification code Office reference number FI technical display location H05K 3/34 505 A 8718-4E
Claims (4)
用いて直接半導体ＩＣ上の電極部に打ち抜き圧着し、加
熱溶融することを特徴とする半田バンプの形成方法。1. A method for forming a solder bump, which comprises punching and press-bonding a three-layer clad material directly to an electrode portion on a semiconductor IC by using a fine press working technique and heating and melting the same.
用いて直接半導体ＩＣ上の電極部に打ち抜き圧着し、次
に、超音波印加熱圧着ボンディング法により前記三層ク
ラッド材と電極部とを接合させ、その後加熱溶融するこ
とを特徴とする半田バンプの形成方法。2. The three-layer clad material is directly punched and bonded to an electrode portion on a semiconductor IC by using a fine press working technique, and then the three-layer clad material and the electrode portion are bonded together by an ultrasonic wave application thermocompression bonding method. A method for forming a solder bump, which comprises bonding and then heating and melting.
して、超音波印加用金属製シ−ルを用いることを特徴と
する請求項２に記載の半田バンプの形成方法。3. The method of forming a solder bump according to claim 2, wherein an ultrasonic wave applying metal seal is used as the ultrasonic wave applying thermocompression bonding method.
ｕ、あるいは、半田／Ｎｉ／Ａｕ等の材料から構成され
ていることを特徴とする請求項１又は２に記載の半田バ
ンプの形成方法。4. The three-layer clad material is solder / Cu / A
3. The method for forming a solder bump according to claim 1, wherein the solder bump is made of a material such as u or solder / Ni / Au.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6295691A JPH08139095A (en) | 1994-11-04 | 1994-11-04 | Formation of solder bump |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6295691A JPH08139095A (en) | 1994-11-04 | 1994-11-04 | Formation of solder bump |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08139095A true JPH08139095A (en) | 1996-05-31 |
Family
ID=17823933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6295691A Pending JPH08139095A (en) | 1994-11-04 | 1994-11-04 | Formation of solder bump |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08139095A (en) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0567618A (en) * | 1991-09-05 | 1993-03-19 | Matsushita Electric Ind Co Ltd | Bump formation |
| JPH05129303A (en) * | 1991-10-31 | 1993-05-25 | Nec Corp | Solder-bump structure and formation method |
| JPH05329681A (en) * | 1991-12-10 | 1993-12-14 | Nec Corp | Multilayered brazing filler metal and its production and connecting method |
| JPH06246479A (en) * | 1993-02-25 | 1994-09-06 | Nec Corp | Joined metallic sheet |
-
1994
- 1994-11-04 JP JP6295691A patent/JPH08139095A/en active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0567618A (en) * | 1991-09-05 | 1993-03-19 | Matsushita Electric Ind Co Ltd | Bump formation |
| JPH05129303A (en) * | 1991-10-31 | 1993-05-25 | Nec Corp | Solder-bump structure and formation method |
| JPH05329681A (en) * | 1991-12-10 | 1993-12-14 | Nec Corp | Multilayered brazing filler metal and its production and connecting method |
| JPH06246479A (en) * | 1993-02-25 | 1994-09-06 | Nec Corp | Joined metallic sheet |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6646355B2 (en) | Structure comprising beam leads bonded with electrically conductive adhesive | |
| EP0097833B1 (en) | Substrate for integrated circuit packages | |
| US6656772B2 (en) | Method for bonding inner leads to bond pads without bumps and structures formed | |
| JP3262497B2 (en) | Chip mounted circuit card structure | |
| JP4863746B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR20100128275A (en) | Thermal mechanical flip chip die bonding | |
| JPH02123685A (en) | Method of bonding wire containing gold with solder | |
| JP2915888B1 (en) | Wiring board and manufacturing method thereof | |
| US6080494A (en) | Method to manufacture ball grid arrays with excellent solder ball adhesion for semiconductor packaging and the array | |
| JP2979086B2 (en) | Metal laminate and thermo-compression electronic power chip structure using it | |
| JP2910397B2 (en) | Solder connection method | |
| US6024274A (en) | Method for tape automated bonding to composite bumps | |
| JP2001237267A (en) | Semiconductor device | |
| US6107118A (en) | Chip-contacting method requiring no contact bumps, and electronic circuit produced in this way | |
| JPH08139095A (en) | Formation of solder bump | |
| JPH08316641A (en) | Multilayer wiring board manufactured by collective connection method | |
| JP3284034B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP3122170B2 (en) | Electronic circuit device and method of manufacturing the same | |
| JPH0671034B2 (en) | Method and jig for forming metal projection | |
| US6407457B1 (en) | Contact-bumpless chip contacting method and an electronic circuit produced by said method | |
| JPH05136216A (en) | Semiconductor mounting device | |
| JP2002368038A (en) | Flip-chip mounting method | |
| JPH0837206A (en) | Method of manufacturing semiconductor device | |
| JPH0748497B2 (en) | Method of forming metal protrusions | |
| EP0993034A2 (en) | Method for bonding bumped electronic components to a substrate |