JPH08136762A - 光半導体装置の作製方法 - Google Patents
光半導体装置の作製方法Info
- Publication number
- JPH08136762A JPH08136762A JP27373394A JP27373394A JPH08136762A JP H08136762 A JPH08136762 A JP H08136762A JP 27373394 A JP27373394 A JP 27373394A JP 27373394 A JP27373394 A JP 27373394A JP H08136762 A JPH08136762 A JP H08136762A
- Authority
- JP
- Japan
- Prior art keywords
- groove
- wafer
- optical
- mark
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Optical Couplings Of Light Guides (AREA)
Abstract
(57)【要約】
【目的】 光半導体装置の光ファイバとの接続を高精度
かつ容易にする。 【構成】 同一のマークを基準にして、光ファイバを載
置するＶ溝と光デバイスとを作製する。
かつ容易にする。 【構成】 同一のマークを基準にして、光ファイバを載
置するＶ溝と光デバイスとを作製する。
Description
【０００１】
【産業上の利用分野】本発明は、光通信技術における光
ファイバと接続された光半導体装置の作製方法に関す
る。
ファイバと接続された光半導体装置の作製方法に関す
る。
【０００２】
【従来の技術】従来の光ファイバと光半導体装置との接
続方法は、あらかじめＶ溝を形成したＳｉウエハ上に別
の工程で作製した光半導体素子を位置合わせして張り付
ける方法が開示されている。位置合わせする手段として
は、図２に示す特開昭６０−１８２４０４号に開示され
た方法がある。この方法はシリコンの支持体３にＶ溝２
を作り、この溝の終端にオプトエレクトロニク・デバイ
スとして発光ダイオード１等を取り付け、光ファイバの
端面をデバイス１に対向して挿入し、エラストマ等の合
成樹脂層、保持片を介してばね力により固定する方法
で、溝２の一部に、溝２の長軸に垂直に移動可能な補助
部品７を使用し、光ファイバの終端面の位置をデバイス
１の能動面に対して調整している。この場合は装置の部
品点数が多くなり、位置合わせに調整が必要であるため
高価になる欠点があった。
続方法は、あらかじめＶ溝を形成したＳｉウエハ上に別
の工程で作製した光半導体素子を位置合わせして張り付
ける方法が開示されている。位置合わせする手段として
は、図２に示す特開昭６０−１８２４０４号に開示され
た方法がある。この方法はシリコンの支持体３にＶ溝２
を作り、この溝の終端にオプトエレクトロニク・デバイ
スとして発光ダイオード１等を取り付け、光ファイバの
端面をデバイス１に対向して挿入し、エラストマ等の合
成樹脂層、保持片を介してばね力により固定する方法
で、溝２の一部に、溝２の長軸に垂直に移動可能な補助
部品７を使用し、光ファイバの終端面の位置をデバイス
１の能動面に対して調整している。この場合は装置の部
品点数が多くなり、位置合わせに調整が必要であるため
高価になる欠点があった。
【０００３】また特開平４−１６１９０８号には図３に
示すように、位置合わせするための凹部や凸部を設ける
方法が開示されている。すなわち、シリコン基板２２に
写真蝕刻法により形成された位置合せ用凸部２２ｂを設
け、光ＩＣ２１および発光素子２３には凸部２２ｂに対
応する位置にそれぞれ凹部２１ｂおよび２３ｂを設け、
光ＩＣ２１、発光素子２３および光ファイバ２４をそれ
ぞれ凹部２１ｂ，２３ｂと凸部２２ｂ、およびＶ字溝２
２ａによって位置合せし、接着剤により基板２２に固着
している。この方法ではＳｉウエハ側の凸部と光素子側
の凹部を嵌め込むには余裕が必要であるが、そのため位
置合わせ精度の向上に限界がある、さらに凹部、凸部の
高精度な加工が必要等の加工上、工程上の欠点があっ
た。
示すように、位置合わせするための凹部や凸部を設ける
方法が開示されている。すなわち、シリコン基板２２に
写真蝕刻法により形成された位置合せ用凸部２２ｂを設
け、光ＩＣ２１および発光素子２３には凸部２２ｂに対
応する位置にそれぞれ凹部２１ｂおよび２３ｂを設け、
光ＩＣ２１、発光素子２３および光ファイバ２４をそれ
ぞれ凹部２１ｂ，２３ｂと凸部２２ｂ、およびＶ字溝２
２ａによって位置合せし、接着剤により基板２２に固着
している。この方法ではＳｉウエハ側の凸部と光素子側
の凹部を嵌め込むには余裕が必要であるが、そのため位
置合わせ精度の向上に限界がある、さらに凹部、凸部の
高精度な加工が必要等の加工上、工程上の欠点があっ
た。
【０００４】また、Ｖ溝を複数形成したＳｉウエハ上に
アレイレーザを配置したＶ溝付きレーザアレイを従来の
張り付け法で作製する場合には、レーザを形成したIII-
V 族半導体基板を研磨で薄くする必要がある。この時、
薄片化したレーザアレイは残留応力のため変形し、当初
の設計値からずれるため位置合わせが困難であるという
欠点があった。
アレイレーザを配置したＶ溝付きレーザアレイを従来の
張り付け法で作製する場合には、レーザを形成したIII-
V 族半導体基板を研磨で薄くする必要がある。この時、
薄片化したレーザアレイは残留応力のため変形し、当初
の設計値からずれるため位置合わせが困難であるという
欠点があった。
【０００５】
【発明が解決しようとする課題】本発明の目的は、上記
問題点すなわち、部品点数の増加、加工精度上の要求、
位置合わせの必要性と困難性など、を解決し、光ファイ
バとの接続が高精度かつ容易にできる光半導体装置の作
製方法を提供することにある。
問題点すなわち、部品点数の増加、加工精度上の要求、
位置合わせの必要性と困難性など、を解決し、光ファイ
バとの接続が高精度かつ容易にできる光半導体装置の作
製方法を提供することにある。
【０００６】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、Ｓｉウエハ上にIII-V 族化合物半導体が
配置された基板を作製する工程と、作製しようとする光
素子とＶ溝の位置合わせのためのマークを作製する工程
と、該マークを基準に光素子を作製する工程と、該マー
クを基準に該ＳｉウエハにＶ溝を作製する工程と、該Ｖ
溝に光ファイバを載置して固定する工程、とを有するこ
とを特徴とする。
め、本発明は、Ｓｉウエハ上にIII-V 族化合物半導体が
配置された基板を作製する工程と、作製しようとする光
素子とＶ溝の位置合わせのためのマークを作製する工程
と、該マークを基準に光素子を作製する工程と、該マー
クを基準に該ＳｉウエハにＶ溝を作製する工程と、該Ｖ
溝に光ファイバを載置して固定する工程、とを有するこ
とを特徴とする。
【０００７】ここで、III-V 族半導体結晶がエピタキシ
ャルにＳｉウエハ上に成長したものであってもよく、II
I-V 族半導体結晶はその＜１１０＞方位がＳｉウエハの
＜１１０＞方位に一致するように張り付けてもよい。
ャルにＳｉウエハ上に成長したものであってもよく、II
I-V 族半導体結晶はその＜１１０＞方位がＳｉウエハの
＜１１０＞方位に一致するように張り付けてもよい。
【０００８】光素子が導波型素子であってもよい。
【０００９】本発明では、Ｓｉウエハ上に成長した、ま
たは結晶方位を合わせて張り合わせたIII-V 族半導体結
晶を用いて該基板上にマークを形成してマークを基準に
光デバイスとＶ溝を作製する。同一のマークを基準とし
て光デバイスとＶ溝を作製する。すなわち、次に光ファ
イバを該Ｖ溝に載置し固定して光半導体装置を作製す
る。ここで基板とはＳｉウエハ上にIII-V 族半導体を配
置したものを示し、マークを作製する場所はＳｉウエハ
上でもIII-V 族半導体上でもよい。
たは結晶方位を合わせて張り合わせたIII-V 族半導体結
晶を用いて該基板上にマークを形成してマークを基準に
光デバイスとＶ溝を作製する。同一のマークを基準とし
て光デバイスとＶ溝を作製する。すなわち、次に光ファ
イバを該Ｖ溝に載置し固定して光半導体装置を作製す
る。ここで基板とはＳｉウエハ上にIII-V 族半導体を配
置したものを示し、マークを作製する場所はＳｉウエハ
上でもIII-V 族半導体上でもよい。
【００１０】
【作用】ＳｉとIII-V 族半導体の結晶方位が一致し、か
つ同一マークを基準として光素子とＶ溝を作製するので
高精度に両者を位置合わせできる。
つ同一マークを基準として光素子とＶ溝を作製するので
高精度に両者を位置合わせできる。
【００１１】
【実施例】以下、図面を参照して本発明の実施例を詳細
に説明する。
に説明する。
【００１２】実施例１ 図１は、光素子がレーザの場合の本発明の実施例を示
す。まずＳｉウエハ上にIII-V 族半導体結晶を成長す
る。成長方法は、例えばマテリアルリサーチソサエティ
シンポジウム１９８巻１９頁（１９９０年）で報告され
た方法などが適当である。すなわちＳｉ（００１）基板
３１を洗浄した後、III-V 族半導体成長装置に導入し、
水素中１０００℃のクリーニングを行った後、公知の２
段階成長法でＧａＡｓ３２をエピタキシャルに２μｍ成
長する。次に５層のＩｎＧａＡｓＰ／ＩｎＰ歪超格子３
３、ＩｎＰ３４を成長し、その上に多重量子井戸の活性
層を持つレーザ構造３５を成長させた（図１（ａ））。
この場合に重要なことは、Ｓｉウエハの＜１１０＞に対
して、その上にエピタキシャル成長したIII-V 族半導体
結晶の＜１１０＞が必ず揃って成長していることであ
る。そのため以下の工程で作製するＶ溝の方向とレーザ
のストライプの方向が自動的に一致する。
す。まずＳｉウエハ上にIII-V 族半導体結晶を成長す
る。成長方法は、例えばマテリアルリサーチソサエティ
シンポジウム１９８巻１９頁（１９９０年）で報告され
た方法などが適当である。すなわちＳｉ（００１）基板
３１を洗浄した後、III-V 族半導体成長装置に導入し、
水素中１０００℃のクリーニングを行った後、公知の２
段階成長法でＧａＡｓ３２をエピタキシャルに２μｍ成
長する。次に５層のＩｎＧａＡｓＰ／ＩｎＰ歪超格子３
３、ＩｎＰ３４を成長し、その上に多重量子井戸の活性
層を持つレーザ構造３５を成長させた（図１（ａ））。
この場合に重要なことは、Ｓｉウエハの＜１１０＞に対
して、その上にエピタキシャル成長したIII-V 族半導体
結晶の＜１１０＞が必ず揃って成長していることであ
る。そのため以下の工程で作製するＶ溝の方向とレーザ
のストライプの方向が自動的に一致する。
【００１３】次に通常のホトリソグラフィーとエッチン
グ技術を用いて図１（ｂ）に示すマーク４０を上記積層
構造上の適当な箇所に作製する。次にマークを基準にリ
ッジ型のレーザ３６とＶ溝３７を作製する。なおマーク
としてはレーザのストライプで代用してもよい。レーザ
のストライプを形成した後、ドライエッチング法やウエ
ットエッチング法等でキャビティを形成するための端面
４１を作製する。
グ技術を用いて図１（ｂ）に示すマーク４０を上記積層
構造上の適当な箇所に作製する。次にマークを基準にリ
ッジ型のレーザ３６とＶ溝３７を作製する。なおマーク
としてはレーザのストライプで代用してもよい。レーザ
のストライプを形成した後、ドライエッチング法やウエ
ットエッチング法等でキャビティを形成するための端面
４１を作製する。
【００１４】この時にＶ溝を形成する領域はＧａＡｓ層
３２を残すようにエッチングする。次にマーク４０を基
準としてＧａＡｓ層３２にホトリソグラフィーによりＶ
溝形成用のレジストパターンを形成する。レジストパタ
ーンをマスクにＧａＡｓ層３２を塩素ガスなど反応性ガ
スを使用したドライエッチングまたはウエットエッチン
グ法で除去し、残留したＧａＡｓ層をマスクにしてＳｉ
をＫＯＨ水溶液でエッチングして図１（ｃ）に示すＶ溝
３７を形成する。
３２を残すようにエッチングする。次にマーク４０を基
準としてＧａＡｓ層３２にホトリソグラフィーによりＶ
溝形成用のレジストパターンを形成する。レジストパタ
ーンをマスクにＧａＡｓ層３２を塩素ガスなど反応性ガ
スを使用したドライエッチングまたはウエットエッチン
グ法で除去し、残留したＧａＡｓ層をマスクにしてＳｉ
をＫＯＨ水溶液でエッチングして図１（ｃ）に示すＶ溝
３７を形成する。
【００１５】上記実施例では、Ｓｉのエッチングマスク
としてＧａＡｓ層を利用したが、ＳｉＯ2 膜やＳｉＮ膜
も利用できる。その場合には、図１（ｂ）の段階でＧａ
Ａｓ層までエッチングし、次にプラズマＣＶＤ法やスパ
ッタ法でＳｉＯ2 膜やＳｉＮ膜を形成し、後は上記と同
様にホトリソグラフィーでパターンを形成した後、Ｓｉ
をエッチングして図１（ｃ）の形状ができる。
としてＧａＡｓ層を利用したが、ＳｉＯ2 膜やＳｉＮ膜
も利用できる。その場合には、図１（ｂ）の段階でＧａ
Ａｓ層までエッチングし、次にプラズマＣＶＤ法やスパ
ッタ法でＳｉＯ2 膜やＳｉＮ膜を形成し、後は上記と同
様にホトリソグラフィーでパターンを形成した後、Ｓｉ
をエッチングして図１（ｃ）の形状ができる。
【００１６】次に図１（ｄ）に示すように、Ｖ溝３７に
光ファイバ３８を載置し、接着剤で固定して光半導体装
置が作製できる。半導体レーザとファイバとの接続損失
は、ホトリソグラフィーで高い位置合わせ精度が実現で
きるので、−３ｄＢ以下と少ないものが歩留りよくでき
た。
光ファイバ３８を載置し、接着剤で固定して光半導体装
置が作製できる。半導体レーザとファイバとの接続損失
は、ホトリソグラフィーで高い位置合わせ精度が実現で
きるので、−３ｄＢ以下と少ないものが歩留りよくでき
た。
【００１７】上記実施例では光半導体素子としてレーザ
の場合を示したが、導波型の光検出器でも同様な工程で
作製できる。
の場合を示したが、導波型の光検出器でも同様な工程で
作製できる。
【００１８】実施例２ 本実施例は、ＳｉウエハにＩｎＰウエハを張り付けた基
板を使用する場合である。Ｓｉウエハに実施例１と同様
にＧａＡｓを成長した後、別に用意したレーザ構造を成
長したＩｎＰウエハを、レーザ側を下にして清浄な雰囲
気でＳｉウエハに合わせ、水素中で５００℃に加熱して
張り付ける。この際Ｓｉウエハの［１１０］と
板を使用する場合である。Ｓｉウエハに実施例１と同様
にＧａＡｓを成長した後、別に用意したレーザ構造を成
長したＩｎＰウエハを、レーザ側を下にして清浄な雰囲
気でＳｉウエハに合わせ、水素中で５００℃に加熱して
張り付ける。この際Ｓｉウエハの［１１０］と
【００１９】
【外１】
【００２０】次にＩｎＰウエハの不要な部分を塩酸を用
いたウエットエッチングで除去し、レーザ部分がＳｉウ
エハ上に配置された基板を作製する。この場合にはＳｉ
とＩｎＰウエハの結晶方位を合わせる作業が必要である
がその他の工程は実施例１に示した方法で所望の光半導
体装置を作製することができた。
いたウエットエッチングで除去し、レーザ部分がＳｉウ
エハ上に配置された基板を作製する。この場合にはＳｉ
とＩｎＰウエハの結晶方位を合わせる作業が必要である
がその他の工程は実施例１に示した方法で所望の光半導
体装置を作製することができた。
【００２１】実施例３ 本実施例はＳｉウエハ上に先にＶ溝を形成する場合であ
る。酸化膜を形成したＳｉウエハに、通常のホトリソグ
ラフィーで形成したＶ溝とマークのためのレジストパタ
ーンをマスクとして、ドライエッチング法またはウエッ
トエッチング法で酸化膜をエッチングする。次にＫＯＨ
水溶液でＳｉをエッチングしてＶ溝を形成する。次にＳ
ｉウエハ上の酸化膜の全部または一部を取り去り、実施
例１で述べた方法でIII-V 族半導体結晶を成長する。次
にＳｉウエハ上の前記マークを基準に光素子を形成す
る。このように作製しても実施例１と同様な光半導体装
置を作製できた。
る。酸化膜を形成したＳｉウエハに、通常のホトリソグ
ラフィーで形成したＶ溝とマークのためのレジストパタ
ーンをマスクとして、ドライエッチング法またはウエッ
トエッチング法で酸化膜をエッチングする。次にＫＯＨ
水溶液でＳｉをエッチングしてＶ溝を形成する。次にＳ
ｉウエハ上の酸化膜の全部または一部を取り去り、実施
例１で述べた方法でIII-V 族半導体結晶を成長する。次
にＳｉウエハ上の前記マークを基準に光素子を形成す
る。このように作製しても実施例１と同様な光半導体装
置を作製できた。
【００２２】
【発明の効果】以上説明したように、本発明によれば、
ＳｉとIII-V 族半導体の結晶方位が一致し、かつ同一マ
ークを基準として光素子とＶ溝を作製するので高精度に
両者を位置合わせでき、従って光ファイバと光素子が低
損失で接続された光半導体装置が短時間で容易に製造で
きる。
ＳｉとIII-V 族半導体の結晶方位が一致し、かつ同一マ
ークを基準として光素子とＶ溝を作製するので高精度に
両者を位置合わせでき、従って光ファイバと光素子が低
損失で接続された光半導体装置が短時間で容易に製造で
きる。
【図１】本発明の実施例を示す斜視図である。
【図２】従来例を示す斜視図である。
【図３】従来例を示す断面図である。
１ 発光ダイオード ２ Ｖ溝 ３ Ｓｉの支持体 ７ 補助部品 ２１ 光ＩＣ ２１ｂ 凹部 ２２ Ｓｉ ２２ａ Ｖ溝 ２２ｂ 凸部 ２３ 発光素子 ２３ｂ 凹部 ２４ 光ファイバ ３１ Ｓｉ ３２ ＧａＡｓ ３３ ＩｎＧａＡｓＰ／ＩｎＰ超格子 ３４ ＩｎＰ ３５ レーザ構造層 ３６ レーザリッジ ３７ Ｖ溝 ３８ 光ファイバ ４０ マーク ４１ レーザのキャビティ端面
フロントページの続き (72)発明者 太刀川 正美 東京都千代田区内幸町１丁目１番６号 日 本電信電話株式会社内
Claims (4)
- 【請求項１】 Ｓｉウエハ上にIII-V 族化合物半導体結
晶が配置された基板を作製する工程と、 作製しようとする光素子とＶ溝の位置合わせのためのマ
ークを作製する工程と、 該マークを基準に光素子を作製する工程と、 該マークを基準に該ＳｉウエハにＶ溝を作製する工程
と、 該Ｖ溝に光ファイバを載置して固定する工程、 とを有することを特徴とする光半導体装置の作製方法。 - 【請求項２】 請求項１に記載の方法において、前記II
I-V 族半導体結晶がエピタキシャルにＳｉウエハ上に成
長したものであることを特徴とする光半導体装置の作製
方法。 - 【請求項３】 請求項１に記載の方法において、前記II
I-V 族半導体結晶はその＜１１０＞方位がＳｉウエハの
＜１１０＞方位に一致するように張り付けたことを特徴
とする光半導体装置の作製方法。 - 【請求項４】 請求項１に記載の方法において、前記光
素子が導波型素子であることを特徴とする光半導体装置
の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27373394A JPH08136762A (ja) | 1994-11-08 | 1994-11-08 | 光半導体装置の作製方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27373394A JPH08136762A (ja) | 1994-11-08 | 1994-11-08 | 光半導体装置の作製方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08136762A true JPH08136762A (ja) | 1996-05-31 |
Family
ID=17531812
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27373394A Pending JPH08136762A (ja) | 1994-11-08 | 1994-11-08 | 光半導体装置の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08136762A (ja) |
-
1994
- 1994-11-08 JP JP27373394A patent/JPH08136762A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6252725B1 (en) | Semiconductor micro epi-optical components | |
| US20030219208A1 (en) | Optical coupling module with self-aligned etched grooves and method for fabricating the same | |
| JP3268120B2 (ja) | セルフアライメント型光学サブアセンブリ製作方法 | |
| US4940672A (en) | Method of making monolithic integrated III-V type laser devices and silicon devices on silicon | |
| JP2000089054A (ja) | Ｓｏｉ光導波路を利用したハイブリッド光集積回路用基板の製造方法 | |
| US11698488B2 (en) | Method for fabricating a heterostructure comprising active or passive elementary structure made of III-V material on the surface of a silicon-based substrate | |
| CN111244227B (zh) | 一种硅基光子集成模块及其制备方法 | |
| US5535295A (en) | Coupling structure for waveguide connection and process of forming the same | |
| JPH05304306A (ja) | 電気・光モジュール及びその製造方法 | |
| JPH07151940A (ja) | 光結合構造とその製造方法 | |
| JPH08136762A (ja) | 光半導体装置の作製方法 | |
| WO2002073269A2 (en) | Optical coupling for mounting an optical fibre on a substrate | |
| JPH0537087A (ja) | 光半導体装置 | |
| US6920267B2 (en) | Optical coupling device and manufacturing method thereof | |
| JP3175688B2 (ja) | 光接続装置およびその製造方法 | |
| JPH1048479A (ja) | 光接続装置 | |
| EP0871049A1 (en) | Semiconductor device | |
| US6417077B1 (en) | Edge growth heteroepitaxy processes with reduced lattice mismatch strain between a deposited semiconductor material and a semiconductor substrate | |
| US20070184580A1 (en) | Method of making a small substrate compatible for processing | |
| JPH1027944A (ja) | 光半導体素子とその製造方法，及び光半導体モジュールとその製造方法 | |
| CN111785679A (zh) | 半导体器件及其制备方法 | |
| KR100280978B1 (ko) | 광통신용 레이저 다이오드 칩의 제조방법 | |
| JP2002122760A (ja) | フリップチップアセンブリに適した自己整列ファイバーホルダーを具えるモノリシック光子レシーバー | |
| JPH0621515A (ja) | 光集積デバイス | |
| JPH08250765A (ja) | 端面発光型半導体発光装置およびその製造方法 |