JP2002122760A

JP2002122760A - フリップチップアセンブリに適した自己整列ファイバーホルダーを具えるモノリシック光子レシーバー

Info

Publication number: JP2002122760A
Application number: JP2001249965A
Authority: JP
Inventors: Dean Tran; ディーン・トラン; M Hirschberg Alan; アラン・エム・ハーシュバーグ; Luis M Rochin; ルイス・エム・ロチン; Ronald L Strijek; ロナルド・エル・ストリジェク; Eric R Anderson; エリック・アール・アンダーソン; Edward A Rezek; エドワード・エイ・レゼク
Original assignee: TRW Inc
Current assignee: Northrop Grumman Space and Mission Systems Corp
Priority date: 2000-09-01
Filing date: 2001-08-21
Publication date: 2002-04-26
Also published as: EP1189087A2

Abstract

(57)【要約】【課題】光学ディバイスと光電子ディバイスとを光学
的に結合するためのモノリシック集積光子レシーバーデ
ィバイスおよびその製造方法を提供する。【解決手段】モノリシック光子レシーバーディバイス
には、チップの前面上に成長せしめられた光電子ディバ
イス、チップ前面の反対側の背面上におけるチップの第
一結晶面中に異方性エッチングされた反射鏡、およびチ
ップ背面上における第二結晶面中に、上記のエッチング
で形成された反射鏡の面と交差するように異方性エッチ
ングされたチャンネルが与えられている。光学ディバイ
スとこの光電子ディバイスとの間の光学的結合は、光学
ディバイスにより伝播される光信号が上記チャンネルに
沿って走行し、上記反射鏡のエッチングされた表面で反
射し、そして上記光電子ディバイスの活性領域に入射、
到達するときに達成される。

Description

【発明の詳細な説明】

【０００１】

【相互参照関係】本発明は、発明者・Ｄ．トラン（D. T
ran）、エリック・アンダーソン（EricAnderson）、ロ
ン・ストリジェク（Ron Strijek）およびエド・レゼク
（Ed Rezek）により１９９８年５月５日に出願された、
「光集積回路マイクロベンチシステム（Optical Integr
ated Circuit Microbench System）」と題される米国特
許出願第０９／０７４，１８８号、および発明者・Ｄ．
トラン、エリック・アンダーソン、ロン・ストリジェク
およびエド・レゼクにより１９９８年４月２８日に出願
された、「スナップオン熱圧縮ボンディングのための装
置と方法（Apparatus and Method for Snap-On Thermo-
Compression Bonding）」と題される米国特許出願第０
９／０６７，２２２号に関係するものであって、これら
両特許出願は本出願と同一の譲受人に譲渡され、そして
それら両出願の開示は本明細書に含まれるものである。

【０００２】

【発明の属する技術分野】本発明は、フリップチップボ
ンディングに適したモノリシック集積光子レシーバーデ
ィバイス（monolithically integrated photonic recei
ver device）および同ディバイスの製造方法に関する。

【０００３】

【従来の技術】最近では、光電子ディバイスと光ディバ
イスとの間に効率的な結合を得るために色々な技術が用
いられている。例えば、光学的結合システムは、フラッ
トパッケージの側壁に取り付けられているファイバーフ
ェルール中に固定されているファイバー、およびフォト
ダイオードチップ上にモノリシック加工されているマイ
クロレンズを含み、この場合そのフォトダイオードチッ
プは上記フラットパッケージにフリップチップボンディ
ング法で結合されている。刊行文献・Journal ofLightw
ave Technology、第１２巻、第２号、第３４３−３５２
頁、１９９４年２月号の、オイカワ（Oikawa）等による
「１０−Ｇｂ／ａフォトレシーバーモジュールのための
パッケージ化技術（Packaging Technology for a 10-Gb
/a Photoreceiver Module）」が上記のようなシステム
を開示している。このオイカワ等の刊行文献では、光信
号はファイバーに水平に入り、そしてファイバーの端で
フォトダイオードチップの感光性区域に対して垂直に反
射される。ファイバーはフォトダイオードチップの上方
に垂下されているファイバーフェルールで専ら保持され
ているので、ファイバーフェルールに対する機械的応力
またはシステム全体の熱変動の結果として、ファイバー
とフォトダイオードチップとの間でミスアライメント
（misalignment）が起こる可能性がある。その結果、フ
ァイバーとフォトダイオードチップとの間でそれらのア
ライメントを維持するには独特の構造耐性が必要とさ
れ、この結果製造コストの上昇がもたらされる。

【０００４】他の光学的結合システム、例えば米国特許
第５，６９６，８６２号および同第５，７６４，８３２
号明細書に開示される結合システムは、支持体チップ中
に異方性エッチングされた凹部または溝の中に固定され
ている透過性光ファイバー、およびその支持体チップの
側壁外面に搭載し、取り付けられているフォトダイオー
ド素子を含むものである。フォトダイオードの上記搭
載、取り付けは、透過性ファイバーからの光束が、エッ
チングされた凹部の側面に衝突し、そして支持体基板へ
と、その光束が支持体チップのある１つの側壁に搭載
し、取り付けられているその受光用フォトダイオード素
子の所で出ていくのを可能にする角度で屈折されるよう
になされる。米国特許第５，８８３，９８８号明細書
は、支持基板上に搭載し、取り付けられている光導波
路、およびその支持基板上にはんだバンプを用いて直接
搭載し、取り付けられているフォトリセプションディバ
イス基板を含む同様の光モジュールを開示している。そ
のディバイス基板の一部には傾斜表面が、その表面が光
導波路から伝播され、またその光導波路に入射する光線
の偏向を引き起こしてフォトリセプションディバイスチ
ップの光検出区域に偏向させるように形成されている。
開示されている支持体チップの外面にフォトダイオード
素子および／または導波路を前記の方法で搭載し、取り
付けることによっても、熱変動、または支持体基板およ
び／または外面フォトダイオードに対する機械的応力の
結果として、ファイバーとフォトダイオードチップとの
間でミスアライメントが起こる可能性がある。

【０００５】多くの他のシステムにおいて、光ファイバ
ーまたは光導波路と光電子ディバイスとの間で光エネル
ギーを結合するのに外部レンズが用いられる。例えば、
米国特許第５，６００，７４１号明細書は、支持体基板
と、支持体チップの上面に搭載し、取り付けられている
フォトダイオードとが開示されている。エッチングで形
成された支持体チップのキャビティに挿入されているフ
ァイバーから出る光線は、エッチングされたチップの表
面で屈折した後、基板垂線に対して６．８度の角度で斜
め上方に偏向される。基板上面上においては、光線は、
外部半球レンズが挿入、固定されている平坦なベース表
面を有する、異方性エッチングされたキャビティまたは
凹部に対して入射する。この半球レンズは光線をそのフ
ォトダイオードの活性区域の中に収束する。そのため、
このような外部マイクロレンズを用いると、光学的結合
が複雑になり、ほとんどの場合アライメント性や構造安
定性を含めて色々な理由から信頼できなくなる。

【０００６】常用の光学的結合技術は多数の部品を使用
し、複雑な組立プロセスを要し、そしてコンパクトでも
ない。加えて、常用の光学的結合システムは、一般的に
は、異なる熱膨張率を有する異なる材料から作られる。
これらの違いは、多くの軍事用途や宇宙用途では普通で
ある温度変化中に光学的ミスアライメントを引き起こす
可能性がある。さらに、別々のバルク光学部品を使用す
ると、心合わせさせるべきより多くの個別部品が存在す
るので、組立プロセスの複雑さが増す。複雑さが増す
と、組立コストが増大し、信頼性が低下する。

【０００７】

【発明が解決しようとする課題】従って、必要とされる
ものは、ファイバーまたは導波路と光電子ディバイスと
の間で光信号を結合するためのモノリシック集積光子レ
シーバーディバイスを形成することによって、超小型電
子アセンブリにおけるシステムの収率および信頼性を改
善し、それによって混成集積部品の数を少なくし、かつ
複雑さを緩和する方法である。

【０００８】

【課題を解決するための手段】本明細書に開示される方
法は、損失の少ない経済的なシステムをもたらすもので
あって、そのバルクが最小限に抑えられるために、標準
的なマイクロ波パッケージを持つアセンブリにさらに適
したディバイスが製造される。

【０００９】発明の概要本発明の１つの面は、チップ前面上で成長せしめられた
光電子ディバイス、およびそのチップ前面の反対側のウ
ェーハ背面上に形成された反射鏡とチャンネルを有する
チップから形成されている光子レシーバーディバイスを
提供するものである。反射鏡は、それがチップ前面上に
形成された光電子ディバイスの反対側に選択的に整列さ
れるように、チップの第一結晶面中において、チップ背
面上にエッチングされる。チャンネルは、それがチップ
第一結晶面と交差するように、チップの第二結晶面中に
おいて、チップ背面上にエッチングされる。

【００１０】また、本発明のもう１つの面は、光子レシ
ーバーディバイスの製造方法を提供するものである。こ
の方法は、前面、その前面の反対側の背面、第一結晶面
および第二結晶面を有するチップを用意する工程を含
む。光電子ディバイスがチップの前面上に形成される。
そして、チップ背面を第一結晶面に沿ってエッチングす
ることにより反射鏡が形成される。次に、チップ背面を
第二結晶面に沿ってエッチングすることにより、上記反
射鏡と交差するチャンネルが形成される。最後に、反射
鏡の表面は金属鏡面材料で被覆される。

【００１１】もう１つの面において、本発明は、パッケ
ージ；そのパッケージの平らなベースに取り付けられて
いるチップ支持体（tip carrier）；光子レシーバーデ
ィバイスにして、その光子レシーバーディバイス内部に
含まれるファイバーチャンネルが露出され、そしてその
光子レシーバーディバイス内に同様に含まれる光電子レ
シーバー構造がチップ支持体表面に隣接して配置される
ように、そのチップ支持体の１つの表面に搭載し、取り
付けられているそのような光子レシーバーディバイス；
光信号を出す手段；およびパッケージカバーを有する、
パッケージ化光子レシーバーモジュールを提供する。こ
のパッケージは、その平らなベースに取り付けられてい
る複数の側壁；その平らなベースの反対側の開口；およ
び管状ケーシングにして、その管状ケーシングがそれら
側壁の１つを水平に貫通、延在するようにその側壁に取
り付けられているそのような管状ケーシングを含む。光
子レシーバーディバイスは、ファイバーチャンネルおよ
び光電子レシーバー構造を含んでいることに加えて、そ
の光電子レシーバー構造が成長せしめられる前面を有す
るチップも含んでいる。上記の光子レシーバーディバイ
スは、チップ前面の反対側のチップ背面上におけるチッ
プの第一結晶面中にエッチングされている反射鏡を含
む。この光子レシーバーディバイスは第二結晶面を含
み、この場合チャンネルはチップ背面上のチップ第二結
晶面中にエッチングされ、そしてそのチャンネルはチッ
プ第一結晶面と交差している。光信号伝播手段は、光信
号がパッケージの管状ケーシングを通って光子レシーバ
ーディバイスのチップチャンネルに入り、そしてその信
号が反射鏡において反射してその光子レシーバーの光電
子ディバイスに入射して到達するように含められる。

【００１２】発明の詳しい説明今度は、次の発明の詳しい説明および添付図面を参照す
る。図１を参照して説明すると、本発明による光子レシ
ーバーディバイス１０が開示される。光子レシーバーデ
ィバイス１０は、チップ１２、チップ１２の前面１６の
上に形成された光電子レシーバー構造１４、異方性エッ
チングされた反射鏡１８および異方性エッチングされた
チャンネル２０を含み、それら反射鏡およびチャンネル
は共にレシーバー構造１４の反対側の、チップ１２の背
面２２上に形成されている。光電子レシーバー構造１
４、反射鏡１８およびチャンネル２０はモノリシック集
積されて光子レシーバーディバイス１０を形成してい
る。その形成は、光子レシーバーディバイス１０が光フ
ァイバーを受動的かつ正確に整列させ、そして光エネル
ギーを光ファイバーから光電子レシーバー構造１４に再
指向させ、かつ収束させるようになされる。そして、こ
の光子レシーバーディバイス１０は、そのバルクが小さ
いが故に、常用のフォトニクスパッケージ内で組み立て
るのに特に適している。

【００１３】チップ１２は、半絶縁性インジウムリン
（InP）、半絶縁性インジウムヒ素（InAs）、半絶縁性
ガリウムリン（GaP）または半絶縁性ガリウムヒ素（GaA
s）のような、不純物をドープされた半絶縁性を有して
いる第ＩＩＩ−Ｖ族半導体材料から形成することができ
る。これらの第ＩＩＩ−Ｖ族半導体化合物において用い
られる不純物ドーピング物質として、好ましくは、限定
されるものではないが、鉄（Fe）またはコバルト（Co）
が挙げられる。第ＩＩＩ−Ｖ族半導体材料の独特の結晶
面特性が、チップ１２の１つの結晶面での（以下におい
て説明される）反射鏡１８の優先的エッチング、および
チップ１２の反対側の結晶面上での（以下において説明
される）交差チャンネル２０のエッチングを可能にし
て、高い光信号結合効率、機械的信頼性および低い組立
て複雑さとコストをもたらす。

【００１４】光電子レシーバー構造１４、好ましくは光
検出ディバイスは、後に本明細書中で説明されるエピタ
キシャル結晶成長技術、フォトリソグラフィ技術および
エッチング技術を用いて、チップ１２の前面１６の上に
形成される。構造１４は、常用の光電子MMICディバイス
構造８０を含んでいてもよい超大規模集積（VLSI）ディ
バイスであるのが好ましい。

【００１５】反射鏡１８は、約３６〜５３度の自然の結
晶面角度を有する、好ましくはチップ１２の（１１１）
結晶面中にエッチングされている平らな反射表面を含ん
でいる。反射鏡１８はフォトレシーバー構造１４の反対
側に整列状態で形成され、光エネルギーの発散出力を
（図示されない）光ファイバーからフォトレシーバー１
４の活性領域の方に再指向させ、収束させるために用い
られる。或いはまた、反射鏡１８は、同様にチップ１２
の（１１１）結晶面中にエッチングされた放物面形状で
曲がった反射表面を含んでいることができる。本発明
は、本明細書で後に参照される制御されたエッチング技
術を用いることによって、最適の原子層平滑性を有す
る、低コスト、高品質の反射表面を作ることができるよ
うに、（１１１）結晶面のエッチングに焦点を合わせて
平らなまたは曲がった反射表面を形成するものである。

【００１６】エッチングされたチャンネル２０は、チャ
ンネル２０の端部が反射鏡１８の平面と交差するよう
に、チップ１２の（００１）結晶面上に、直交方向に形
成される。チャンネル２０は、光ファイバーから送られ
た光エネルギーが、反射鏡１８のエッチングされた表面
において、フォトレシーバー構造１４の活性領域におけ
る集束のために再指向されるように、光ファイバーを精
密に位置決め、配置する自然の溝となる。半円形状断面
またはｕ字形状断面を有するチャンネル２０を形成する
のが好ましいが、ｖ字形状断面を有するチャンネル２０
を形成することもできる。しかし、半円形状のチャンネ
ル２０が、同等のｖ字形状構造に比較すると、半円形状
チャンネル２０が、そのチャンネルと丸い光ファイバー
とがより大きな表面積で接触するのを可能にし、その結
果、熱変動および機械的応力がある期間中のパッケージ
化フォトニクスレシーバーモジュール２４（図２を参照
されたい）の安定性を高めるので好ましい。

【００１７】図２を参照して説明すると、本発明により
教示されるモノリシック集積光子レシーバーディバイス
１０、チップ支持体３２、常用のフォトニクスパッケー
ジ２８および光ファイバー３０を含んでいるパッケージ
化フォトニクスレシーバーモジュール２４が図解されて
いる。このディバイスまたは多重ディバイス１０は、チ
ップ３８を形成するためにスクライビングすることがで
きる。チップ３８はチップ支持体３２に取り付けられ、
そして光ファイバー３０と集成されて標準的な金属また
はプラスチック製ディバイスパッケージ２８、例えばデ
ュアルインラインディバイスパッケージ、ボールグリッ
ドアレイ（BGA）ディバイスパッケージまたは表面実装
技術（SMT）ディバイスパッケージとされる。チップ支
持体３２は、整合ネットワーク回路部品（matching net
work circuitry）のような受動回路部品を含んでいる標
準的なチップ支持体であることができる。本明細書で後
に説明されるが、熱圧縮フリップチップボンディングロ
ッド３３とロッドリセプタ構造３４を用いて、光子レシ
ーバーディバイス（１つまたは複数）１０を含むチップ
３８が、チップ支持体３２の表面４０に、フォトレシー
バー構造１４がチップ支持体表面４０に隣接するように
実装される。チップ前面１６上に形成されているロッド
３３は、各々、チップ支持体３２上に形成されている１
つの対応するロッドリセプタ３４と接触している外側周
壁を有する。各ロッド３３は、軟質金（Au）のような、
導電性でかつ熱誘発応力に追従する材料から形成される
のが好ましい。ロッド３３とそれに対応するリセプタ３
４とは、熱および力を加えながら心合わせされ、一緒に
されると、そのロッド３３は変形し、その相補型リセプ
タ３４とインターロックする。

【００１８】光子レシーバーディバイス１０およびチッ
プ支持体３２を含んでいるアセンブリは、ディバイスパ
ッケージ２８の平らなベース３６に、金−スズ（Au/S
n）合金はんだのような常用技術を用いて、ファイバー
チャンネル２０を含んでいる光子レシーバーディバイス
の背面２２が露出されるように固定される。平らなベー
ス３６は複数の別々に分かれている電子部品、およびそ
れらに取り付けられている複数の相互接続導体を含んで
いてもよい。パッケージ２８はパッケージ側壁４４に取
り付けられている概ね管状のケーシング４２を含み、そ
の取り付けは、在来のファイバーピグテーリング（pigt
ailing）の配置を容易にできるようにするために、管状
ケーシング４２が側壁４４を水平に貫通、延在してパッ
ケージ２８の中まで入るようになされる。光ファイバー
３０、好ましくはレンズドファイバー（lensed fiber）
または突き合わせファイバー（butt fiber）が側壁４４
の所で管状ケーシング４２を通して挿入され、そして、
光子レシーバーディバイス１０のエッチングで形成され
たファイバーチャンネル２０内にAu/Sn共晶はんだを含
む技術を用いて固定される。これに代わる方法として、
管状ケーシング４２の突出部（図示されず）を可撓性の
ポリプロピレンゴムにより壁４４の外側に成形法で形成
して、ファイバーピグテールが破断するか、さもなけれ
ば乱れされたりすることがないように保護することもで
きる。

【００１９】光子レシーバーディバイス１０はモノリシ
ック集積のものであるので、光ファイバー３０のファイ
バーチャンネル２０内における位置が、ファイバー３０
から伝播され、反射鏡１８においてフォトレシーバー構
造１４へと反射される光信号１７を効率的に光学結合さ
せるための、反射鏡１８およびフォトレシーバー構造１
４との正確な光学的アライメントを受動的に引き受ける
のを可能にする。しかも、反射鏡１８、ファイバーチャ
ンネル２０およびフォトレシーバー構造１４は同一チッ
プ１２からモノリシック集積されているから、熱変動ま
たは機械的応力に起因する光ファイバー３０とフォトレ
シーバー構造１４との間の光学的ミスアライメントは有
意に低下される。カバー４８がパッケージ２８を閉囲す
るために含められる。カバー４８は、パッケージの側壁
４４に、パッケージ２８の開口５０において、金属製デ
ィバイスパッケージと共に使用するのに適した常用の継
目シーラー（seam sealer）若しくはレーザーウェルダ
ー（laser welder）技術、またはプラスチック製ディバ
イスパッケージと共に使用するのに適したプラスチック
成形技術を用いて固定される。

【００２０】図３Ａを参照して説明すると、チップ１２
の前面１６上でのフォトレシーバー構造１４の製作から
始まる光子レシーバーディバイス１０の製造方法が説明
される。フォトレシーバー構造１４の製作は、半絶縁性
半導体チップ１２を製造することで始まる。好ましいチ
ップ材料は半絶縁性インジウムリン（InP）であって、
それは第ＩＩＩ−Ｖ族結晶特性の点から選ばれる。しか
し、チップ材料は、また、半絶縁性ガリウムヒ素（GaA
s）、半絶縁性ガリウムリン（GaP）、半絶縁性インジウ
ムヒ素（InAs）および半絶縁性インジウムリン（InP）
を含めて他の半絶縁性第ＩＩＩ−Ｖ族半導体材料から選
ぶこともできる。

【００２１】チップ１２が、まず、その前面側の表面１
６上に、インジウム系チップ材料について１，１，１−
トリクロロエチレン（TCE）、アセトン（ACE）、イソプ
ロパノール（IPA）、脱イオン水（DI）および水酸化カ
リウム（KOH）を用いるか、またはガリウム系チップ材
料について塩酸（HCl）を用いることを含むことができ
る標準的な洗浄法で作られる。インジウム系チップ材料
の上記に代わる洗浄法は、チップ１２の前表面１６をク
ロム酸と硫酸との混合物でエッチングし、続いて脱イオ
ン水（DI）によるリンス、KOH中浸漬（soak）、最後に
第二のDIによるリンスを行うことを含む。洗浄プロセス
を行った後で、フォトレシーバー構造１４の能動層をエ
ピタキシャル結晶成長法により形成する前に、その半導
体チップ１２を脱イオン水（DI）でリンスし、次いで硫
酸：過酸化水素：脱イオン水溶液で約５〜１０分間エッ
チングし、続いて脱イオン水（DI）でのリンスを約１５
〜３０分間行う。このエッチングでチップ１２から酸化
物および欠陥格子が除去され、またDIによるリンスでチ
ップ１２からエッチング剤が除去される。

【００２２】図３Ｂを参照して説明すると、フォトレシ
ーバーディバイス構造１４の能動層５２は、チップ前面
１６上に在来エピタキシャル結晶成長法を用いて形成す
ることができる。ここで必要とされるディバイス層成長
法は何らかの特定の方法に限定されるものではなく、そ
の方法として分子−電子線エピタキシャル（MBE）結晶
成長法、金属有機化学蒸着法（MOCVD）、液相エピタキ
シャル結晶成長（LPE）法または他の同様に適した成長
法を挙げることができることに気付くことが重要であ
る。

【００２３】図３Ｃを参照して説明すると、フォトレシ
ーバー構造１４の製作法の残っている工程に、フォトリ
ソグラフィ工程とエッチング工程がある。超大規模集積
（VSLI）ディバイスの製作法は、本明細書に記載される
ディバイス製作法と同様に、フォトリソグラフィ工程お
よびエッチング処理工程の約２０〜１００回の反復より
成るが、本発明を説明する目的のためにこのような反復
は説明されない。

【００２４】図３Ｃをなおも参照して説明すると、フォ
トリソグラフィ工程はエピタキシャル成長ディバイス層
５２の上をフォトレジスト材料５４の層で被覆し、そし
てそのフォトレジスト材料５４に所望の曲率を与えるた
めに、そのフォトレジスト５４を９０〜１００℃の温度
で約４５分間ソフトベーキング（soft baking）するこ
とを含む。

【００２５】図３Ｄを参照して説明すると、フォトレジ
スト材料の層５４の上にパターンマスク５６を整列配置
し、そしてUV露光法を用いてそのマスクパターン５６を
フォトレジスト層５４に転写する。図３Ｅに示される上
記転写パターンを現像し、そしてフォトレジスト残分
を、酸素プラズマ除スカムガス混合物（oxygen plasmad
escum gas mixture）を用いて除去すると、チップ前表
面１６に配置されているエピ層５２の上にフォトレジス
トマスク５８が残る。フォトレジストマスク５８は、フ
ォトレシーバー構造１４が後続のエッチング工程中にメ
サ様構造に形成されるのを可能にする。

【００２６】図３Ｆを参照して説明すると、チップ表面
１６上に形成されたエピタキシャル成長層５２は、フォ
トレジストマスク５８で保護されていないそのような区
域で優先的にエッチングされて、メサ形状フォトレシー
バーディバイス構造１４を形成する。チップ１２上のエ
ピタキシャル成長層５２は、ディバイス構造１４の材料
組成に依存して、リン酸：脱イオン水（H₃PO₄：H₂O）溶
液、リン酸：過酸化水素（H₃PO₄：H₂O₂：H₂O）溶液、こ
はく酸（H₂O₂：H₂O）溶液または同様の酸若しくはアル
カリに基づく溶液のような適切なエッチング剤を用いて
湿式化学エッチングされる。別法として、エピ層５２
は、電子サイクロトロン共鳴エッチング（ECR）または
反応性イオンエッチング（RIE）を挙げることができる
標準的な乾式エッチング法を用いて乾式エッチングする
こともできる。次に、図３Ｇに図解されるように、残っ
ている全てのフォトレジスト材料をエピ層５２からアセ
トン溶液、フォトレジスト除去溶液または同様に相溶性
の溶液を用いて除去し、それによってフォトレシーバー
構造１４のメサ様構造を露出させる。

【００２７】図３Ｈ〜３Ｎに示されるように、光子レシ
ーバーディバイス１０を容易にパッケージ化できるよう
にするために、チップ１２の前面１６に対してパッシベ
ーション工程とメタライゼーション工程が行われる。誘
電材料の「パッシベーション」層は、普通は、集積回路
構造を含む下層ディバイス層の上にそれを覆って与えら
れる。パッシベーション層は絶縁層として機能して、下
層構造を、腐食および短絡を引き起こしてその構造を損
傷または破壊する可能性がある湿気およびイオン汚染か
ら保護する作用を奏する。

【００２８】チップ１２はメタライゼーションされて電
気コンタクトを形成し、また前記トラン等の相互参照特
許出願「スナップオン熱圧縮ボンディングのための装置
と方法」により教示されるロッド形状接続を形成する。
各ロッド（番号３３、図３Ｐを参照されたい）は外周壁
を有するチップ前面１６の上に形成される。ここで、そ
の外周壁はチップ支持体（番号３２、図６を参照された
い）の上に形成されている対応するロッドリセプタ（番
号３４、図６を参照されたい）と接触する。ロッド３３
は、軟質金（Au）のような導電性でかつ熱誘発応力に追
従する材料から形成されるのが好ましい。ロッド３３と
相補型リセプタ３４とが整合され、一緒にされると、ロ
ッド３３は変形し、その相補型リセプタ３４とインター
ロックする。この取り付けプロセスは熱および圧力（熱
圧縮）を適用しながら行われ、それにより強いインター
ロック結合が形成される。

【００２９】図３Ｈを参照して説明すると、パッシベー
ション工程はディバイス構造１４およびチップ前表面１
６の上にそれらを覆って絶縁膜（dielectric film）６
０を堆積することを含む。好ましい絶縁膜材料は窒化ケ
イ素であって、それは化学蒸着法（CVD）、電子線（Ｅ
−ビーム）堆積法または同様のスパッタ堆積法を用いて
堆積させることができる。あるいはまたは、絶縁膜材料
として、二酸化ケイ素層、窒化ケイ素層、堆積窒化ケイ
素若しくは二酸化ケイ素層、または同様に湿気、その他
の汚染物を浸透させない他の誘電材料のような薄膜誘電
材料を挙げることができる。上記のスパッタ法に加え
て、絶縁膜の堆積はガラスまたはポリイミド・スピン−
オン法によっても達成することができる。しかし、スピ
ン法は、一般に、上記の堆積法ほどには信頼性が高くな
いことに気付くことが重要である。

【００３０】図３Ｉを参照して説明すると、絶縁膜層６
０中にはウインドウ領域６２が作られて、後続のメタラ
イゼーション工程中に電気コンタクト領域の形成を容易
に行えるようにする。これらのウインドウ領域６２はフ
ォトリソグラフィ技術および乾式エッチング技術を利用
して作られる。ここで選ばれる特定の乾式エッチング技
術は、パッシベーション中に用いられる絶縁膜材料に依
存する。例えば、ＲＦプラズマエッチング法、ＤＣプラ
ズマエッチング法、反応性イオンエッチング（RIE）
法、電子サイクロトロン共鳴ラジオ周波数イオンエッチ
ング（ECR）法およびレーザー誘導エッチング（LIE）法
が、フレオン１４（CF₄）ガスまたはフレオン２２（H₂F
C-CH₂F）ガスと併用して二酸化ケイ素、窒化ケイ素また
は同様の絶縁薄膜材料をエッチングすることができる各
エッチング技術である。

【００３１】図３Ｊを参照して説明すると、チップ前面
１６のメタライゼーションは、フォトリソグラフィ工程
を用いて電気コンタクト領域（図３Ｋを参照されたい）
を形成するためのマスクパターンを作り出すことで始ま
る。好ましいフォトリソグラフィ法は、チップ前側表面
１６を約２〜６ミクロンの厚いフォトレジスト層で被覆
することを含む。このフォトレジスト層のソフトベーキ
ングの後で、マスク合わせ前に、そのフォトレジスト層
をクロロベンゼン溶液中に浸漬し、続いてUV露光を行
い、そして後続ベーキングを適用してマスク６４を形成
する。この工程は特定のフォトリソグラフィ技術を必要
とせず、ダブルフォトレジスト被覆法のような代替法も
使用できることに気付くことが重要である。

【００３２】図３Ｋを参照して説明すると、電気コンタ
クト領域を形成するために、チップ前面１６上でe−ビ
ーム蒸着法または同様の蒸着法を用いて金属堆積プロセ
スを実施する。特に、フォトレシーバー構造１４の最上
半導体層と金属相溶性である金属化合物６８がチップ前
面１６にそれを覆って蒸着される。金属化合物６８は、
コンタクト６６の極性に依存して、厚さ４００：１００
０：２０００オングストロームの、Ti/Pt/Au、合金化Au
Ge:Ni:Au、またはある種の同様に相溶性の金属化合物の
ようなコンタクト用金属化合物であるのが好ましい。

【００３３】図３Ｌを参照して説明すると、チップ前面
１６をアセトン噴霧法で被覆するか、またはその表面１
６を温アセトン溶液で約１０分〜２時間、即ちフォトレ
ジストが全部剥離除去されるまで浸漬することによっ
て、フォトレジストマスク６４のリフトオフが行われ
る。アセトンはフォトレジストマスク材料を溶解し、後
に電気コンタクト領域６６を残すように作用する。アセ
トン処理に続いて、チップ１２をイソプロパノール（IP
A）および脱イオン水（DI）溶液を用いて洗浄する。図
３Ｍを参照して説明すると、約１０００〜２０００オン
グストロームの厚さを有するアルミニウムの薄膜７０で
チップ前面側の全表面１６が被覆される。このアルミニ
ウム薄膜７０は、以下において説明されるメッキプロセ
スにおいて用いられる導電性層を形成する。

【００３４】図３Ｎを参照して説明すると、チップ前面
１６上でのロッドコンタクト３３の形成（図３Ｐを参照
されたい）は、フォトリソグラフィ工程を用いて、ロッ
ドコンタクト３３に望まれる構造に相当するマスクを作
ることで始まる。チップ１２の前面の表面１６に、それ
を覆って、メサ形状のフォトレシーバーディバイス構造
１４の高さ、即ち約１０〜１５ミクロンより大きい厚さ
を有するフォトレジストの層７２が被覆される。図３Ｏ
に図解されるように、金（Au）層７４がチップ前面１６
の上にそれを覆ってメサ１４よりも約５〜９ミクロン高
い厚さでメッキし、それによりロッドコンタクト３３を
形成する。しかも、図３Ｐに示されるように、常用のフ
ォトレジスト現像剤を用いると、フォトレジスト層７２
とそのフォトレジスト７２の真下に配置されているアル
ミニウム膜７０とが、チップ前面１６から同時に除去さ
れる。

【００３５】図４を参照して説明すると、チップ１２を
裏返してその背面２２を現し、そしてそのチップ１２を
ウェーハ支持体７６に搭載し、取り付ける。前記ディー
ン等の相互参照特許出願「光集積回路マイクロベンチシ
ステム」に記載されるように、チップ背面２２上には反
射鏡１８および相互作用チャンネル２０が形成される。
チップ１２をウェーハ支持体７６から取り外し、イソプ
ロパノール（IPA）、トリクロロエチレンまたはアセト
ン溶液を用いて洗浄し、脱イオン水溶液でリンスし、そ
して吹き付け乾燥する。次に、チップ１２を反射鏡１８
が金属蒸気に曝露されるように傾斜させて搭載し、取り
付けることによって、鏡面１８を金属、好ましくはTi:A
u、Ti:AgまたはAl:Ag:Auの蒸気で被覆し、かくして反射
鏡１８が形成される。最後に、チップ１２を再びウェー
ハ支持体７６からリフトオフし、そして前記の技術を用
いて洗浄する。

【００３６】図５を参照して説明すると、MMIC、HBTま
たはHEMT回路部品のような能動電子回路部品８０および
１つまたは多数のモノリシックフォトレシーバーディバ
イス１０を含んでいるチップ３８を形成するために、チ
ップ１２をダイヤモンドスクライブ法または同様の方法
を用いてカットすることができる。特に、図５Ａは多重
ディバイス１０を含んでいるそのようなチップ３８の上
面説明図を示す。図５Ｂは図５Ａに図解されるチップ３
８の底面説明図を示し、そして図５Ｃおよび５Ｄは、そ
れぞれ、チップ３８に含まれるモノリシックレシーバー
ディバイス１０の分解断面説明図および上面説明図を示
す。

【００３７】図６を参照して説明すると、整合ネットワ
ーク回路部品およびバイアホール相互接続８６のよう
な、本発明で参照される前記トラン等の特許出願「スナ
ップオン熱圧縮ボンディングのための装置と方法」によ
り教示されるチップ支持体３２の表面に形成された複数
のロッドリセプタ３４を有する受動回路部品８４を含ん
でいる標準的なチップ支持体３２が与えられている。各
ロッドリセプタ３４は一般に円筒状形状とされ、チップ
支持体３２上にメッキされたときにロッド３３（図示さ
れず）を受容するための中央配置の井戸をなす中空中間
部を有する。ロッド３３と嵌合、係合するためのロッド
リセプタ３４の端部または口部にはリップ部３５が形成
される。ロッドリセプタ３４は、軟質金（Au）のよう
な、導電性でかつ熱誘発応力に追従する材料から製造さ
れるのが好ましい。

【００３８】図７を参照して説明すると、チップ３８は
チップ支持体３２にフリップチップボンディング法で結
合されてサブモジュール９０を形成するが、この場合各
ロッド３３は対応するロッドリセプタ３４と軸方向に心
合わせされ、そしてロッドリセプタ３４と接触せしめら
れる。次に、ロッド３３とロッドリセプタ３４とを一緒
に突き合わせ、またははめ合わせると、ロッド３３は変
形せしめられてロッドリセプタ３４と嵌合、結合され
る。ロッド３３がロッドリセプタ３４内にさらに配置さ
れるにつれて、ロッド３３の端部がロッドリセプタ３４
のハウジングの井戸部に係合して、ロッド３３の外壁が
拡げられ、ロッドリセプタ３４のリップ部の下方でカー
ル状になり、かくしてロッド３３をロッドリセプタ３４
の中にしっかりと嵌合、結合させ、それに対応して光子
レシーバーディバイス１０をチップ支持体３２にしっか
りと嵌合、結合する。この接続法、好ましくは熱圧縮ボ
ンディング法は熱および力を適用しながら行われ、それ
によって強いインターロックがもたらされる。

【００３９】図８および９を参照して説明すると、サブ
モジュール９０は、デュアルインラインパッケージ、ボ
ールグリッドアレイ（BGA）パッケージまたは表面実装
技術（SMT）パッケージのような万能型（標準型）金属
またはプラスチックパッケージ２８の中にパッケージ化
される。図９に示されるサブモジュール９０は、金−ス
ズ（Au/Sn）共晶はんだまたは同様の技術を用いてパッ
ケージハウジングのベース３６に固定される。

【００４０】そして、図１０に示されるように、光ファ
イバー３０は、そのファイバー３０をパッケージ２８の
側壁４４に取り付けられた管状ケーシング４２を通して
延在させることにより、サブモジュール９０のファイバ
ーチャンネル２０中に配置される。光ファイバー３０
は、ファイバーチャンネル２０の中に、気密Au/Sn共晶
はんだまたはエポキシ取付け法のようなファイバー集成
技術を用いて固定される。パッケージカバー４８は、パ
ッケージ２８の開口５０に、パッケージ２８がプラスチ
ック材料から形成されているかどうか、または金属材料
から形成されているかどうかに依存して、継目シーラー
法、レーザーウェルダー法またはプラスチック成形法を
用いて封止される。

【００４１】本発明の利点によれば、前記モノリシック
光子レシーバーディバイス技術は、増幅器、受信機およ
び送信機を使用する可能性のある宇宙用途、アビオニク
ス用途および商業用途に使用される全ての電子ディバイ
スに適用することができる。自動処理製造法を用いる
と、光子レシーバーディバイスのアレイを製作し、フリ
ップチップボンディング法でディバイスに取り付けて高
信頼性の低コスト電気光学アセンブリを製造することが
できる。

【００４２】以上の教示に照らして、本発明には、明ら
かに、多数の修正および変更が可能である。従って、本
発明は、前記特許請求の範囲内であるが、前記で具体的
に説明されたものとは別の方法でも実施できることを理
解すべきである。

【図面の簡単な説明】

【図１】図１は、本発明によるモノリシック光子レシー
バーディバイスの側断面説明図である。

【図２】図２は、本発明によるパッケージ化光子レシー
バーモジュールの側断面説明図である。

【図３】図3Ａ〜３Ｐは、本発明によるモノリシック光
子レシーバーディバイスの製作工程を断面図として説明
するものである。

【図４】図４は、フリップチップの搭載、取り付けに適
したロッド相互接続手段を有する本発明のモノリシック
光子レシーバーディバイスの断面説明図である。

【図５】図５Ａは、スクライビングされたチップ上に含
まれる多重光子レシーバーディバイスの上面説明図であ
る。図５Ｂは、スクライビングされたチップ上に含まれ
る多重光子レシーバーディバイスの底面説明図である。
図５Ｃは、図５Ａ〜５Ｂに図解されるモノリシック光子
レシーバーディバイスの側断面説明図である。図５Ｄ
は、図５Ｃに図解されるモノリシック光子レシーバーデ
ィバイスの上面説明図である。

【図６】図６Ａは、多重ロッドリセプタ構造を含むチッ
プ支持体の上面説明図である。図６Ｂは、図６Ａに図解
されるロッドリセプタ構造の側断面説明図である。

【図７】図７は、図６Ａに図解されるチップ支持体に搭
載し、取り付けられている、図５Ａに図解されるスクラ
イビングされたチップの上面説明図である。

【図８】図８Ａは、常用のフォトニクスパッケージのハ
ウジングの側断面説明図である。図８Ｂは、図８Ａに図
解される常用フォトニクスパッケージハウジングの上面
説明図である。

【図９】図９Ａは、モノリシックフォトニクスレシーバ
ーディバイス、並びに図８Ａおよび８Ｂに図解される常
用フォトニクスパッケージハウジングの平らなベースに
搭載し、取り付けられているチップ支持体を含むパッケ
ージ化光子レシーバーモジュールの側断面説明図であ
る。図９Ｂは、図９Ａに図解されるパッケージ化光子レ
シーバーモジュールの上面説明図である。

【図１０】図１０は、パッケージカバーおよびファイバ
ーピグテーリングを含んでいる、図９Ａに図解されるパ
ッケージ化光子レシーバーモジュールの側断面説明図で
ある。

【符号の説明】

１０光子レシーバーディバイス１２半導体チップ１４光電子レシーバー構造１６チップ前面１７光信号１８反射鏡２０ファイバーチャンネル２２チップ背面２４パッケージ化フォトニクスレシーバーモジュール２８ディバイスパッケージ３０光ファイバー３２チップ支持体３３フリップチップボンディングロッド３４ロッドリセプタ３５リップ部３６ディバイスパッケージのベース３８チップ４０チップ支持体表面４２管状ケーシング４４パッケージ側壁４８パッケージカバー５０パッケージの開口５２能動層５４フォトレジスト層５６パターンマスク５８フォトレジストマスク６０絶縁膜６２ウインドウ領域６４フォトレジストマスク６６電気コンタクト６８金属化合物７０アルミニウム薄膜７２フォトレジスト層７４金層７６ウェーハ支持体８０光電子MMICディバイス構造８４受動回路部品８６バイアホール相互接続９０サブモジュール

───────────────────────────────────────────────────── フロントページの続き (72)発明者アラン・エム・ハーシュバーグアメリカ合衆国カリフォルニア州91362, サウザンド・オウクス，ポカノ・コート 3055 (72)発明者ルイス・エム・ロチンアメリカ合衆国カリフォルニア州95762, エル・ドラド・ヒルズ，ステイジ・ストップ・コート 301 (72)発明者ロナルド・エル・ストリジェクアメリカ合衆国カリフォルニア州95020, ギルロイ，ソウルダッド・ストリート 9059 (72)発明者エリック・アール・アンダーソンアメリカ合衆国カリフォルニア州90278, リダンド・ビーチ，フィスク・レイン 2515 (72)発明者エドワード・エイ・レゼクアメリカ合衆国カリフォルニア州90505, トーランス，パセオ・トートゥガス 4720 Ｆターム(参考） 2H037 BA11 CA38 DA04 DA06 DA12 DA16 4M104 AA04 AA05 BB02 BB09 BB11 BB15 CC05 DD08 DD16 DD17 DD19 DD20 DD35 DD52 DD68 EE09 EE15 EE16 EE17 EE18 FF03 FF13 FF17 GG02 GG05 5F088 AB07 BB01 CB14 DA20 EA06 HA09 JA03 JA11 JA14

Claims

【特許請求の範囲】

【請求項１】光子レシーバーディバイスであって、次
の：前面、該前面の反対側の背面、第一結晶面および第
二結晶面を有するチップ；該チップ前面上の光電子ディ
バイス；該光電子ディバイスの反対側に整列されている
該第一結晶面中における該チップ背面上の反射鏡；およ
び該第一結晶面と交差している該第二結晶面中における
該チップ背面上のチャンネルを含む上記の光子レシーバ
ーディバイス。
【請求項２】チップがガリウムヒ素（GaAs）、ガリウ
ムリン（GaP）、インジウムヒ素（InAs）およびインジ
ウムリン（InP）より成る群から選ばれる第ＩＩＩ−Ｖ
族半導体材料である、請求項１に記載の光子レシーバー
ディバイス。
【請求項３】反射鏡が平らな反射表面を有する、請求
項１に記載の光子レシーバーディバイス。
【請求項４】平らな反射表面が約３６〜５３度の結晶
面角を有する、請求項３に記載の光子レシーバーディバ
イス。
【請求項５】反射鏡が反射曲面を有する、請求項１に
記載の光子レシーバーディバイス。
【請求項６】反射曲面が放物面形状である、請求項５
に記載の光子レシーバーディバイス。
【請求項７】光子レシーバーディバイスの製造方法で
あって、次の：前面、該前面の反対側の背面、第一結晶
面および第二結晶面を有するチップを用意し；該チップ
前面上に光電子ディバイスを形成し；該チップ背面を該
第一結晶面に沿ってエッチングして反射鏡を形成し；該
チップ背面を該第二結晶面に沿ってエッチングしてチャ
ンネルを該反射鏡と交差するように形成し；そして該反
射鏡の表面を金属材料で被覆する工程を含む上記の方
法。
【請求項８】チップを用意する工程が、ガリウムヒ素
（GaAs）、ガリウムリン（GaP）、インジウムヒ素（InA
s）またはインジウムリン（InP）より成る群から選ばれ
る第ＩＩＩ−Ｖ族半導体材料のチップを選択する工程を
さらに含む、請求項７に記載の方法。
【請求項９】チップ前面上に光電子ディバイスを形成
する工程が、次の：該チップ前面上で結晶ディバイス層
をエピタキシャル成長させ；該結晶ディバイス層上にフ
ォトレジストマスクを該光電子ディバイスの構造に相当
するパターンで形成し；該チップ前面を選択的にエッチ
ングして該光電子ディバイス構造を形成し；そして該フ
ォトレジストマスクを該チップ前面から取り除き、それ
によって該光電子ディバイス構造を露出させる工程をさ
らに含む、請求項７に記載の方法。
【請求項１０】パッケージ化光子レシーバーシステム
であって、次の：複数の側壁、および該複数の側壁に取
り付けられている平らなベースを有するパッケージ；該
パッケージ側壁の１つに取り付けられている管状ケーシ
ングにして、該１つの側壁を水平に貫通、延在している
そのような管状ケーシング；該平らなベースの表面に取
り付けられているチップ支持体；該チップ支持体の表面
に取り付けられているチップにして、前面、該前面の反
対側の背面、第一結晶面および第二結晶面を有し、該チ
ップ前面が該チップ支持体表面に取り付けられているそ
のようなチップ；該チップ前面上に含まれている光電子
ディバイス；該チップ背面の第一結晶面中に含まれてい
る反射鏡；該チップ第二結晶面中における該チップ背面
上に含まれているチャンネルにして、該第一結晶面と交
差しているそのようなチャンネル；および該管状ケーシ
ング内に配置されている光源にして、光信号を該チャン
ネル内に伝播させる手段を有し、それによって該光信号
が該チャンネルに沿って走行し、そして該反射鏡の表面
で反射され、それにより該光電子ディバイスに到達する
そのような光源を含む、上記のパッケージ化光子レシー
バーシステム。