JPH0812858B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0812858B2 JPH0812858B2 JP63016124A JP1612488A JPH0812858B2 JP H0812858 B2 JPH0812858 B2 JP H0812858B2 JP 63016124 A JP63016124 A JP 63016124A JP 1612488 A JP1612488 A JP 1612488A JP H0812858 B2 JPH0812858 B2 JP H0812858B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- etched
- region
- semiconductor device
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Non-Volatile Memory (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、半導体装置の製造方法に関し、詳しくは、
半導体装置用の所定パターンを形成するためのパターン
形成用非エッチング材料をウェハ上に堆積させ、該ウェ
ハをエッチングして前記所定パターンを形成する半導体
装置の製造方法に関する。
半導体装置用の所定パターンを形成するためのパターン
形成用非エッチング材料をウェハ上に堆積させ、該ウェ
ハをエッチングして前記所定パターンを形成する半導体
装置の製造方法に関する。
［従来の技術］ この種の半導体装置の製造方法において、従来から一
般的に知られているものに、たとえば次に示すようなも
のがあった。
般的に知られているものに、たとえば次に示すようなも
のがあった。
第６図は、Erasable and Programable Read Only
Memory（以下EPROMという）のメモリセルを示す。図
中、１は分離酸化膜（２重線に囲まれた領域）、２は第
１ゲート（点線部分）、３はフローティングゲート（斜
線部分）、４はコントロールゲート、５はソースコンタ
クト、６はドレインコンタクトである。
Memory（以下EPROMという）のメモリセルを示す。図
中、１は分離酸化膜（２重線に囲まれた領域）、２は第
１ゲート（点線部分）、３はフローティングゲート（斜
線部分）、４はコントロールゲート、５はソースコンタ
クト、６はドレインコンタクトである。
第７図は、第６図中のＡ−Ａ′断面図である。
次に、第６図および第７図に基づいて、EPROMの製造
方法の概略を説明する。
方法の概略を説明する。
シリコン基板11上の所望の箇所に分離酸化膜１を形成
し、次にゲート絶縁膜７を形成後に、第１のポリシリコ
ンを堆積し、パターニングし、第１ゲート２を形成す
る。次いで、ポリポリ間絶縁膜８を形成した後第２のポ
リシリコン（または高融点金属シリサイド／ポリシリコ
ン）電極を堆積し、写真製版後にエッチングによりコン
トロールゲート４を形成する。
し、次にゲート絶縁膜７を形成後に、第１のポリシリコ
ンを堆積し、パターニングし、第１ゲート２を形成す
る。次いで、ポリポリ間絶縁膜８を形成した後第２のポ
リシリコン（または高融点金属シリサイド／ポリシリコ
ン）電極を堆積し、写真製版後にエッチングによりコン
トロールゲート４を形成する。
続いて、ポリポリ間絶縁膜8,第１ゲート２をエッチン
グし、第１のポリシリコンにより電気的に浮遊したゲー
ト電極であるフローティングゲート３を形成する。これ
らのポリシリコン（または高融点金属シリサイド／ポリ
シリコン）電極のエッチングを行なう際においては、通
常エッチングの終点検出器を用いて下地に極力不要なダ
メージを与えないようにせんとしていた。
グし、第１のポリシリコンにより電気的に浮遊したゲー
ト電極であるフローティングゲート３を形成する。これ
らのポリシリコン（または高融点金属シリサイド／ポリ
シリコン）電極のエッチングを行なう際においては、通
常エッチングの終点検出器を用いて下地に極力不要なダ
メージを与えないようにせんとしていた。
終点検出器は、エッチング時のプラズマの発光スペク
トルを監視し、被エッチング材料がなくなったときの発
光スペクトルの変化を検出してエッチングの終点を検出
するものである。
トルを監視し、被エッチング材料がなくなったときの発
光スペクトルの変化を検出してエッチングの終点を検出
するものである。
すなわち、第４図に示すように、高周波電源RF,電極4
2,石英チャンバ40等からなる周知のプラズマエッチング
装置に対し、光検出器48および終点判定器50からなる終
点検出器52を臨ませ、ウエハ56上に生じたプラズマ44か
ら発せられるプラズマ発光46を前記光検出器48により受
光する。この光検出器48前面にはフィルタ（図示せず）
が設けられており、所望の波長の発光のみを測定する。
この光検出器48によってウエハ56からの物理量の一例で
ある発光スペクトルが検出され、その変化を終点判定器
50により判定しその判定結果に基づいてスイッチ54がOF
Fに切換えられ、エッチング工程を終了させる。つま
り、この終点検出器52は、ウエハ56上に形成されている
被エッチング材料の有無に伴うプラズマ中のラジカルの
種類（または量）の変化を検出し、その検出結果に基づ
いてエッチングが終点に達したことを判定するものであ
る。
2,石英チャンバ40等からなる周知のプラズマエッチング
装置に対し、光検出器48および終点判定器50からなる終
点検出器52を臨ませ、ウエハ56上に生じたプラズマ44か
ら発せられるプラズマ発光46を前記光検出器48により受
光する。この光検出器48前面にはフィルタ（図示せず）
が設けられており、所望の波長の発光のみを測定する。
この光検出器48によってウエハ56からの物理量の一例で
ある発光スペクトルが検出され、その変化を終点判定器
50により判定しその判定結果に基づいてスイッチ54がOF
Fに切換えられ、エッチング工程を終了させる。つま
り、この終点検出器52は、ウエハ56上に形成されている
被エッチング材料の有無に伴うプラズマ中のラジカルの
種類（または量）の変化を検出し、その検出結果に基づ
いてエッチングが終点に達したことを判定するものであ
る。
そこで、この終点検出器52による検出感度はエッチン
グ面積の占める割合に正比例する。第２のポリシリコン
（または高融点金属シリサイド／ポリシリコン）のエッ
チング時にはエッチングされるのはメモリセルの中でコ
ントロールゲートの占める部分を除いた部分であり、た
とえば、第６図に示すものでは である。また、次の第１のポリシリコンのエッチングで
は、エッチングされるのはコントロールゲート４の占め
る部分を除いた領域のうち第１ゲート２の存在する部分
であり、たとえば第６図では、 である。また、ウエハ全体ではさらにチップ中でメモリ
セルの占める割合を掛けたものがエッチング領域の占め
る割合になる。
グ面積の占める割合に正比例する。第２のポリシリコン
（または高融点金属シリサイド／ポリシリコン）のエッ
チング時にはエッチングされるのはメモリセルの中でコ
ントロールゲートの占める部分を除いた部分であり、た
とえば、第６図に示すものでは である。また、次の第１のポリシリコンのエッチングで
は、エッチングされるのはコントロールゲート４の占め
る部分を除いた領域のうち第１ゲート２の存在する部分
であり、たとえば第６図では、 である。また、ウエハ全体ではさらにチップ中でメモリ
セルの占める割合を掛けたものがエッチング領域の占め
る割合になる。
この事情は、フローティングゲートトンネル酸化膜
（FLOTOX）型のElectrically Erasable and Program
able Read Only Memory（以下EEPROMという）でも全
く同じであるが、EEPROMではEPROMと同じ構造のダブル
ポリシリコン構造の他にシングルポリシリコン構造の選
択ゲートを持つことが一般的である。
（FLOTOX）型のElectrically Erasable and Program
able Read Only Memory（以下EEPROMという）でも全
く同じであるが、EEPROMではEPROMと同じ構造のダブル
ポリシリコン構造の他にシングルポリシリコン構造の選
択ゲートを持つことが一般的である。
このため、メモリセル中で第１ゲートの占める面積は
通常EPROMよりも少ない。
通常EPROMよりも少ない。
このように、コントロールゲート4,フローティングゲ
ート３を形成した後にリンガラス等の層間絶縁膜21を堆
積し、所望の箇所にソースコンタクト5,ドレインコンタ
クト６を形成し、アルミ配線９を形成した後に最終保護
膜10で覆う。
ート３を形成した後にリンガラス等の層間絶縁膜21を堆
積し、所望の箇所にソースコンタクト5,ドレインコンタ
クト６を形成し、アルミ配線９を形成した後に最終保護
膜10で覆う。
［発明が解決しようとする課題］ EPROMあるいはEEPROMは以上説明したようにして製造
され、たとえば、チップ全体に占めるEPROMの割合が５
％の場合は被エッチング材料の占める面積の割合は2.5
％程度となり（第１ゲートエッチング時）終点が検出し
にくくなるのである。特に、たとえばEPROMあるいはEEP
ROMを内蔵したマイコンなどでは前記被エッチング材料
の占める面積の割合が少なく、前記欠点が顕著に現れる
のである。
され、たとえば、チップ全体に占めるEPROMの割合が５
％の場合は被エッチング材料の占める面積の割合は2.5
％程度となり（第１ゲートエッチング時）終点が検出し
にくくなるのである。特に、たとえばEPROMあるいはEEP
ROMを内蔵したマイコンなどでは前記被エッチング材料
の占める面積の割合が少なく、前記欠点が顕著に現れる
のである。
すなわち、従来の半導体装置の製造方法では、特に、
チップ上におけるパターン形成領域の占める割合が小さ
い場合には、所定パターンを形成するためのパターン形
成用被エッチング材料の表面積の占める割合が非常に小
さくなり、エッチングの終了時すなわち終点到達時にお
ける物理量の変化が少なくなるために、終点検出器によ
るその物理量の変化が検出しにくくなり、エッチング工
程の正確な終了制御ができにくくなって、下地にダメー
ジを与えたり、または、逆にエッチングが不十分となる
等の欠点が生じていた。
チップ上におけるパターン形成領域の占める割合が小さ
い場合には、所定パターンを形成するためのパターン形
成用被エッチング材料の表面積の占める割合が非常に小
さくなり、エッチングの終了時すなわち終点到達時にお
ける物理量の変化が少なくなるために、終点検出器によ
るその物理量の変化が検出しにくくなり、エッチング工
程の正確な終了制御ができにくくなって、下地にダメー
ジを与えたり、または、逆にエッチングが不十分となる
等の欠点が生じていた。
本発明は、係る実情に鑑み考え出されたものであり、
その目的は、ウェハ上におけるパターンを形成するため
のパターン形成用被エッチング材料の表面積の占める割
合が小さい場合でも、エッチング工程の正確な終了制御
を行ない得る半導体装置の製造方法を提供することであ
る。
その目的は、ウェハ上におけるパターンを形成するため
のパターン形成用被エッチング材料の表面積の占める割
合が小さい場合でも、エッチング工程の正確な終了制御
を行ない得る半導体装置の製造方法を提供することであ
る。
［課題を解決するための手段］ 本発明は、半導体装置用の所定パターンを形成するた
めのパターン形成用被エッチング材料をウェハ上に堆積
させ、このウェハをエッチングして所定パターンを形成
する半導体装置の製造方法において、ウェハ上にパター
ン形成用被エッチング材料以外の被エッチング材料を、
パターン形成用被エッチング材料とパターン形成用被エ
ッチング材料以外の被エッチング材料とのチップ上の面
積が全チップ面積に対して所定の割合以上となるよう
に、余分に堆積させ、パターン形成用被エッチング材料
と余分に堆積させた被エッチング材料とを同時にエッチ
ングし、パターン形成用被エッチング材料ばかりでなく
余分に堆積させた被エッチング材料のエッチングの終了
に伴って生ずる発光スペクトルの変化を検出し、この検
出に基づいてエッチング工程の終了を制御することを特
徴とする。
めのパターン形成用被エッチング材料をウェハ上に堆積
させ、このウェハをエッチングして所定パターンを形成
する半導体装置の製造方法において、ウェハ上にパター
ン形成用被エッチング材料以外の被エッチング材料を、
パターン形成用被エッチング材料とパターン形成用被エ
ッチング材料以外の被エッチング材料とのチップ上の面
積が全チップ面積に対して所定の割合以上となるよう
に、余分に堆積させ、パターン形成用被エッチング材料
と余分に堆積させた被エッチング材料とを同時にエッチ
ングし、パターン形成用被エッチング材料ばかりでなく
余分に堆積させた被エッチング材料のエッチングの終了
に伴って生ずる発光スペクトルの変化を検出し、この検
出に基づいてエッチング工程の終了を制御することを特
徴とする。
［作用］ 本発明によれば、パターン形成用被エッチング材料ば
かりでなくそれ以外の余分に堆積させた被エッチング材
料をも併せて同時にエッチングを行なうため、余分に堆
積させた被エッチング材料の表面をも含めた広い面積か
ら、エッチングの終了に伴なう発光スペクトルの変化が
生ずる。
かりでなくそれ以外の余分に堆積させた被エッチング材
料をも併せて同時にエッチングを行なうため、余分に堆
積させた被エッチング材料の表面をも含めた広い面積か
ら、エッチングの終了に伴なう発光スペクトルの変化が
生ずる。
［発明の実施例］ 次に、本発明の一実施例を図面に基づいて説明する。
第１図において、12は半導体チップであり、13は半導
体チップ12のEPROMメモリセル領域、14はダミーエッチ
ング領域である。
体チップ12のEPROMメモリセル領域、14はダミーエッチ
ング領域である。
第２図に、ダミーエッチング領域の構成を示す。
15は、第１のポリシリコンおよび第２のポリシリコン
（または高融点金属シリサイド／ポリシリコン）を残し
たダブルポリシリコン領域、16はメモリセル領域をエッ
チングする際に同時にエッチングを行なうエッチング領
域である。
（または高融点金属シリサイド／ポリシリコン）を残し
たダブルポリシリコン領域、16はメモリセル領域をエッ
チングする際に同時にエッチングを行なうエッチング領
域である。
第3A図は、エッチング前のメモリセル領域13およびダ
ミーエッチング領域14の断面構造を示す。但し、メモリ
セル領域13の断面は第６図のＢ−Ｂ′断面図である。第
3B図はエッチング後のメモリセル領域13およびダミーエ
ッチング領域14の断面構造を示す。
ミーエッチング領域14の断面構造を示す。但し、メモリ
セル領域13の断面は第６図のＢ−Ｂ′断面図である。第
3B図はエッチング後のメモリセル領域13およびダミーエ
ッチング領域14の断面構造を示す。
両図中、17はフローティングゲート作製用の第１のポ
リシリコンであり、18はコントロールゲート作製用の第
２のポリシリコンであり、両者共に被エッチング材料の
一例である。
リシリコンであり、18はコントロールゲート作製用の第
２のポリシリコンであり、両者共に被エッチング材料の
一例である。
このメモリセル領域13およびダミーエッチング領域14
をたとえば第４図に示す方法によりエッチングする。
をたとえば第４図に示す方法によりエッチングする。
この第４図は、いわゆるプラズマエッチングの概略図
を示したものであり、石英チャンバ40内に、１対の電極
42を備え、その電極42に高周波電源RFを接続してある。
この高周波電極RFは、13.5MHzで数100V程度のものであ
る。また、前記石英チャンバ40内は、真空ポンプにより
10-2〜1Paぐらいの真空に保たれる。さらに、エッチャ
ントとしてCF4（四フッ化炭素）等のガスを供給し得る
よう構成されている。そして、下側の電極42上にウエハ
56を載置し、スイッチ54をONに切換えて電圧を印加し、
エッチングを行なう。エッチングにおいては、１対の電
極42の間にプラズマ44が発生し、そのプラズマ44から発
せられるプラズマ発光46を光検出器48により検出し、そ
の検出出力を終点判定器50に導入している。前記光検出
器48の前面にはフィルタ（図示せず）が備えられてお
り、所望の波長の発光のみを観測できるように構成して
いる。
を示したものであり、石英チャンバ40内に、１対の電極
42を備え、その電極42に高周波電源RFを接続してある。
この高周波電極RFは、13.5MHzで数100V程度のものであ
る。また、前記石英チャンバ40内は、真空ポンプにより
10-2〜1Paぐらいの真空に保たれる。さらに、エッチャ
ントとしてCF4（四フッ化炭素）等のガスを供給し得る
よう構成されている。そして、下側の電極42上にウエハ
56を載置し、スイッチ54をONに切換えて電圧を印加し、
エッチングを行なう。エッチングにおいては、１対の電
極42の間にプラズマ44が発生し、そのプラズマ44から発
せられるプラズマ発光46を光検出器48により検出し、そ
の検出出力を終点判定器50に導入している。前記光検出
器48の前面にはフィルタ（図示せず）が備えられてお
り、所望の波長の発光のみを観測できるように構成して
いる。
このようなプラズマエッチングにおいて、エッチング
が終了して被エッチング材料がなくなれば、プラズマ中
のラジカルの種類（または量）が大きく変化するのであ
り、このラジカルによる発光の変化を前記光検出器48に
より発光スペクトルの変化として検出し、終点判定器50
によりエッチングが終点に達したことを判定する。この
光検出器48および終点判定器50によりエッチングが終点
に達したことすなわちエッチングが終了したことを検出
する終点検出器52が構成されている。そして、前記終点
判定器50によるエッチングが終点に達した旨の判定結果
に基づいて、前記スイッチ54がOFFに切換えられ、エッ
チングの終了制御が行なわれる。
が終了して被エッチング材料がなくなれば、プラズマ中
のラジカルの種類（または量）が大きく変化するのであ
り、このラジカルによる発光の変化を前記光検出器48に
より発光スペクトルの変化として検出し、終点判定器50
によりエッチングが終点に達したことを判定する。この
光検出器48および終点判定器50によりエッチングが終点
に達したことすなわちエッチングが終了したことを検出
する終点検出器52が構成されている。そして、前記終点
判定器50によるエッチングが終点に達した旨の判定結果
に基づいて、前記スイッチ54がOFFに切換えられ、エッ
チングの終了制御が行なわれる。
なお、第3B図において、ダミーエッチング領域14で、
端部がエッチングされずに残っているのは、第２図で示
したようにダブルポリシリコン領域15よりエッチング領
域16を小さくしたためである。このように、ダブルポリ
シリコン領域15よりもエッチング領域16を小さくしたの
は、同一サイズでエッチングを行なうと、第5A図に示し
たように、わずかにマスク合わせずれが生じた場合にエ
ッチング後、第5B図に示したエッチング残20が発生し、
これが飛散して異物としてウエハ上に付着し、製品歩留
りを悪化させるためである。
端部がエッチングされずに残っているのは、第２図で示
したようにダブルポリシリコン領域15よりエッチング領
域16を小さくしたためである。このように、ダブルポリ
シリコン領域15よりもエッチング領域16を小さくしたの
は、同一サイズでエッチングを行なうと、第5A図に示し
たように、わずかにマスク合わせずれが生じた場合にエ
ッチング後、第5B図に示したエッチング残20が発生し、
これが飛散して異物としてウエハ上に付着し、製品歩留
りを悪化させるためである。
対策としては、前記とは逆に、ダブルポリシリコン領
域15よりもエッチング領域16を大きくしてもよい。この
アンダサイズ量またはオーバサイズ量はパターニング精
度，エッチング時の寸法シフト量等を勘案して決定すれ
ばよい。
域15よりもエッチング領域16を大きくしてもよい。この
アンダサイズ量またはオーバサイズ量はパターニング精
度，エッチング時の寸法シフト量等を勘案して決定すれ
ばよい。
なお、第5A図中19はレジストである。
また、前記ダミーエッチング領域14を設ける領域とし
ては、半導体チップ12上の空き領域やアルミ配線領域等
を利用するのが望ましい。
ては、半導体チップ12上の空き領域やアルミ配線領域等
を利用するのが望ましい。
また、エッチング領域としては、全チップ面積の10％
程度であれば終点検出器52は十分に作動することが確認
できた。
程度であれば終点検出器52は十分に作動することが確認
できた。
なお、本実施例では、EPROM,EEPROMおよびそれらを内
蔵したマイコンについて説明したが、これらディバイス
に限定する必要はなく、終点検出器を用いたエッチング
において、エッチング面積が小さいため、エッチングの
終了制御に必要となる十分な物理量の変化が検出できな
い場合には、同様にダミーエッチング領域を設けること
により同様の効果を得ることができる。
蔵したマイコンについて説明したが、これらディバイス
に限定する必要はなく、終点検出器を用いたエッチング
において、エッチング面積が小さいため、エッチングの
終了制御に必要となる十分な物理量の変化が検出できな
い場合には、同様にダミーエッチング領域を設けること
により同様の効果を得ることができる。
また、本実施例では、パターン形成領域とダミーエッ
チング領域とのエッチングを同時に行なったが、本発明
はこれに限らず、エッチングの開始時点は必ずしも同時
でなくてもよい。さらに、本実施例では、パターン形成
領域とダミーエッチング領域とのエッチングが同時に終
了するように両被エッチング材料の厚さや材質等を選定
したが、本発明はこれに限るものではなく、たとえば、
ダミーエッチング領域に、パターン形成領域の被エッチ
ング材料と同時にエッチングが終了する領域の他にパタ
ーン形成領域の被エッチング材料よりも幾分早くエッチ
ングが終了する領域を形成し、パターン形成領域の被エ
ッチング材料よりも幾分早く発光スペクトルの変化を検
出することにより、エッチングの終了が間近いことを判
定し、それに基づいてエッチング速度を低減させるな
ど、種々の高度なエッチング制御を行なってもよい。
チング領域とのエッチングを同時に行なったが、本発明
はこれに限らず、エッチングの開始時点は必ずしも同時
でなくてもよい。さらに、本実施例では、パターン形成
領域とダミーエッチング領域とのエッチングが同時に終
了するように両被エッチング材料の厚さや材質等を選定
したが、本発明はこれに限るものではなく、たとえば、
ダミーエッチング領域に、パターン形成領域の被エッチ
ング材料と同時にエッチングが終了する領域の他にパタ
ーン形成領域の被エッチング材料よりも幾分早くエッチ
ングが終了する領域を形成し、パターン形成領域の被エ
ッチング材料よりも幾分早く発光スペクトルの変化を検
出することにより、エッチングの終了が間近いことを判
定し、それに基づいてエッチング速度を低減させるな
ど、種々の高度なエッチング制御を行なってもよい。
以上要するに、本発明は、パターン形成領域の被エッ
チング材料とダミーエッチング領域の被エッチング材料
とが、エッチング工程において、或る一時期重複して同
時にエッチングされるものであればよいのであり、エッ
チング工程において最初から最後まで同時にエッチング
される必要はない。
チング材料とダミーエッチング領域の被エッチング材料
とが、エッチング工程において、或る一時期重複して同
時にエッチングされるものであればよいのであり、エッ
チング工程において最初から最後まで同時にエッチング
される必要はない。
［発明の効果］ 前記構成を有する本発明は、パターン形成用被エッチ
ング材料の表面ばかりでなくそれ以外の余分に堆積させ
た被エッチング材料の面積をも含めた広い面積からエッ
チングの終了に伴なう発光スペクトルの変化が発生する
ため、その広い面積からの発光スペクトルの変化を検出
してエッチング工程の終了制御を行なうことができ、エ
ッチング工程の終了制御が正確かつ容易となり、下地の
ダメージやエッチングの不十分という不都合な現象を極
力防止得る。また、余分に堆積された被エッチング材料
は、全チップ面積に対して所定の割合以上となればよい
ため、余分に堆積させる被エッチング材料の堆積工程が
容易となり、簡便な方法で高精度にエッチング工程の終
了制御を行なうことが可能となる。
ング材料の表面ばかりでなくそれ以外の余分に堆積させ
た被エッチング材料の面積をも含めた広い面積からエッ
チングの終了に伴なう発光スペクトルの変化が発生する
ため、その広い面積からの発光スペクトルの変化を検出
してエッチング工程の終了制御を行なうことができ、エ
ッチング工程の終了制御が正確かつ容易となり、下地の
ダメージやエッチングの不十分という不都合な現象を極
力防止得る。また、余分に堆積された被エッチング材料
は、全チップ面積に対して所定の割合以上となればよい
ため、余分に堆積させる被エッチング材料の堆積工程が
容易となり、簡便な方法で高精度にエッチング工程の終
了制御を行なうことが可能となる。
第１図は半導体チップの全体正面図、第２図は半導体チ
ップ上に形成されたダミーエッチング領域の構成の一例
を示す平面図、第3A図はエッチング前の被エッチング材
料の断面構造を示す図、第3B図はエッチング後の被エッ
チング材料の断面構造を示す図、第４図はエッチング装
置およびエッチング工程の終了制御を行なうための装置
の概略を示す説明図、第5A図は比較例におけるエッチン
グ前の被エッチング材料の断面構造を示す図、第5B図は
比較例におけるエッチング後の被エッチング材料の断面
構造を示す図、第６図はEPROMのメモリセルの一例を示
す平面図、第７図はメモリセル部分の構造を示す断面図
（第６図におけるＡ−Ａ′断面）である。 図中、１は分離酸化膜、７はゲート絶縁膜、17は第１の
ポリシリコン、８はポリポリ間絶縁膜、18は第２のポリ
シリコン（または高融点金属シリサイド／ポリシリコン
２層膜）、３はフローティングゲート、４はコントロー
ルゲート、52は終点検出器、46はプラズマ発光、56はウ
エハ、14はダミーエッチング領域、13はメモリセル領域
である。
ップ上に形成されたダミーエッチング領域の構成の一例
を示す平面図、第3A図はエッチング前の被エッチング材
料の断面構造を示す図、第3B図はエッチング後の被エッ
チング材料の断面構造を示す図、第４図はエッチング装
置およびエッチング工程の終了制御を行なうための装置
の概略を示す説明図、第5A図は比較例におけるエッチン
グ前の被エッチング材料の断面構造を示す図、第5B図は
比較例におけるエッチング後の被エッチング材料の断面
構造を示す図、第６図はEPROMのメモリセルの一例を示
す平面図、第７図はメモリセル部分の構造を示す断面図
（第６図におけるＡ−Ａ′断面）である。 図中、１は分離酸化膜、７はゲート絶縁膜、17は第１の
ポリシリコン、８はポリポリ間絶縁膜、18は第２のポリ
シリコン（または高融点金属シリサイド／ポリシリコン
２層膜）、３はフローティングゲート、４はコントロー
ルゲート、52は終点検出器、46はプラズマ発光、56はウ
エハ、14はダミーエッチング領域、13はメモリセル領域
である。
Claims (1)
- 【請求項１】半導体装置用の所定パターンを形成するた
めのパターン形成用被エッチング材料をウェハ上に堆積
させ、該ウェハをエッチングして前記所定パターンを形
成する半導体装置の製造方法において、 前記ウェハ上に、前記パターン形成用被エッチング材料
以外の被エッチング材料を、前記パターン形成用被エッ
チング材料と前記パターン形成用被エッチング材料以外
の被エッチング材料とのチップ上の面積が全チップ面積
に対して所定の割合以上となるように余分に堆積させ、 前記パターン形成用被エッチング材料と前記余分に堆積
させた被エッチング材料とを同時にエッチングし、 前記パターン形成用被エッチング材料ばかりでなく前記
余分に堆積させた被エッチング材料のエッチングの終了
に伴って生ずる発光スペクトルの変化を検出し、該検出
に基づいてエッチング工程の終了を制御することを特徴
とする、半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63016124A JPH0812858B2 (ja) | 1988-01-26 | 1988-01-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63016124A JPH0812858B2 (ja) | 1988-01-26 | 1988-01-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01189924A JPH01189924A (ja) | 1989-07-31 |
| JPH0812858B2 true JPH0812858B2 (ja) | 1996-02-07 |
Family
ID=11907759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63016124A Expired - Lifetime JPH0812858B2 (ja) | 1988-01-26 | 1988-01-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0812858B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04164329A (ja) * | 1990-10-29 | 1992-06-10 | Nec Corp | 配線形成工程におけるプラズマ処理方法 |
| JP4460803B2 (ja) | 2001-09-05 | 2010-05-12 | パナソニック株式会社 | 基板表面処理方法 |
| EP1440468A2 (en) * | 2001-10-16 | 2004-07-28 | Koninklijke Philips Electronics N.V. | Multilevel poly-si tiling for semiconductor circuit manufacture |
| JP4552659B2 (ja) * | 2005-01-14 | 2010-09-29 | ヤマハ株式会社 | サイドスペーサ形成法 |
| JP2010147247A (ja) | 2008-12-18 | 2010-07-01 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61158144A (ja) * | 1984-12-28 | 1986-07-17 | Sony Corp | エツチング終点の検出法 |
-
1988
- 1988-01-26 JP JP63016124A patent/JPH0812858B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01189924A (ja) | 1989-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5747380A (en) | Robust end-point detection for contact and via etching | |
| US6746616B1 (en) | Method and apparatus for providing etch uniformity using zoned temperature control | |
| US5780315A (en) | Dry etch endpoint method | |
| US7294516B2 (en) | Test patterns and methods of controlling CMP process using the same | |
| US7589022B2 (en) | Method of chemical mechanical polishing and method of fabricating semiconductor device using the same | |
| JPH0812858B2 (ja) | 半導体装置の製造方法 | |
| JP3250465B2 (ja) | 電子シェーディングダメージの測定方法 | |
| US6352870B1 (en) | Method of endpointing plasma strip process by measuring wafer temperature | |
| TW538489B (en) | Method of forming a test pattern, method of measuring etching characteristic using the same and circuit for measuring the etching characteristic | |
| JP3439135B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| US6181018B1 (en) | Semiconductor device | |
| TW506013B (en) | Etching method and apparatus for semiconductor device | |
| US6114182A (en) | Measurement of electron shading damage | |
| JP2001267301A (ja) | エッチング進行度検出方法、エッチング方法、半導体装置の製造方法、エッチング進行度検出装置およびドライエッチング装置 | |
| US6677766B2 (en) | Shallow trench isolation step height detection method | |
| JP2003282853A (ja) | 固体撮像装置、半導体装置の製造方法及び固体撮像装置の製造方法 | |
| JP3109059B2 (ja) | ドライエッチング方法 | |
| JPH031529A (ja) | ドライエッチング方法およびその装置 | |
| JP3151791B2 (ja) | 限界寸法制御装置のモニタパターン及びその使用方法 | |
| JP3833603B2 (ja) | 半導体素子の製造方法 | |
| KR20040053175A (ko) | 반도체 디바이스 및 그 제조 방법 | |
| JP2004247470A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH05251383A (ja) | 半導体装置の製造方法 | |
| KR100739965B1 (ko) | 반도체 장치 제조를 위한 식각 방법 | |
| JPS61216329A (ja) | 半導体装置の製造方法 |