JPH0812660B2 - ベクトルデータ処理装置 - Google Patents

ベクトルデータ処理装置

Info

Publication number
JPH0812660B2
JPH0812660B2 JP2460389A JP2460389A JPH0812660B2 JP H0812660 B2 JPH0812660 B2 JP H0812660B2 JP 2460389 A JP2460389 A JP 2460389A JP 2460389 A JP2460389 A JP 2460389A JP H0812660 B2 JPH0812660 B2 JP H0812660B2
Authority
JP
Japan
Prior art keywords
vector
address
read
mask
write
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2460389A
Other languages
English (en)
Other versions
JPH02204861A (ja
Inventor
康博 中井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2460389A priority Critical patent/JPH0812660B2/ja
Publication of JPH02204861A publication Critical patent/JPH02204861A/ja
Publication of JPH0812660B2 publication Critical patent/JPH0812660B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Complex Calculations (AREA)

Description

【発明の詳細な説明】 技術分野 本発明ベクトルデータ処理装置に関し、特にマスク付
きベクトルデータのベクトルレジスタへの書込み読出し
制御に関する。
従来技術 従来のベクトルデータ処理装置では、マスク付きのベ
クトルデータに対してマスクを有効としてベクトル演算
を行う場合、全てのベクトルデータを各々のベクトル要
素のマスクが演算有効であるか無効であるかにかかわら
ず読出してベクトル演算を行い、演算結果のベクトルデ
ータのうちマスクが演算有効となるベクトル要素のみ書
込みを行う方法や、ベクトルマスクレジスタのマスクが
演算有効であるベクトル要素間の要素数の計算を各々行
いベクトルデータの読出し、書込み時にその要素数を順
々に加算し、ベクトルデータの演算有効なベクトル要素
の読出し、書込みを行う方法がとられている。
このような従来の方法では以下のような欠点がある。
まず、上述の第1の方法では、制御構成は簡単である
が、実際には演算が必要でないベクトル要素に対しても
演算を行うため演算時間がかかる欠点がある。また上述
第2の方法では、第1の方法の様に演算時間がかかるこ
とはないが、マスクが演算有効であるベクトル要素間の
要素数を計算して読出し、書込みアドレスに加算するた
めに、大きなハードウェア量が必要であり、制御構成共
に複雑になる欠点がある。
発明の目的 本発明の目的は、ベクトルデータの演算を簡単な構成
でかつ高速に行えるようにしたベクトル処理装置を提供
することである。
発明の構成 本発明によるベクトルデータ処理装置は、複数のベク
トル要素を格納するベクトルレジスタと、前記ベクトル
要素の各々に対応するベクトルマスクデータを保持する
ベクトルマスクレジスタと、最下位アドレスから最上位
アドレスまで昇順に書込みアドレスを生成する第1の書
込みアドレス生成手段と、前記最上位アドレスから前記
最下位アドレスまで降順に書込みアドレスを生成する第
2の書込みアドレス生成手段と、書込むべきベクトル要
素に対応する前記ベクトルマスクデータの値に応じて前
記第1及び第2の書込みアドレス生成手段の書込みアド
レスを選択して前記ベクトルレジスタの書込みアドレス
とする選択手段と、最下位アドレスから最上位アドレス
まで昇順に読出しアドレスを生成する第1の読出しアド
レス生成手段と、前記最上位アドレスから前記最下位ア
ドレスまで降順に読出しアドレスを生成する第2の読出
しアドレス生成手段と、読出すべきベクトル要素に対応
する前記ベクトルマスクデータの値に応じて前記第1及
び第2の読出しアドレス生成手段の読出しアドレスを選
択する選択手段とを含むことを特徴とする。
実施例 次に本発明について図面を参照して説明する。
第1図は本発明の一実施例のブロック図である。1は
ベクトルレジスタ、2はベクトルマスクレジスタ、3は
ベクトルマスクレジスタのベクトルマスクを取出すマス
ク選択手段である。
4は第1書込みアドレス生成手段のためのカウンタで
あり、5は第2書込みアドレス生成手段のためのカウン
タである。6は書込みアドレス選択のためのセレクタ、
7は第1読出しアドレス生成手段のためのカウンタ、8
は第2読出しアドレス生成手段のためのカウンタ、9は
読出しアドレス選択のためのセレクタである。10から21
までは制御のためのアンドゲート、オアゲートまたはイ
ンバータである。
第2図は第1図に示した本発明の一実施例を含むベク
トルデータ処理装置のブロック図であり、第1図のベク
トルレジスタ1は第2図のおいては1a,1b,1cで表され
る。第1図におけるカウンタ、ゲート群、セレクタ等の
部分はアドレス制御4a,4b,4cで表される。また、5は演
算結果またはメモリからのベクトルデータを選択してベ
クトルレジスタ1a,1b,1cへ択一的に入力する入力クロス
バ、6はベクトルレジスタ1a,1b,1cから出力されるベク
トルデータをベクトル演算器7,8へ入力する出力クロス
バ、7,8はベクトル演算器である。
第3図及び第4図は本発明の実施例の動作を説明する
図であり、これ等図面を参照しつつ本発明の動作につい
て説明する。まず、ベクトルマスクが有効とならない場
合、書込みマスク有効信号と読出しマスク有効信号とが
“0"となり、ゲート10,12により書込みアドレスカウン
ト信号はアドレスカウンタ4にのみ与えられ、ゲート1
4,16により読出しアドレスカウント信号はアドレスカウ
ンタ7にのみ与えられる。
また、ゲート20によりセレクタ6はアドレスカウンタ
4の出力のみを選択して書込みアドレスとし、ゲート21
によりセレクタ9はアドレスカウンタ7の出力のみを選
択して読出しアドレスとする。そのため、ベクトルレジ
スタ1の書込み、読出しは最下位アドレスから最上位ア
ドレスへ順々に行われる。これは従来の通常のベクトル
レジスタの書込み、読出し動作と同じである。
次に、本発明の特徴であるベクトルマスクが有効であ
る場合の動作について説明する。書込みマスク有効信号
が“1"となると、書込みアドレスカウント信号はゲート
11,12によりカウンタ4に与えられ、ベクトルマスクレ
ジスタ2からマスク選択手段3により読出されたベクト
ルマスクが“1"の場合のみカウンタ4をカウントアップ
する。また、書込みアドレスカウント信号はゲート13,1
8によりカウンタ5にも与えられ、この場合は逆にベク
トルマスクレジスタ2からマスク選択手段3により読出
されたベクトルマスクが“0"の場合のみカウンタ5をカ
ウントダウンする。
また、セレクタ6はゲート20により制御され、ベクト
ルマスクが“1"の場合カウンタ4を選択し、“0"の場合
カウンタ5を選択して書込みアドレスとしてベクトルレ
ジスタ1に与える。
読出しに関しても書込みの場合と同様であり、読出し
マスク有効信号が“1"となると、読出しアドレスカウン
ト信号はゲート15,16によりカウンタ7に与えられ、ベ
クトルマスクレジスタ2からマスク選択手段3により読
出されたベクトルマスクが“1"の場合のみカウンタ7を
カウントアップする。また、読出しアドレス信号はゲー
ト17,18によりカウンタ8にも与えられ、この場合は逆
にベクトルマスクレジスタ2からマスク選択手段3によ
り読出されたベクトルマスクが“0"の場合のみカウンタ
8をカウントダウンする。セレクタ9はゲート21により
制御されベクトルマスクが“1"の場合カウンタ7を選択
し、“0"の場合カウンタ8を選択して読出しアドレスと
してベクトルレジスタ1に与えられる。
したがって、今このベクトルレジスタ1が16ワードで
あるとし、第3図に示すベクトルマスクにより、a1〜a1
6のベクトルデータを書込む場合を考えると、メモリ上
にあるベクトルデータa1〜a16はメモリから入力クロス
バよりベクトルレジスタに与えられ、第3図に示すよう
に対応するベクトルマスクの値が“1"であるベクトル要
素a1,a3,a4,a5,a8,……がベクトルレジスタ1の最下位
アドレスにより昇順に書込まれる。
逆に対応するベクトルマスクの値が“0"であるベクト
ル要素a2,a6,a7,a10,a13,……が、ベクトルレジスタ1
の最上位アドレスにより降順に書込まれる。このときマ
スク選択手段3により読出されるベクトルマスクの値と
カウンタ4、カウンタ5の値ならびにセレクタ6から出
力される書込みアドレスの値は第4図に示すようにな
る。
ここで、このベクトルレジスタ1に書込まれたベクト
ルデータと読出しベクトルマスク信号を“1"として読出
すと、書込みの場合と同様な動作が行われ、a1,a2,a3,a
4,a5,……と本来のベクトルデータの並びでベクトルデ
ータを読出すことができる。逆に読出しベクトルマスク
信号“0"として読出すと、a1,a3,a4,a5,a8,……とベク
トルマスクが“1"であるベクトルデータのみを読出すこ
とができる。
よって、この様に読出されたベクトルデータを出力ク
ロバスによりベクトル演算器に与えることにより、ベク
トルマスクが有効であるベクトル要素のみを演算するこ
とができる。このとき、この演算結果のベクトルデータ
の書込みは、書込みが行われるベクトルレジスタに対し
て書込みマスク信号を0として行わなければならないの
は明らかであろう。また、その演算結果のベクトルデー
タの格納されたベクトルレジスタに対して、読出しベク
トルマスク信号を“1"として読出しを行えば、本来のベ
クトル要素の順にベクトルデータを読出せることも明ら
かである。
発明の効果 このように、本発明のベクトルデータ処理装置によれ
ば、ベクトルデータを対応するベクトルマスクの値によ
りベクトルレジスタの最下位アドレスまたは最上位アド
レスのいずれからか書込み読出しが行なえる構成とする
ことにより、ベクトルマスク付きのベクトル演算を簡単
な構成でかつ高速に処理できるという効果がある。
【図面の簡単な説明】
第1図は本発明の実施例のブロック図、第2図は第1図
の実施例を含むベクトルデータ処理装置の全体ブロック
図、第3図及び第4図は本発明の実施例の動作を説明す
るための図である。 主要部分の符号の説明 1……ベクトルレジスタ 2……ベクトルマスクレジスタ 4,5,7,8……カウンタ 6,9……セレクタ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】複数のベクトル要素を格納するベクトルレ
    ジスタと、前記ベクトル要素の各々に対応するベクトル
    マスクデータを保持するベクトルマスクレジスタと、最
    下位アドレスから最上位アドレスまで昇順に書込みアド
    レスを生成する第1の書込みアドレス生成手段と、前記
    最上位アドレスから前記最下位アドレスまで降順に書込
    みアドレスを生成する第2の書込みアドレス生成手段
    と、書込むべきベクトル要素に対応する前記ベクトルマ
    スクデータの値に応じて前記第1及び第2の書込みアド
    レス生成手段の書込みアドレスを選択して前記ベクトル
    レジスタの書込みアドレスとする選択手段と、最下位ア
    ドレスから最上位アドレスまで昇順に読出しアドレスを
    生成する第1の読出しアドレス生成手段と、前記最上位
    アドレスから前記最下位アドレスまで降順に読出しアド
    レスを生成する第2の読出しアドレス生成手段と、読出
    すべきベクトル要素に対応する前記ベクトルマスクデー
    タの値に応じて前記第1及び第2の読出しアドレス生成
    手段の読出しアドレスを選択する選択手段とを含むこと
    を特徴とするベクトルデータ処理装置。
JP2460389A 1989-02-02 1989-02-02 ベクトルデータ処理装置 Expired - Lifetime JPH0812660B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2460389A JPH0812660B2 (ja) 1989-02-02 1989-02-02 ベクトルデータ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2460389A JPH0812660B2 (ja) 1989-02-02 1989-02-02 ベクトルデータ処理装置

Publications (2)

Publication Number Publication Date
JPH02204861A JPH02204861A (ja) 1990-08-14
JPH0812660B2 true JPH0812660B2 (ja) 1996-02-07

Family

ID=12142726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2460389A Expired - Lifetime JPH0812660B2 (ja) 1989-02-02 1989-02-02 ベクトルデータ処理装置

Country Status (1)

Country Link
JP (1) JPH0812660B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6484255B1 (en) * 1999-09-20 2002-11-19 Intel Corporation Selective writing of data elements from packed data based upon a mask using predication

Also Published As

Publication number Publication date
JPH02204861A (ja) 1990-08-14

Similar Documents

Publication Publication Date Title
EP0118781A2 (en) Control flow parallel computer system
US3293616A (en) Computer instruction sequencing and control system
US4584642A (en) Logic simulation apparatus
US3297998A (en) List control
US4028670A (en) Fetch instruction for operand address calculation
JP2752634B2 (ja) ソート処理装置
JPH0812660B2 (ja) ベクトルデータ処理装置
JPS5935451B2 (ja) 汎用レジスタ・アクセス方式
US3665409A (en) Signal translator
JPH05225060A (ja) 情報処理装置
JPH0831033B2 (ja) データ処理装置
JPH083801B2 (ja) 度数を含まない関数型言語コ−ドを用いる2進有向グラフとしてストアされたプログラムを評価する縮小プロセッサのためのシステムアロケ−タ
JP3109816B2 (ja) アドレス生成装置
JP3693873B2 (ja) マスクビット数演算装置、ベクトル処理装置、情報処理装置
JPS58146080A (ja) メモリ回路
JP2926951B2 (ja) 退避/復帰レジスタアドレス生成回路
JP2835366B2 (ja) 高速フーリエ変換用アドレス情報発生装置
JP2912067B2 (ja) 調速処理装置及びデバッグ装置
FR1357930A (fr) Dispositif pour contrôler le circuit de sélection d'une mémoire
JP3426271B2 (ja) アドレス発生回路
JP2908117B2 (ja) ベクトル演算処理装置
JPH05143326A (ja) バンク処理装置
JPS5875250A (ja) デジタル情報処理装置
JPH0343843A (ja) カウンタ回路
JPS581782B2 (ja) モジパタ−ンハツセイキ