JPH08125704A - マルチモード位相変調器 - Google Patents
マルチモード位相変調器Info
- Publication number
- JPH08125704A JPH08125704A JP26047394A JP26047394A JPH08125704A JP H08125704 A JPH08125704 A JP H08125704A JP 26047394 A JP26047394 A JP 26047394A JP 26047394 A JP26047394 A JP 26047394A JP H08125704 A JPH08125704 A JP H08125704A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- frequency
- signals
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】マルチモード位相変調器をデジタル回路化して
特性劣化を少なくするとともに調整をなくする。 【構成】クロック発振器１はクロック周波数がＰＳＫ変
調波Ｔ１の搬送波周波数の２N （Ｎは１以上の整数）倍
であるクロック信号Ｃ１を生じ、分周器２はクロック信
号Ｃ１を２N 分周して分周信号Ｃ２を生じる。シフトレ
ジスタ３は、周期が分周信号Ｃ１に等しく、しかも位相
が互いに２π／２N 異なる２N 種類の位相シフト分周信
号Ｃ３を生じる。データ処理部６は、制御信号Ｓ１によ
りＭを設定し、またデータ信号ｄに対応する２M 種類
（Ｍは１ないしＮの整数）の選択信号Ｄを出力する。セ
レクタ４は、選択信号Ｄの各各にそれぞれ対応する位相
シフト分周信号Ｃ３を選択して２M 相のＰＳＫ変調波Ｔ
１を生じる。変調波Ｔ１はロールオフフィルタ５により
波形整形されて変調波Ｔ２になる。
特性劣化を少なくするとともに調整をなくする。 【構成】クロック発振器１はクロック周波数がＰＳＫ変
調波Ｔ１の搬送波周波数の２N （Ｎは１以上の整数）倍
であるクロック信号Ｃ１を生じ、分周器２はクロック信
号Ｃ１を２N 分周して分周信号Ｃ２を生じる。シフトレ
ジスタ３は、周期が分周信号Ｃ１に等しく、しかも位相
が互いに２π／２N 異なる２N 種類の位相シフト分周信
号Ｃ３を生じる。データ処理部６は、制御信号Ｓ１によ
りＭを設定し、またデータ信号ｄに対応する２M 種類
（Ｍは１ないしＮの整数）の選択信号Ｄを出力する。セ
レクタ４は、選択信号Ｄの各各にそれぞれ対応する位相
シフト分周信号Ｃ３を選択して２M 相のＰＳＫ変調波Ｔ
１を生じる。変調波Ｔ１はロールオフフィルタ５により
波形整形されて変調波Ｔ２になる。
Description
【０００１】
【産業上の利用分野】本発明は互いに変調相数の異なる
複数の位相変調波を送出できるデジタル無線通信装置に
適するマルチモード位相変調器に関し、特にデジタル回
路化を推進したマルチモード位相変調器に関する。
複数の位相変調波を送出できるデジタル無線通信装置に
適するマルチモード位相変調器に関し、特にデジタル回
路化を推進したマルチモード位相変調器に関する。
【０００２】
【従来の技術】従来、図４のブロック図に示す如きマル
チモード位相変調器が、公開特許公報，特開平３−２８
３７４３号（発明の名称：マルチモード変調器）に開示
されている。この種のマルチモード変調器は、無線通信
システム等において伝送路の伝送条件が変化しても、位
相変調波の変調相数を変化させ、つまり伝送容量を変化
させることによって良好な通信品質を常に得ることが可
能となる。このマルチモード変調器は、８相までのＰＳ
Ｋ（フェーズ・シフト・キーング）変調に限定して説明
すると、データ処理部１０１に入力する変調モード制御
信号Ｓ１０１の制御によって、ミキサ部１０６から送出
するＰＳＫ変調波Ｔ１０１の変調相数を２相，４相およ
び８相のいずれかのモードに設定する。
チモード位相変調器が、公開特許公報，特開平３−２８
３７４３号（発明の名称：マルチモード変調器）に開示
されている。この種のマルチモード変調器は、無線通信
システム等において伝送路の伝送条件が変化しても、位
相変調波の変調相数を変化させ、つまり伝送容量を変化
させることによって良好な通信品質を常に得ることが可
能となる。このマルチモード変調器は、８相までのＰＳ
Ｋ（フェーズ・シフト・キーング）変調に限定して説明
すると、データ処理部１０１に入力する変調モード制御
信号Ｓ１０１の制御によって、ミキサ部１０６から送出
するＰＳＫ変調波Ｔ１０１の変調相数を２相，４相およ
び８相のいずれかのモードに設定する。
【０００３】変調モード制御信号Ｓ１０１が２ＰＳＫモ
ードを設定すると、データ処理部１０１は、第１データ
ｄ１０１を有効データＤ１０１としてロールオフフィル
タ部１０２Ａに出力する。このとき、有効データＤ１０
３は「０」に固定され、ロールオフフィルタ部１０２Ｂ
は変調モード制御信号Ｓ１０１によってオフされてい
る。また、変調モード制御信号Ｓ１０１が４ＰＳＫモー
ドを設定すると、データ処理部１０１は、第１データｄ
１０１を有効データＤ１０１としてロールオフフィルタ
部１０２Ａに出力し、第２データｄ１０２を有効データ
Ｄ１０２としてロールオフフィルタ部１０２Ｂに出力す
る。このとき、有効データＤ１０３および有効データＤ
１０４は「０」に固定されている。さらに、変調モード
制御信号Ｓ１０１が８ＰＳＫモードを設定すると、デー
タ処理部１０１は、第１データｄ１０１を有効データＤ
１０１，第３データｄ１０３を有効データＤ１０３とし
てロールオフフィルタ部１０２Ａに出力し、第２データ
ｄ１０２を有効データＤ１０２として、また第２データ
ｄ１０２の反転データを有効データＤ１０４としてロー
ルオフフィルタ部１０２Ｂに出力する。
ードを設定すると、データ処理部１０１は、第１データ
ｄ１０１を有効データＤ１０１としてロールオフフィル
タ部１０２Ａに出力する。このとき、有効データＤ１０
３は「０」に固定され、ロールオフフィルタ部１０２Ｂ
は変調モード制御信号Ｓ１０１によってオフされてい
る。また、変調モード制御信号Ｓ１０１が４ＰＳＫモー
ドを設定すると、データ処理部１０１は、第１データｄ
１０１を有効データＤ１０１としてロールオフフィルタ
部１０２Ａに出力し、第２データｄ１０２を有効データ
Ｄ１０２としてロールオフフィルタ部１０２Ｂに出力す
る。このとき、有効データＤ１０３および有効データＤ
１０４は「０」に固定されている。さらに、変調モード
制御信号Ｓ１０１が８ＰＳＫモードを設定すると、デー
タ処理部１０１は、第１データｄ１０１を有効データＤ
１０１，第３データｄ１０３を有効データＤ１０３とし
てロールオフフィルタ部１０２Ａに出力し、第２データ
ｄ１０２を有効データＤ１０２として、また第２データ
ｄ１０２の反転データを有効データＤ１０４としてロー
ルオフフィルタ部１０２Ｂに出力する。
【０００４】ロールオフフィルタ部１０２Ａおよび１０
２Ｂは、２ＰＳＫモードあるいは４ＰＳＫモードの場合
には、アナログ信号の中間値を取らない２値ロールオフ
フィルタとして動作し、８ＰＳＫモードの場合には、ア
ナログ信号の中間値を取る４値ロールオフフィルタとし
て動作している。位相振幅変調部１０４Ａは、ロールオ
フフィルタ１０２Ａからのアナログ信号を信号波とし、
この信号波で搬送波発振器１０３からの搬送波をＰＳＫ
変調し、このＰＳＫ変調波をミキサ部１０６に供給す
る。また、位相振幅変調部１０４Ｂは、ロールオフフィ
ルタ１０２Ｂからのアナログ信号を信号波とし、この信
号波で０−９０度ハイブリッド１０５により位相が９０
度シフトした搬送波発振器１０３からの搬送波をＰＳＫ
変調し、このＰＳＫ変調波をミキサ部１０６に供給す
る。
２Ｂは、２ＰＳＫモードあるいは４ＰＳＫモードの場合
には、アナログ信号の中間値を取らない２値ロールオフ
フィルタとして動作し、８ＰＳＫモードの場合には、ア
ナログ信号の中間値を取る４値ロールオフフィルタとし
て動作している。位相振幅変調部１０４Ａは、ロールオ
フフィルタ１０２Ａからのアナログ信号を信号波とし、
この信号波で搬送波発振器１０３からの搬送波をＰＳＫ
変調し、このＰＳＫ変調波をミキサ部１０６に供給す
る。また、位相振幅変調部１０４Ｂは、ロールオフフィ
ルタ１０２Ｂからのアナログ信号を信号波とし、この信
号波で０−９０度ハイブリッド１０５により位相が９０
度シフトした搬送波発振器１０３からの搬送波をＰＳＫ
変調し、このＰＳＫ変調波をミキサ部１０６に供給す
る。
【０００５】ミキサ部１０６は、位相振幅変調部１０４
Ａおよび１０４Ｂからそれぞれ供給されるＰＳＫ変調波
を合成し、２ＰＳＫ変調波，４ＰＳＫ変調波および８Ｐ
ＳＫ変調波のいずれかをＰＳＫ変調波Ｔ１０１として出
力する。
Ａおよび１０４Ｂからそれぞれ供給されるＰＳＫ変調波
を合成し、２ＰＳＫ変調波，４ＰＳＫ変調波および８Ｐ
ＳＫ変調波のいずれかをＰＳＫ変調波Ｔ１０１として出
力する。
【０００６】
【発明が解決しようとする課題】上述した従来のマルチ
モード変調器は、搬送波発振器１０３，位相振幅変調部
１０４Ａ，１０４Ｂ，０−９０度ハイブリッド１０５お
よびミキサ部１０６がアナログ回路になっている。
モード変調器は、搬送波発振器１０３，位相振幅変調部
１０４Ａ，１０４Ｂ，０−９０度ハイブリッド１０５お
よびミキサ部１０６がアナログ回路になっている。
【０００７】このため、このマルチモード変調器は、回
路規模が大きく、また周囲の電磁環境に影響を受け易い
という問題があった。
路規模が大きく、また周囲の電磁環境に影響を受け易い
という問題があった。
【０００８】また、このマルチモード変調器は、位相変
調処理をする主要部にアナログ回路を使用しているた
め、周波数特性の存在，インピーダンス不整合および非
線形歪みによる理想変調特性からの劣化を避け難いとい
う問題があった。
調処理をする主要部にアナログ回路を使用しているた
め、周波数特性の存在，インピーダンス不整合および非
線形歪みによる理想変調特性からの劣化を避け難いとい
う問題があった。
【０００９】さらに、このマルチモード変調器は、ミキ
サ部１０６に供給される二つのＰＳＫ変調波の振幅を同
一に揃えるための調整等、アナログ回路に付き物の回路
調整を必要とするという問題があった。
サ部１０６に供給される二つのＰＳＫ変調波の振幅を同
一に揃えるための調整等、アナログ回路に付き物の回路
調整を必要とするという問題があった。
【００１０】
【課題を解決するための手段】本発明のマルチモード位
相変調器は、クロック周波数がＰＳＫ変調波の搬送波周
波数の２N （Ｎは１以上の整数）倍であるクロック信号
を発生するクロック発振器と、前記クロック信号を２N
分周して分周信号を生じる分周器と、前記分周信号と前
記クロック信号とに応答し周期が前記分周信号に等しく
しかも位相が互いに２π／２N 異なる２N 種類の位相シ
フト分周信号を生じるシフトレジスタと、２M 種類（Ｍ
は１ないしＮの整数）の選択信号に制御されこの選択信
号の各各にそれぞれ対応する前記位相シフト分周信号を
選択して２M 相の前記ＰＳＫ変調波を生じるセレクタと
を備える。
相変調器は、クロック周波数がＰＳＫ変調波の搬送波周
波数の２N （Ｎは１以上の整数）倍であるクロック信号
を発生するクロック発振器と、前記クロック信号を２N
分周して分周信号を生じる分周器と、前記分周信号と前
記クロック信号とに応答し周期が前記分周信号に等しく
しかも位相が互いに２π／２N 異なる２N 種類の位相シ
フト分周信号を生じるシフトレジスタと、２M 種類（Ｍ
は１ないしＮの整数）の選択信号に制御されこの選択信
号の各各にそれぞれ対応する前記位相シフト分周信号を
選択して２M 相の前記ＰＳＫ変調波を生じるセレクタと
を備える。
【００１１】前記マルチモード位相変調器は、２M 種類
のデータ信号と前記Ｍを設定する制御信号とに応答し、
前記データ信号の各各に対応する前記選択信号を生じる
データ処理部をさらに備える構成をとることができる。
のデータ信号と前記Ｍを設定する制御信号とに応答し、
前記データ信号の各各に対応する前記選択信号を生じる
データ処理部をさらに備える構成をとることができる。
【００１２】前記マルチモード位相変調器は、前記Ｎが
３であり、前記Ｍが１ないし３のいずれかを選択でき、
前記データ信号が２(M-1) 桁ビットである第１データか
ら２0 桁ビットである第Ｍデータまでを有するＭビット
の信号であり、前記選択信号が３ビットの信号であり、
前記データ処理部が、前記第１データをそのまま前記選
択信号の２2 桁ビットとし、また、前記制御信号および
第１データおよび前記データ信号の第２データを受け前
記制御信号および前記第１データおよび前記第２データ
に従う所定の論理信号を第１の出力端および第２の出力
端にそれぞれ生じるＲＯＭと、前記制御信号と前記第２
データと前記第１の出力端からの前記論理信号とを受け
前記Ｍが１である場合には前記論理信号を選択し前記Ｍ
が２および３である場合には前記第２データを選択して
前記選択信号の２1 桁ビットを生じる第１の制御部セレ
クタと、前記制御信号と前記データ信号の第３データと
前記第２の出力端からの前記論理信号とを受け前記Ｍが
１および２である場合には前記論理信号を選択し前記Ｍ
が３である場合には前記第３データを選択して前記選択
信号の２0 桁ビットを生じる第２の制御部セレクタとを
備える構成をとることができる。
３であり、前記Ｍが１ないし３のいずれかを選択でき、
前記データ信号が２(M-1) 桁ビットである第１データか
ら２0 桁ビットである第Ｍデータまでを有するＭビット
の信号であり、前記選択信号が３ビットの信号であり、
前記データ処理部が、前記第１データをそのまま前記選
択信号の２2 桁ビットとし、また、前記制御信号および
第１データおよび前記データ信号の第２データを受け前
記制御信号および前記第１データおよび前記第２データ
に従う所定の論理信号を第１の出力端および第２の出力
端にそれぞれ生じるＲＯＭと、前記制御信号と前記第２
データと前記第１の出力端からの前記論理信号とを受け
前記Ｍが１である場合には前記論理信号を選択し前記Ｍ
が２および３である場合には前記第２データを選択して
前記選択信号の２1 桁ビットを生じる第１の制御部セレ
クタと、前記制御信号と前記データ信号の第３データと
前記第２の出力端からの前記論理信号とを受け前記Ｍが
１および２である場合には前記論理信号を選択し前記Ｍ
が３である場合には前記第３データを選択して前記選択
信号の２0 桁ビットを生じる第２の制御部セレクタとを
備える構成をとることができる。
【００１３】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【００１４】図１は本発明の一実施例のブロック図であ
る。
る。
【００１５】このマルチモード位相変調器のクロック発
振器１は、この位相変調器が送出するＰＳＫ変調波Ｔ２
の搬送波周波数の２N （Ｎは１以上の整数）倍のクロッ
ク周波数を有するクロック信号Ｃ１を発生する。このク
ロック信号Ｃ１は分周器２により２N 分周されて分周信
号Ｃ２になる。分周信号Ｃ２とクロック信号Ｃ１とがシ
フトレジスタ３に供給され、シフトレジスタ３は周期が
分周信号Ｃ２に等しくしかも位相が互いに２π／２N 異
なる２N 種類の位相シフト分周信号Ｃ３を生じる。
振器１は、この位相変調器が送出するＰＳＫ変調波Ｔ２
の搬送波周波数の２N （Ｎは１以上の整数）倍のクロッ
ク周波数を有するクロック信号Ｃ１を発生する。このク
ロック信号Ｃ１は分周器２により２N 分周されて分周信
号Ｃ２になる。分周信号Ｃ２とクロック信号Ｃ１とがシ
フトレジスタ３に供給され、シフトレジスタ３は周期が
分周信号Ｃ２に等しくしかも位相が互いに２π／２N 異
なる２N 種類の位相シフト分周信号Ｃ３を生じる。
【００１６】また、データ処理部６は２M 種類（Ｍは１
ないしＮの整数）のＰＳＫ変調波Ｔ２の信号波の元とな
るデータ信号ｄとこのＭ値を設定する，つまり変調相数
２Mを設定する（変調モード）制御信号Ｓ１が供給さ
れ、データ処理部６はデータ信号ｄの各各に対応する２
M 種類の選択信号Ｄを生じる。位相シフト分周信号Ｃ３
と選択信号Ｄとがセレクタ４に供給される。セレクタ４
は選択信号Ｄの各各にそれぞれ対応する位相シフト分周
信号Ｃ３を選択して２M 相のＰＳＫ変調波Ｔ１を生じ
る。このＰＳＫ変調波Ｔ１は、ＳＡＷフィルタ等を用い
る帯域通過ろ波器型のロールオフフィルタ５により、ロ
ールオフスペクトラムを有する波形にロールオフ整形さ
れ、ＰＳＫ変調波Ｔ２になる。このＰＳＫ変調波Ｔ２
は、後段に接続され，周波数変換および増幅等を行う送
信装置に供給される。
ないしＮの整数）のＰＳＫ変調波Ｔ２の信号波の元とな
るデータ信号ｄとこのＭ値を設定する，つまり変調相数
２Mを設定する（変調モード）制御信号Ｓ１が供給さ
れ、データ処理部６はデータ信号ｄの各各に対応する２
M 種類の選択信号Ｄを生じる。位相シフト分周信号Ｃ３
と選択信号Ｄとがセレクタ４に供給される。セレクタ４
は選択信号Ｄの各各にそれぞれ対応する位相シフト分周
信号Ｃ３を選択して２M 相のＰＳＫ変調波Ｔ１を生じ
る。このＰＳＫ変調波Ｔ１は、ＳＡＷフィルタ等を用い
る帯域通過ろ波器型のロールオフフィルタ５により、ロ
ールオフスペクトラムを有する波形にロールオフ整形さ
れ、ＰＳＫ変調波Ｔ２になる。このＰＳＫ変調波Ｔ２
は、後段に接続され，周波数変換および増幅等を行う送
信装置に供給される。
【００１７】次に、図１において、上記Ｎを３とし、上
記Ｍを１ないし３のいずれかから選択できるマルチモー
ド位相変調器の動作を詳しく説明する。
記Ｍを１ないし３のいずれかから選択できるマルチモー
ド位相変調器の動作を詳しく説明する。
【００１８】クロック発振器１は、リングカウンタ等で
構成され、ＴＴＬレベルあるいはＣ−ＭＯＳレベルのク
ロック信号Ｃ１を発生する。分周器２は、３個のフリッ
プフロップで構成でき（例えば、ＨＤ７４ＬＳ９３型４
−ビット・バイナリカウンタ，日立製作所製）、クロッ
ク信号Ｃ１を８分周した分周信号Ｃ２を生じる。シフト
レジスタ３は、分周信号Ｃ２をクロック信号Ｃ１の１ビ
ットずつシフトさせて位相が互いに２π／８異なる８種
類の位相シフト分周信号Ｃ３（Ｃ３１，Ｃ３２，…，Ｃ
３７およびＣ３８）を生じる。８種類の位相シフト分周
信号Ｃ３１，Ｃ３２，…，Ｃ３７およびＣ３８の位相
は、信号Ｃ３１を０度（０）として、信号Ｃ３２が４５
度（２π／８）遅れ、以下順に４５度（π／４）ずつ遅
れ、信号Ｃ３８は信号Ｃ３１から３１５度（１４π／
８）遅れた信号である。なお、シフトレジスタ３は８ビ
ットシフトレジスタで構成できる（例えば、ＨＤ７４Ｌ
Ｓ１６４型８−ビット・パラレルアウト・シリアル・シ
フト・レジスタ，日立製作所製）。
構成され、ＴＴＬレベルあるいはＣ−ＭＯＳレベルのク
ロック信号Ｃ１を発生する。分周器２は、３個のフリッ
プフロップで構成でき（例えば、ＨＤ７４ＬＳ９３型４
−ビット・バイナリカウンタ，日立製作所製）、クロッ
ク信号Ｃ１を８分周した分周信号Ｃ２を生じる。シフト
レジスタ３は、分周信号Ｃ２をクロック信号Ｃ１の１ビ
ットずつシフトさせて位相が互いに２π／８異なる８種
類の位相シフト分周信号Ｃ３（Ｃ３１，Ｃ３２，…，Ｃ
３７およびＣ３８）を生じる。８種類の位相シフト分周
信号Ｃ３１，Ｃ３２，…，Ｃ３７およびＣ３８の位相
は、信号Ｃ３１を０度（０）として、信号Ｃ３２が４５
度（２π／８）遅れ、以下順に４５度（π／４）ずつ遅
れ、信号Ｃ３８は信号Ｃ３１から３１５度（１４π／
８）遅れた信号である。なお、シフトレジスタ３は８ビ
ットシフトレジスタで構成できる（例えば、ＨＤ７４Ｌ
Ｓ１６４型８−ビット・パラレルアウト・シリアル・シ
フト・レジスタ，日立製作所製）。
【００１９】一方、データ処理部６に供給されるデータ
信号ｄは、２(M-1) 桁ビット＝２2桁ビットである第１
データｄ１，２1 桁ビットである第２データｄ２および
２0桁ビットである第Ｍデータ＝第３データｄ３までを
有するＭ＝３（ビット）の信号である。データ処理部６
は、データ信号ｄを制御信号Ｓ１に従って信号処理し、
３ビットの選択信号Ｄ，即ち選択信号Ｄ１，Ｄ２および
Ｄ３を生じる。なお、Ｍ値は、図示しない伝搬状態検出
回路による自動指示，あるいはマニュアル操作により設
定される。
信号ｄは、２(M-1) 桁ビット＝２2桁ビットである第１
データｄ１，２1 桁ビットである第２データｄ２および
２0桁ビットである第Ｍデータ＝第３データｄ３までを
有するＭ＝３（ビット）の信号である。データ処理部６
は、データ信号ｄを制御信号Ｓ１に従って信号処理し、
３ビットの選択信号Ｄ，即ち選択信号Ｄ１，Ｄ２および
Ｄ３を生じる。なお、Ｍ値は、図示しない伝搬状態検出
回路による自動指示，あるいはマニュアル操作により設
定される。
【００２０】以下、データ処理部６の詳細な動作を表１
の動作表を用いて説明する。
の動作表を用いて説明する。
【００２１】
【表１】
【００２２】まず、制御信号Ｓ１がＭ＝１を設定，つま
りこのマルチモード位相変調器の変調モードを２ＰＳＫ
モードに設定する（ＰＳＫ変調波Ｔ１を２ＰＳＫ変調波
とする，以下同様）場合には、データ処理部６は、第１
データｄ１をそのまま選択信号Ｄの２2 桁ビットである
選択信号Ｄ１とする。また、選択信号Ｄの２1 桁ビット
を示す選択信号Ｄ２を第１データｄ１が「０」のとき
「０」，「１」のとき「１」とし、選択信号Ｄの２0 桁
ビットを示す選択信号Ｄ３を「０」に固定設定する。
りこのマルチモード位相変調器の変調モードを２ＰＳＫ
モードに設定する（ＰＳＫ変調波Ｔ１を２ＰＳＫ変調波
とする，以下同様）場合には、データ処理部６は、第１
データｄ１をそのまま選択信号Ｄの２2 桁ビットである
選択信号Ｄ１とする。また、選択信号Ｄの２1 桁ビット
を示す選択信号Ｄ２を第１データｄ１が「０」のとき
「０」，「１」のとき「１」とし、選択信号Ｄの２0 桁
ビットを示す選択信号Ｄ３を「０」に固定設定する。
【００２３】次に、制御信号Ｓ１がＭ＝２を設定して４
ＰＳＫモードとする場合には、データ処理部６は、第１
データｄ１および第２データｄ２をそのままそれぞれ選
択信号Ｄ１およびＤ２とする。また、選択信号Ｄ３を、
表１に示す如く、第１データｄ１と第２データｄ２の排
他的論理和を取った値とする。
ＰＳＫモードとする場合には、データ処理部６は、第１
データｄ１および第２データｄ２をそのままそれぞれ選
択信号Ｄ１およびＤ２とする。また、選択信号Ｄ３を、
表１に示す如く、第１データｄ１と第２データｄ２の排
他的論理和を取った値とする。
【００２４】さらに、制御信号Ｓ１がＭ＝３を設定して
８ＰＳＫモードとする場合には、データ処理部６は、第
１データｄ１，第２データｄ２および第３データをそれ
ぞれ選択信号Ｄ１，Ｄ２およびＤ３とする。
８ＰＳＫモードとする場合には、データ処理部６は、第
１データｄ１，第２データｄ２および第３データをそれ
ぞれ選択信号Ｄ１，Ｄ２およびＤ３とする。
【００２５】セレクタ４は、データ処理部６からの選択
信号Ｄ（＝Ｄ１，Ｄ２およびＤ３）に制御されて、シフ
トレジスタ３が出力する８種類の位相シフト分周信号Ｃ
３（Ｃ３１，Ｃ３２，…，Ｃ３７，Ｃ３８）のうちの一
つを選択して変調波Ｔ１を生じる。このセレクタ４の動
作を表２の動作表を用いて詳細に説明する。
信号Ｄ（＝Ｄ１，Ｄ２およびＤ３）に制御されて、シフ
トレジスタ３が出力する８種類の位相シフト分周信号Ｃ
３（Ｃ３１，Ｃ３２，…，Ｃ３７，Ｃ３８）のうちの一
つを選択して変調波Ｔ１を生じる。このセレクタ４の動
作を表２の動作表を用いて詳細に説明する。
【００２６】
【表２】
【００２７】制御信号Ｓ１が２ＰＳＫモードを設定する
と、データ処理部６の出力する選択信号Ｄは「０，０，
０」と「１，１，０」との２種類のみとなる。セレクタ
４は、選択信号Ｄ＝「０，０，０」に従って位相０度の
位相シフト分周信号Ｃ３１を選択し、選択信号Ｄ＝
「１，１，０」に従って位相１８０度の位相シフト分周
信号Ｃ３５を選択する。従って、セレクタ４は、２ＰＳ
Ｋモードの場合には、互いに１８０度（π）位相の異な
る２相ＰＳＫ変調されたＰＳＫ変調波Ｔ１を出力する。
と、データ処理部６の出力する選択信号Ｄは「０，０，
０」と「１，１，０」との２種類のみとなる。セレクタ
４は、選択信号Ｄ＝「０，０，０」に従って位相０度の
位相シフト分周信号Ｃ３１を選択し、選択信号Ｄ＝
「１，１，０」に従って位相１８０度の位相シフト分周
信号Ｃ３５を選択する。従って、セレクタ４は、２ＰＳ
Ｋモードの場合には、互いに１８０度（π）位相の異な
る２相ＰＳＫ変調されたＰＳＫ変調波Ｔ１を出力する。
【００２８】また、制御信号Ｓ１が４ＰＳＫモードを設
定すると、データ処理部６の出力する選択信号Ｄは
「０，０，０」と「０，１，１」と「１，１，０」と
「１，０，１」との４種類である。選択信号Ｄ＝「０，
０，０」は位相０度の位相シフト分周信号Ｃ３１を，選
択信号Ｄ＝「０，１，１」は位相９０度の位相シフト分
周信号Ｃ３３を，選択信号Ｄ＝「１，１，０」は位相１
８０度の位相シフト分周信号Ｃ３５を，選択信号Ｄ＝
「１，０，１」は位相２７０度の位相シフト分周信号Ｃ
３７をそれぞれ選択するので、４ＰＳＫモードの場合に
は、セレクタ４は互いに９０度（π／２）位相の異なる
４相ＰＳＫ変調されたＰＳＫ変調波Ｔ１を出力する。
定すると、データ処理部６の出力する選択信号Ｄは
「０，０，０」と「０，１，１」と「１，１，０」と
「１，０，１」との４種類である。選択信号Ｄ＝「０，
０，０」は位相０度の位相シフト分周信号Ｃ３１を，選
択信号Ｄ＝「０，１，１」は位相９０度の位相シフト分
周信号Ｃ３３を，選択信号Ｄ＝「１，１，０」は位相１
８０度の位相シフト分周信号Ｃ３５を，選択信号Ｄ＝
「１，０，１」は位相２７０度の位相シフト分周信号Ｃ
３７をそれぞれ選択するので、４ＰＳＫモードの場合に
は、セレクタ４は互いに９０度（π／２）位相の異なる
４相ＰＳＫ変調されたＰＳＫ変調波Ｔ１を出力する。
【００２９】さらに、制御信号Ｓ１が８ＰＳＫモードを
設定すると、データ処理部６は選択信号Ｄ１，Ｄ２およ
びＤ３の全てのビットを使用する８種類の選択信号Ｄを
出力する。セレクタはこれら８種類の選択信号Ｄを８種
類の位相シフト分周信号Ｃ３の全てにそれぞれ対応して
割当てる。従って、８ＰＳＫモードの場合には、セレク
タ４は選択信号Ｄに従って互いに４５度（π／４）位相
の異なる８種類の位相シフト分周信号Ｃ３を選択し、８
相ＰＳＫ変調されたＰＳＫ変調波Ｔ１を出力する。
設定すると、データ処理部６は選択信号Ｄ１，Ｄ２およ
びＤ３の全てのビットを使用する８種類の選択信号Ｄを
出力する。セレクタはこれら８種類の選択信号Ｄを８種
類の位相シフト分周信号Ｃ３の全てにそれぞれ対応して
割当てる。従って、８ＰＳＫモードの場合には、セレク
タ４は選択信号Ｄに従って互いに４５度（π／４）位相
の異なる８種類の位相シフト分周信号Ｃ３を選択し、８
相ＰＳＫ変調されたＰＳＫ変調波Ｔ１を出力する。
【００３０】ここで、位相シフト分周信号Ｃ３は、ＰＳ
Ｋ変調波Ｔ１がグレーコード化されるように選択信号Ｄ
により選択されされていることに注意されたい。即ち、
データ処理部６は、グレーコード化されたＰＳＫ変調波
Ｔ１がセレクタ４から生じるように制御する選択信号Ｄ
に、データ信号ｄを信号処理する。
Ｋ変調波Ｔ１がグレーコード化されるように選択信号Ｄ
により選択されされていることに注意されたい。即ち、
データ処理部６は、グレーコード化されたＰＳＫ変調波
Ｔ１がセレクタ４から生じるように制御する選択信号Ｄ
に、データ信号ｄを信号処理する。
【００３１】図２は本実施例における主要波形の波形図
の一例である。この図はマルチモード位相変調器をＮ＝
３およびＭ＝１，つまり２ＰＳＫモードに設定した場合
の波形図を示している。
の一例である。この図はマルチモード位相変調器をＮ＝
３およびＭ＝１，つまり２ＰＳＫモードに設定した場合
の波形図を示している。
【００３２】位相シフト分周信号Ｃ３１は、クロック発
振器１からのクロック信号Ｃ１を分周器２が８分周した
分周信号Ｃ２を、シフトレジスタ３がクロック信号Ｃ１
の１ビットずつ位相をシフトしたうちの一つであり、基
準位相０度の信号である。また、位相シフト分周信号Ｃ
３５は、シフトレジスタ３から出力され、分周信号Ｃ３
１とは１８０度（π）位相の異なる信号である。クロッ
ク信号Ｃ１，分周信号Ｃ２および位相シフト分周信号Ｃ
３１，Ｃ３５は、一般にＴＴＬレベルやＣ−ＭＯＳレベ
ルの矩形波信号を用いる。
振器１からのクロック信号Ｃ１を分周器２が８分周した
分周信号Ｃ２を、シフトレジスタ３がクロック信号Ｃ１
の１ビットずつ位相をシフトしたうちの一つであり、基
準位相０度の信号である。また、位相シフト分周信号Ｃ
３５は、シフトレジスタ３から出力され、分周信号Ｃ３
１とは１８０度（π）位相の異なる信号である。クロッ
ク信号Ｃ１，分周信号Ｃ２および位相シフト分周信号Ｃ
３１，Ｃ３５は、一般にＴＴＬレベルやＣ−ＭＯＳレベ
ルの矩形波信号を用いる。
【００３３】データ処理部６に供給されるデータ信号
ｄ，つまり第１データｄ１等は一般に位相シフト分周信
号Ｃ３の数クロックの周期を有する。セレクタ４は、選
択信号Ｄの論理変換点，即ち、ほぼデータ信号ｄの論理
変換点で位相シフト分周信号Ｃ３の選択を切替え、この
図ではデータ信号ｄの論理変換点でＰＳＫ変調波Ｔ１に
１８０度の位相切替が生じることを示している。変調波
Ｔ１はロールオフフィルタ５によって波形整形され、変
調波Ｔ１はロールオフ振幅特性および滑らかな位相変化
を示す２相ＰＳＫ変調されたＰＳＫ変調波Ｔ２とされ
る。
ｄ，つまり第１データｄ１等は一般に位相シフト分周信
号Ｃ３の数クロックの周期を有する。セレクタ４は、選
択信号Ｄの論理変換点，即ち、ほぼデータ信号ｄの論理
変換点で位相シフト分周信号Ｃ３の選択を切替え、この
図ではデータ信号ｄの論理変換点でＰＳＫ変調波Ｔ１に
１８０度の位相切替が生じることを示している。変調波
Ｔ１はロールオフフィルタ５によって波形整形され、変
調波Ｔ１はロールオフ振幅特性および滑らかな位相変化
を示す２相ＰＳＫ変調されたＰＳＫ変調波Ｔ２とされ
る。
【００３４】図３は本実施例に用いたデータ処理部６の
詳細ブロック図である。
詳細ブロック図である。
【００３５】このデータ処理部６は、表１に示した動作
を実現する。即ち、Ｎが３であり、シフトレジスタ３
は、互いに位相が４５度（π／４）異なる８つの位相シ
フト分周信号Ｃ３を出力する。また、Ｍが１ないし３の
いずれかを選択でき、即ち、このマルチモード位相変調
器は、２ＰＳＫモード，４ＰＳＫモードおよび８ＰＳＫ
モードを設定可能である。
を実現する。即ち、Ｎが３であり、シフトレジスタ３
は、互いに位相が４５度（π／４）異なる８つの位相シ
フト分周信号Ｃ３を出力する。また、Ｍが１ないし３の
いずれかを選択でき、即ち、このマルチモード位相変調
器は、２ＰＳＫモード，４ＰＳＫモードおよび８ＰＳＫ
モードを設定可能である。
【００３６】まず、このデータ処理部６は、第１データ
ｄ１をそのまま選択信号Ｄ１として出力する。
ｄ１をそのまま選択信号Ｄ１として出力する。
【００３７】ＲＯＭ６１は、論理値「１」と「０」とを
記憶しており、制御信号Ｓ１および第１データｄ１およ
び第２データｄ２を受け、制御信号Ｓ１および第１デー
タｄ１および第２データｄ２に従う所定の論理値「１」
または「０」をセレクタ６２に接続した第１の出力端お
よびセレクタ６２に接続した第２の出力端にそれぞれ生
じる。即ち、制御信号Ｓ１が２ＰＳＫモードを設定する
場合には、ＲＯＭ６１は、第１データｄ１のみにより制
御され、第１データｄ１が「０」のとき第１および第２
の出力端に「０」を出力し、第１データｄ１が「１」の
とき第１の出力端に「１」，第２の出力端に「０」を出
力する。また、制御信号Ｓ１が４ＰＳＫモードを設定す
る場合には、ＲＯＭ６１は第２の出力端に第１データｄ
１と第２データｄ２とにより制御された出力を生じる。
即ち、ＲＯＭ６１は、第１データｄ１と第２データｄ２
との排他的論理和を取った論理値を第２の出力端に生じ
る。第１の出力端への出力論理値は任意でよい。さら
に、制御信号Ｓ１が８ＰＳＫモードを設定する場合に
は、ＲＯＭ６１は第１および第２の出力端とも任意の論
理値を取ってよい。
記憶しており、制御信号Ｓ１および第１データｄ１およ
び第２データｄ２を受け、制御信号Ｓ１および第１デー
タｄ１および第２データｄ２に従う所定の論理値「１」
または「０」をセレクタ６２に接続した第１の出力端お
よびセレクタ６２に接続した第２の出力端にそれぞれ生
じる。即ち、制御信号Ｓ１が２ＰＳＫモードを設定する
場合には、ＲＯＭ６１は、第１データｄ１のみにより制
御され、第１データｄ１が「０」のとき第１および第２
の出力端に「０」を出力し、第１データｄ１が「１」の
とき第１の出力端に「１」，第２の出力端に「０」を出
力する。また、制御信号Ｓ１が４ＰＳＫモードを設定す
る場合には、ＲＯＭ６１は第２の出力端に第１データｄ
１と第２データｄ２とにより制御された出力を生じる。
即ち、ＲＯＭ６１は、第１データｄ１と第２データｄ２
との排他的論理和を取った論理値を第２の出力端に生じ
る。第１の出力端への出力論理値は任意でよい。さら
に、制御信号Ｓ１が８ＰＳＫモードを設定する場合に
は、ＲＯＭ６１は第１および第２の出力端とも任意の論
理値を取ってよい。
【００３８】セレクタ６２は、制御信号Ｓ１に従って第
２データｄ２およびＲＯＭ６１の第１の出力端からの論
理信号のいずれかを選択し、選択された信号を選択デー
タＤ２とする。例えば、セレクタ６２は、制御信号Ｓ１
がＭを１にして２ＰＳＫモードを設定するとＲＯＭ６１
からの論理信号を選択し、Ｍを２または３にして４ＰＳ
Ｋモードまたは８ＰＳＫモードを設定すると第２データ
ｄ２を選択して選択データＤ２とする。
２データｄ２およびＲＯＭ６１の第１の出力端からの論
理信号のいずれかを選択し、選択された信号を選択デー
タＤ２とする。例えば、セレクタ６２は、制御信号Ｓ１
がＭを１にして２ＰＳＫモードを設定するとＲＯＭ６１
からの論理信号を選択し、Ｍを２または３にして４ＰＳ
Ｋモードまたは８ＰＳＫモードを設定すると第２データ
ｄ２を選択して選択データＤ２とする。
【００３９】セレクタ６３は、制御信号Ｓ１に従って第
３データｄ３およびＲＯＭ６１の第２の出力端からの論
理信号のいずれかを選択し、選択された信号を選択デー
タＤ３とする。例えば、セレクタ６３は、制御信号Ｓ１
がＭを１または２にして２ＰＳＫモードまたは４ＰＳＫ
モードを設定するとＲＯＭ６１からの論理信号を選択
し、Ｍを３にして８ＰＳＫモードを設定すると第３デー
タｄ３を選択して選択データＤ３とする。
３データｄ３およびＲＯＭ６１の第２の出力端からの論
理信号のいずれかを選択し、選択された信号を選択デー
タＤ３とする。例えば、セレクタ６３は、制御信号Ｓ１
がＭを１または２にして２ＰＳＫモードまたは４ＰＳＫ
モードを設定するとＲＯＭ６１からの論理信号を選択
し、Ｍを３にして８ＰＳＫモードを設定すると第３デー
タｄ３を選択して選択データＤ３とする。
【００４０】上述した本実施例のマルチモード位相変調
器は、位相変調器回路としては実質的に調整の不要なロ
ールオフフィルタ５を除いて、デジタル回路化されてお
り、アナログ回路の使用による回路規模の増大、周囲の
電磁環境，周波数特性，インピーダンス不整合および非
線形歪みによる劣化を避けることができる。また、この
マルチモード位相変調器は位相変調回路等、全ての回路
の調整を不要とすることができる。
器は、位相変調器回路としては実質的に調整の不要なロ
ールオフフィルタ５を除いて、デジタル回路化されてお
り、アナログ回路の使用による回路規模の増大、周囲の
電磁環境，周波数特性，インピーダンス不整合および非
線形歪みによる劣化を避けることができる。また、この
マルチモード位相変調器は位相変調回路等、全ての回路
の調整を不要とすることができる。
【００４１】
【発明の効果】以上説明したように本発明のマルチモー
ド位相変調器は、クロック周波数がＰＳＫ変調波の搬送
波周波数の２N （Ｎは１以上の整数）倍であるクロック
信号を２N 分周して分周信号を生じ、周期がこの分周信
号に等しくしかも位相が互いに２π／２N 異なる２N 種
類の位相シフト分周信号をシフトレジスタにより生じ、
２M 種類（Ｍは１ないしＮの整数）の選択信号に制御さ
れこの選択信号の各各にそれぞれ対応する上記位相シフ
ト分周信号を選択して２M 相の上記ＰＳＫ変調波を生じ
るので、全ての回路が実質的にデジタル回路化されてお
り、回路規模を小さくすることができるだけでなく、周
囲の電磁環境，周波数特性，インピーダンス不整合およ
び非線形歪みによる劣化を避けることができる。
ド位相変調器は、クロック周波数がＰＳＫ変調波の搬送
波周波数の２N （Ｎは１以上の整数）倍であるクロック
信号を２N 分周して分周信号を生じ、周期がこの分周信
号に等しくしかも位相が互いに２π／２N 異なる２N 種
類の位相シフト分周信号をシフトレジスタにより生じ、
２M 種類（Ｍは１ないしＮの整数）の選択信号に制御さ
れこの選択信号の各各にそれぞれ対応する上記位相シフ
ト分周信号を選択して２M 相の上記ＰＳＫ変調波を生じ
るので、全ての回路が実質的にデジタル回路化されてお
り、回路規模を小さくすることができるだけでなく、周
囲の電磁環境，周波数特性，インピーダンス不整合およ
び非線形歪みによる劣化を避けることができる。
【００４２】また、本発明のマルチモード位相変調器
は、位相変調回路の調整を不要とする効果がある。
は、位相変調回路の調整を不要とする効果がある。
【図１】本発明の一実施例によるマルチモード位相変調
器のブロック図である。
器のブロック図である。
【図２】本実施例における主要波形の波形図の一例であ
る。
る。
【図３】本実施例に用いたデータ処理部６の詳細ブロッ
ク図である。
ク図である。
【図４】従来のマルチモード位相変調器のブロック図で
ある。
ある。
１ クロック発振器 ２ 分周器 ３ シフトレジスタ ４ セレクタ ５ ロールオフフィルタ ６ データ処理部 ６１ ＲＯＭ ６２，６３ セレクタ
Claims (4)
- 【請求項１】 クロック周波数がＰＳＫ変調波の搬送波
周波数の２N （Ｎは１以上の整数）倍であるクロック信
号を発生するクロック発振器と、前記クロック信号を２
N 分周して分周信号を生じる分周器と、前記分周信号と
前記クロック信号とに応答し周期が前記分周信号に等し
くしかも位相が互いに２π／２N 異なる２N 種類の位相
シフト分周信号を生じるシフトレジスタと、２M 種類
（Ｍは１ないしＮの整数）の選択信号に制御されこの選
択信号の各各にそれぞれ対応する前記位相シフト分周信
号を選択して２M 相の前記ＰＳＫ変調波を生じるセレク
タとを備えることを特徴とするマルチモード位相変調
器。 - 【請求項２】 ２M 種類のデータ信号と前記Ｍを設定す
る制御信号とに応答し、前記データ信号の各各に対応す
る前記選択信号を生じるデータ処理部をさらに備えるこ
とを特徴とする請求項１記載のマルチモード位相変調
器。 - 【請求項３】 前記Ｎが３であり、 前記Ｍが１ないし３のいずれかを選択でき、 前記データ信号が２(M-1) 桁ビットである第１データか
ら２0 桁ビットである第Ｍデータまでを有するＭビット
の信号であり、 前記選択信号が３ビットの信号であり、 前記データ処理部が、前記第１データをそのまま前記選
択信号の２2 桁ビットとし、また、前記制御信号および
第１データおよび前記データ信号の第２データを受け前
記制御信号および前記第１データおよび前記第２データ
に従う所定の論理信号を第１の出力端および第２の出力
端にそれぞれ生じるＲＯＭと、前記制御信号と前記第２
データと前記第１の出力端からの前記論理信号とを受け
前記Ｍが１である場合には前記論理信号を選択し前記Ｍ
が２および３である場合には前記第２データを選択して
前記選択信号の２1 桁ビットを生じる第１の制御部セレ
クタと、前記制御信号と前記データ信号の第３データと
前記第２の出力端からの前記論理信号とを受け前記Ｍが
１および２である場合には前記論理信号を選択し前記Ｍ
が３である場合には前記第３データを選択して前記選択
信号の２0 桁ビットを生じる第２の制御部セレクタとを
備えることを特徴とする請求項２記載のマルチモード位
相変調器。 - 【請求項４】 前記選択信号が、グレーコード化した前
記ＰＳＫ変調波を生じるように前記位相シフト分周信号
を選択する信号であることを特徴とする請求項３記載の
マルチモード位相変調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6260473A JP2834009B2 (ja) | 1994-10-25 | 1994-10-25 | マルチモード位相変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6260473A JP2834009B2 (ja) | 1994-10-25 | 1994-10-25 | マルチモード位相変調器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08125704A true JPH08125704A (ja) | 1996-05-17 |
| JP2834009B2 JP2834009B2 (ja) | 1998-12-09 |
Family
ID=17348442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6260473A Expired - Fee Related JP2834009B2 (ja) | 1994-10-25 | 1994-10-25 | マルチモード位相変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2834009B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100782791B1 (ko) * | 2006-08-31 | 2007-12-05 | 삼성전기주식회사 | 디지털 변조 회로 |
| JP2009303212A (ja) * | 2008-06-10 | 2009-12-24 | Advantest Corp | デジタル変調器、デジタル変調方法、デジタル送受信システム、及び試験装置 |
| JP2013529871A (ja) * | 2010-06-25 | 2013-07-22 | コミサリア ア レネルジ アトミク エ オウ エネルジ アルタナティヴ | 送信機から非接触トランスポンダに送信される搬送波信号を位相変調する方法、およびこの方法を実施する装置 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5028913A (ja) * | 1973-07-16 | 1975-03-24 | ||
| JPS57155856A (en) * | 1981-03-20 | 1982-09-27 | Fujitsu Ltd | Adaptive modulation system |
| JPS57159148A (en) * | 1981-03-25 | 1982-10-01 | Fujitsu Ltd | Adaptive modulation system |
| JPS58159046A (ja) * | 1982-03-16 | 1983-09-21 | Nec Corp | デイジタル位相変調器 |
| JPS59161157A (ja) * | 1983-03-04 | 1984-09-11 | Nippon Telegr & Teleph Corp <Ntt> | デジタル処理形位相変調回路 |
| JPS59201596A (ja) * | 1983-04-28 | 1984-11-15 | Matsushita Electric Ind Co Ltd | 磁気録画再生方法及び磁気録画再生装置 |
| JPH03283743A (ja) * | 1990-03-30 | 1991-12-13 | Anritsu Corp | マルチモード変調器 |
| JPH04133545A (ja) * | 1990-09-25 | 1992-05-07 | Kubota Corp | デジタル信号変調装置 |
| JPH0563746A (ja) * | 1991-03-14 | 1993-03-12 | Sanyo Electric Co Ltd | Ｐｓｋ変調回路 |
-
1994
- 1994-10-25 JP JP6260473A patent/JP2834009B2/ja not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5028913A (ja) * | 1973-07-16 | 1975-03-24 | ||
| JPS57155856A (en) * | 1981-03-20 | 1982-09-27 | Fujitsu Ltd | Adaptive modulation system |
| JPS57159148A (en) * | 1981-03-25 | 1982-10-01 | Fujitsu Ltd | Adaptive modulation system |
| JPS58159046A (ja) * | 1982-03-16 | 1983-09-21 | Nec Corp | デイジタル位相変調器 |
| JPS59161157A (ja) * | 1983-03-04 | 1984-09-11 | Nippon Telegr & Teleph Corp <Ntt> | デジタル処理形位相変調回路 |
| JPS59201596A (ja) * | 1983-04-28 | 1984-11-15 | Matsushita Electric Ind Co Ltd | 磁気録画再生方法及び磁気録画再生装置 |
| JPH03283743A (ja) * | 1990-03-30 | 1991-12-13 | Anritsu Corp | マルチモード変調器 |
| JPH04133545A (ja) * | 1990-09-25 | 1992-05-07 | Kubota Corp | デジタル信号変調装置 |
| JPH0563746A (ja) * | 1991-03-14 | 1993-03-12 | Sanyo Electric Co Ltd | Ｐｓｋ変調回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100782791B1 (ko) * | 2006-08-31 | 2007-12-05 | 삼성전기주식회사 | 디지털 변조 회로 |
| US7586293B2 (en) | 2006-08-31 | 2009-09-08 | Samsung Electro-Mechanics Co., Ltd. | Digital modulation circuit |
| JP2009303212A (ja) * | 2008-06-10 | 2009-12-24 | Advantest Corp | デジタル変調器、デジタル変調方法、デジタル送受信システム、及び試験装置 |
| JP2013529871A (ja) * | 2010-06-25 | 2013-07-22 | コミサリア ア レネルジ アトミク エ オウ エネルジ アルタナティヴ | 送信機から非接触トランスポンダに送信される搬送波信号を位相変調する方法、およびこの方法を実施する装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2834009B2 (ja) | 1998-12-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5627499A (en) | Digital modulator and upconverter having single-bit delta-sigma data converters | |
| JPH11500882A (ja) | 位相変調器及び周波数逓倍器を備えた送信器を用いる伝送システム | |
| AU573966B2 (en) | Zero-if digital receiver | |
| WO2001041381A2 (en) | Gaussian filtered fsk modulator that includes a gaussian filter, an integrator and a look-up table | |
| EP1095446A1 (en) | Digital phase modulator using non-linear amplifiers and a ring oscillator | |
| JP3319931B2 (ja) | Ｆｓｋ変調回路 | |
| US9077573B2 (en) | Very compact/linear software defined transmitter with digital modulator | |
| US6539064B1 (en) | Multiple data rate filtered modulation system for digital data | |
| JP2834009B2 (ja) | マルチモード位相変調器 | |
| US5373532A (en) | π/4 quadrature phase shift keying modulator | |
| US20030112894A1 (en) | Modulator of phase shift keying (PSK) type | |
| EP1842294A1 (en) | Frequency-hopping arrangement | |
| IE69762B1 (en) | Digital gmsk modulator with non-integer bit interval handling | |
| EP0064728B1 (en) | Multiple phase digital modulator | |
| EP2051464B1 (en) | Frequency modulation using division of a reference clock signal | |
| JP4161488B2 (ja) | 受信装置 | |
| GB2410407A (en) | Digital FSK transmitter containing a quadrature modulator | |
| EP1376968B1 (en) | Transceiver for wireless communication | |
| US7298791B1 (en) | Multiple date rate filtered modulation system for digital data | |
| JP2663746B2 (ja) | ディジタルｆｍ変調装置 | |
| KR20020000895A (ko) | 통신 시스템 | |
| JPH07193605A (ja) | 多値変調回路 | |
| JPS5840387B2 (ja) | デイジタル形ｆｍ変調器 | |
| JPH06120988A (ja) | Ｐｓｋ変調装置 | |
| JP2861535B2 (ja) | トランスバーサル形フィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980901 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |