JPH08116240A

JPH08116240A - 信号発生回路

Info

Publication number: JPH08116240A
Application number: JP6278344A
Authority: JP
Inventors: Hiroshi Imazeki; 洋今関; Yasuhiro Sagesaka; 康博提坂; Takashi Kobayashi; 隆史小林
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1994-10-18
Filing date: 1994-10-18
Publication date: 1996-05-07
Anticipated expiration: 2019-09-15
Also published as: JP3565590B2

Abstract

(57)【要約】【目的】そのハードウェア量の増大を抑えつつ各種Ｐ
Ｎ信号や固定パターン信号を発生しうる信号発生回路を
実現する。これにより、デジタルコードレス電話ひいて
はＰＨＳの低コスト化を図り、その特性評価を効率化す
る。【構成】ＰＨＳを構成するデジタルコードレス電話等
において、各種のＰＮ信号を生成するＰＮ信号発生回路
ＰＮＧを、マイクロコンピュータ部のシリアルインタフ
ェース部ＳＩに設けられフェーズロックドループ回路等
の初期値設定に供される直並列変換用のシフトレジスタ
ＳＲに複数の排他的論理和回路Ｅ１〜Ｅ６と信号選択回
路ＳＬを追加することにより構成するとともに、ＰＮ信
号を用いた簡易秘話処理及びスクランブル処理ならびに
デスクランブル処理を、マイクロコンピュータ部により
ソフトウェア的に実現する。また、特性評価のためのＰ
Ｎ信号及び固定パターン信号を、ＰＮ信号発生回路ＰＮ
Ｇにより生成し、デジタルコードレス電話に通信回線の
誤り率等を測定する機能を持たせる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は信号発生回路に関し、
例えば、ＰＨＳ（ＰｅｒｓｏｎａｌＨａｎｄｙ−ｐｈ
ｏｎｅＳｙｓｔｅｍ）のデジタルコードレス電話のＰ
Ｎ（ＰｓｅｕｄｏＮｏｉｓｅ）信号発生回路に利用し
て特に有効な技術に関する。

【０００２】

【従来の技術】公衆電話回線の屋外利用や子機間直接通
話等により移動体通信網の構築を低価格で実現しうるＰ
ＨＳがある。ＰＨＳでは、通信特性の確保及び評価のた
めに、第二世代コードレス電話システム標準規格ＲＣＲ
（Ｒｅｓｅａｒｃｈ＆ＤｅｖｅｌｏｐｍｅｎｔＣ
ｅｎｔｅｒｆｏｒＲａｄｉｏＳｙｓｔｅｍ：電波
システム開発センタ）−ＳＴＤ（Ｓｔａｎｄａｒｄ：標
準）２８が設定され、モデム部の変調方式やチャネルコ
ーデック部のスクランブル方式等が規定される。このう
ち、制御用及び通信用物理スロットのスクランブル処理
には、パターンＰＮ（１０，３）の１０段ＰＮ信号を用
いることが規定され、簡易秘話処理には、パターンＰＮ
（１６，１２，３，１）の１６段ＰＮ信号を用いること
が規定されている。また、受信系における誤り率の測定
には、例えばパターンＰＮ（９，５）のような９段ＰＮ
信号を用いることが規定され、隣接チャネル選択度の測
定には、例えばパターンＰＮ（１５，４）のような１５
段ＰＮ信号を用いることが規定されている。さらに、例
えばパターンＰＮ（１０，３）の１０段ＰＮ信号を生成
するために、図５のようなＰＮパターン発生回路が提示
され、ＰＮ信号による具体的なスクランブル及びデスク
ランブル方法等が規定されている。

【０００３】

【発明が解決しようとする課題】ＰＨＳを構成する従来
のデジタルコードレス電話において、そのチャネルコー
デック部は、上記１０段及び１６段ＰＮ信号を生成する
ための専用の信号発生回路とＰＮ信号を用いたスクラン
ブル処理のための専用回路を備え、この中で例えば図５
のＰＮ信号発生回路は、図６に示されるように、選択回
路ＳＥＬを介して実質的に直列形態とされる複数のフリ
ップフロップＦＳ０〜ＦＳ９と排他的論理和回路ＥＸＯ
とを中心に実現される。このため、チャネルコーデック
部としてのハードウェア量が比較的大きなものとなり、
これによってデジタルコードレス電話の低コスト化が阻
害されるという問題が生じる。

【０００４】一方、ＰＨＳを構成する従来のデジタルコ
ードレス電話は、上記９段及び１５段ＰＮ信号発生回路
を備えず、誤り率や隣接チャネル選択度等の特性評価
は、これらのＰＮ信号発生回路を含む専用の測定装置に
依らざるを得ない。この結果、特性評価のための経費が
増大するとともに、特に測定装置の接続等のために特性
評価の手順が複雑となり、その工数が増大するという問
題が生じる。

【０００５】この発明の目的は、そのハードウェア量の
増大を抑えつつ各種のＰＮ信号及び固定パターン信号を
発生しうる信号発生回路を実現することにある。この発
明の他の目的は、信号発生回路を含むデジタルコードレ
ス電話ひいてはＰＨＳの低コスト化を図り、その特性評
価を効率化することにある。

【０００６】この発明の前記ならびにその他の目的と新
規な特徴は、この明細書の記述及び添付図面から明らか
になるであろう。

【０００７】本願において開示される発明のうち代表的
なものの概要を簡単に説明すれば、次の通りである。す
なわち、ＰＨＳを構成するデジタルコードレス電話等に
おいて、各種のＰＮ信号を生成する信号発生回路を、マ
イクロコンピュータ部のシリアルインタフェース部に設
けられフェーズロックドループ回路の初期値設定に供さ
れるシフトレジスタに複数の排他的論理和回路と信号選
択回路を追加することにより構成する。また、ＰＮ信号
を用いた簡易秘話処理及びスクランブル処理等を、マイ
クロコンピュータ部によりソフトウェア的に実現すると
ともに、特性評価のためのＰＮ信号や固定パターン信号
を、信号発生回路により生成し、デジタルコードレス電
話に通信回線の誤り率等を測定する機能を持たせる。

【０００８】

【作用】上記した手段によれば、そのハードウェア量の
増大を抑えつつ各種のＰＮ信号や固定パターン信号を発
生しうる信号発生回路を実現できるとともに、チャネル
コーデック部の構成を簡素化し、そのハードウェア量を
大幅に削減することができる。この結果、信号発生回路
を含むデジタルコードレス電話ひいてはＰＨＳの低コス
ト化を図り、その特性評価を効率化することができる。

【０００９】

【実施例】図１には、この発明が適用されたシリアルイ
ンタフェース部ＳＩを含むデジタルコードレス電話の一
実施例のブロック図が示されている。同図をもとに、ま
ずこの実施例のデジタルコードレス電話の構成及び動作
の概要について説明する。なお、以後の説明から明らか
なように、シリアルインタフェース部ＳＩは、ＰＮ信号
発生回路ＰＮＧとしても機能する。また、デジタルコー
ドレス電話の各ブロックを構成する回路素子は、ブロッ
クごとに又は所定の組み合わせで複数の半導体基板上に
それぞれ形成され、１個の箱体内に搭載される。

【００１０】図１において、デジタルコードレス電話
は、特に制限されないが、無線部ＲＢ及びベースバンド
部ＢＢならびにマイクロコンピュータ部ＭＣと、無線部
ＲＢに結合されるアンテナＡＮＴならびにベースバンド
部ＢＢに結合されるマイクＭＩＣ及びスピーカＳＰＫと
を備える。このうち、無線部ＲＢは、アンテナスイッチ
ＡＮＴＳＷと、直交変調器ＩＱＭＯＤ及び送信増幅器Ｔ
ＡＭＰならびに受信増幅器ＲＡＭＰ，中間周波検波器Ｉ
Ｆ及びフェーズロックドループ回路ＰＬＬとを含む。ま
た、ベースバンド部ＢＢは、変調波形生成回路ＤＭＯ
Ｄ，デジタルアナログ変換回路ＤＡＣＭ，位相検出器Ｐ
Ｄ及び遅延検波器ＤＤを含むモデム部ＭＯＤＥＭと、送
信バッファＴＢＵＦ及び受信バッファＲＢＵＦを含むチ
ャネルコーデック部ＣＣＯＤＥＣと、アナログデジタル
変換回路ＡＤＣＶ，位相圧縮器ＣＯＭＰ，位相伸長器Ｅ
ＸＰ及びデジタルアナログ変換回路ＤＡＣＶを含む音声
コーデック部ＶＣＯＤＥＣとを含む。さらに、マイクロ
コンピュータ部ＭＣは、ストアドプログラム方式の中央
処理装置ＣＰＵと、図示されない内部バスＩＢＵＳを介
して中央処理装置ＣＰＵに結合されるシリアルインタフ
ェース部ＳＩ（ＰＮ信号発生回路ＰＮＧ），メモリ部Ｍ
ＥＭ，パラレルインタフェース部ＰＩ及びＩ／Ｏポート
部ＩＯＰを含み、キーパッドＫＹＰ及び液晶ディスプレ
イＬＣＤは、前記Ｉ／Ｏポート部ＩＯＰを介して中央処
理装置ＣＰＵに接続される。

【００１１】ここで、マイクＭＩＣを介して入力される
アナログ音声信号は、ベースバンド部ＢＢの音声コーデ
ック部ＶＣＯＤＥＣのアナログデジタル変換回路ＡＤＣ
Ｖにより所定ビットのＰＣＭ（ＰｕｌｓｅＣｏｄｅ
Ｍｏｄｕｌａｔｉｏｎ）デジタル信号に変換された後、
位相圧縮器ＣＯＭＰにより例えば３２Ｋｂｐｓ（キロビ
ット／秒）に位相圧縮される。これらのデジタル信号
は、チャネルコーデック部ＣＣＯＤＥＣの送信バッファ
ＴＢＵＦに送られ、マイクロコンピュータ部ＭＣによる
簡易秘話処理及びスクランブル処理を受けた後、例えば
３８４ＫｂｐｓのＴＤＭＡ（ＴｉｍｅＤｉｖｉｓｉｏ
ｎＭｕｌｔｉｐｌｅＡｃｃｅｓｓ：時分割多重方
式）フレームの各タイムスロットに割り当てられる。次
に、モデム部ＭＯＤＥＭの変調波形生成回路ＤＭＯＤに
よりπ／４シフトＱＰＳＫ（ＱｕａｄｒａｔｕｒｅＰ
ｈａｓｅＳｈｉｆｔＫｅｙｉｎｇ）方式に基づいた
デジタル変調処理を受けた後、アナログデジタル変換回
路ＡＤＣＭを経て、直交した位相を有する二つのアナロ
グ信号Ｉ及びＱとなる。これらのアナログ信号Ｉ及びＱ
は、無線部ＲＢの直交変調器ＩＱＭＯＤにより混合され
た後、送信増幅器ＴＡＭＰにより例えば１．９ＧＨｚ
（ギガヘルツ）の搬送波に乗せて増幅され、アンテナス
イッチＡＮＴＳＷ及びアンテナＡＮＴを介して出力され
る。

【００１２】一方、アンテナＡＮＴから無線部ＲＢのア
ンテナスイッチＡＮＴＳＷを介して入力される受信信号
は、受信増幅器ＲＡＭＰにより増幅された後、中間周波
検波器ＩＦを経てベースバンド部ＢＢのモデム部ＭＯＤ
ＥＭの位相検出器ＰＤに伝達され、遅延検波器ＤＤを経
てもとのデジタル信号とされる。これらのデジタル信号
は、チャネルコーデック部ＣＣＯＤＥＣの受信バッファ
ＲＢＵＦに格納され、マイクロコンピュータ部ＭＣによ
るデスクランブル処理を受けた後、音声コーデック部Ｖ
ＣＯＤＥＣの位相伸長器ＥＸＰ及びデジタルアナログ変
換回路ＤＡＣを経てアナログ音声信号とされ、スピーカ
ＳＰＫを介して出力される。

【００１３】この実施例において、無線部ＲＢは、受信
増幅器ＲＡＭＰを介して入力される受信信号から所定の
タイミング信号を抽出し、クロック信号を生成するフェ
ーズロックドループ回路ＰＬＬを含む。また、このフェ
ーズロックドループ回路ＰＬＬは、マイクロコンピュー
タ部ＭＣのシリアルインタフェース部ＳＩを介してその
位相や周波数に関する初期値がシリアルに設定され、こ
れによって無線部ＲＢ及びマイクロコンピュータ部ＭＣ
間の所要信号線数が削減される。一方、マイクロコンピ
ュータ部ＭＣは、パラレルインタフェース部ＰＩを介し
てチャネルコーデック部ＣＣＯＤＥＣの送信バッファＴ
ＢＵＦ及び受信バッファＲＢＵＦに格納された通信デー
タをメモリ部ＭＥＭに取り込み、ソフトウェア的な簡易
秘話処理及びスクランブル処理ならびにデスクランブル
処理を施す。また、シリアルインタフェース部ＳＩは、
後述のように、マイクロコンピュータ部ＭＣの簡易秘話
処理及びスクランブル処理ならびにデスクランブル処理
に必要なＰＮ信号を生成するためのＰＮ信号発生回路Ｐ
ＮＧとしても機能し、通信回線の特性評価に必要なＰＮ
信号及び固定パターン信号も生成する。この結果、チャ
ネルコーデック部ＣＣＯＤＥＣの構成を簡素化し、その
ハードウェア量を大幅に削減して、デジタルコードレス
電話の低コスト化を図ることができるとともに、その特
性評価を効率化し、特性評価に要する経費を削減するこ
とができるものとなる。

【００１４】図２には、図１のデジタルコードレス電話
に含まれるシリアルインタフェース部ＳＩの一実施例の
ブロック図が示されている。また、図３には、図２のシ
リアルインタフェース部ＳＩの信号選択回路ＳＬによる
選択信号と動作モードとの関係を説明するための一実施
例の条件図が示され、図４には、図２のシリアルインタ
フェース部ＳＩがデータ並直列変換モードとされるとき
の一実施例の信号波形図が示されている。これらの図を
もとに、この実施例のデジタルコードレス電話に含まれ
るシリアルインタフェース部ＳＩの具体的構成及び動作
ならびにその特徴について説明する。なお、この実施例
のシリアルインタフェース部ＳＩは、前述のように、Ｐ
Ｎ信号発生回路ＰＮＧとしても機能するが、以下の説明
では、その呼称をシリアルインタフェース部ＳＩとして
統一する。

【００１５】図２において、この実施例のシリアルイン
タフェース部ＳＩは、内部バスＩＢＵＳに対してパラレ
ル結合される１６ビットのシフトレジスタＳＲをその基
本構成要素とする。前記のように、シリアルインタフェ
ース部ＳＩは、マイクロコンピュータ部ＭＣに含まれ、
内部バスＩＢＵＳは、マイクロコンピュータ部ＭＣの中
央処理装置ＣＰＵに結合される。シリアルインタフェー
ス部ＳＩは、内部バスＩＢＵＳに結合されるモードレジ
スタＭＲを含み、中央処理装置ＣＰＵから内部バスＩＢ
ＵＳを介して所定のモード制御信号を取り込む。

【００１６】シフトレジスタＳＲは、クロック選択回路
ＣＳから供給されるシフトクロック信号ＳＲＣＫに従っ
てシフト動作を行う。また、クロック選択回路ＣＳは、
モードレジスタＭＲから供給されるクロック選択信号Ｃ
ＳＣに従って、外部のクロック発生部から供給されるク
ロック信号ＥＣＫあるいはプリスケーラＰＳＣＬによっ
てシステムクロック信号ＳＣＫをもとに形成されたクロ
ック信号ＰＣＫを選択し、シフトクロック信号ＳＲＣＫ
としてシフトレジスタＳＲに供給する。

【００１７】この実施例において、シリアルインタフェ
ース部ＳＩは、さらに信号選択回路ＳＬ及び割り込みカ
ウンタＩＲＣＴを含む。このうち、信号選択回路ＳＬに
は、モードレジスタＭＲから所定ビットのモード選択信
号ＭＳが供給され、シリアル入力端子Ｓｉｎを介して外
部シリアル入力信号が供給される。また、シフトレジス
タＳＲの最下位ビットつまり第０ビットの出力信号が内
部信号Ｄ１として供給され、その第６及び第８ビットの
出力信号がそれぞれ内部信号Ｄ２及びＤ３として供給さ
れるとともに、排他的論理和回路Ｅ１，Ｅ２，Ｅ３及び
Ｅ６の出力信号がそれぞれ内部信号Ｄ４，Ｄ５，Ｄ６及
びＤ７として供給される。一方、割り込みカウンタＩＲ
ＣＴには、クロック選択回路ＣＳからシフトクロック信
号ＳＲＣＫが供給され、その出力信号は、割り込み処理
を開始させるための割り込み要求信号ＩＲＱとして中央
処理装置ＣＰＵに供給される。

【００１８】ここで、排他的論理和回路Ｅ１の一方の入
力端子には、シフトレジスタＳＲの第１ビットの出力信
号が供給され、その他方の入力端子には、第１２ビット
の出力信号が供給される。また、排他的論理和回路Ｅ２
の一方の入力端子には、シフトレジスタＳＲの第７ビッ
トの出力信号が供給され、その他方の入力端子には、第
１１ビットの出力信号が供給される。一方、排他的論理
和回路Ｅ３の一方の入力端子には、排他的論理和回路Ｅ
４の出力信号が供給され、その他方の入力端子には、シ
フトレジスタＳＲの第１５ビットの出力信号が供給され
る。排他的論理和回路Ｅ４の一方の入力端子には、その
一方及び他方の入力端子にシフトレジスタＳＲの第０及
び第４ビットの出力信号をそれぞれ受ける排他的論理和
回路Ｅ５の出力信号が供給され、その他方の入力端子に
は、シフトレジスタＳＲの第１３ビットの出力信号が供
給される。さらに、排他的論理和回路Ｅ６の一方の入力
端子には、シフトレジスタＳＲの第６ビットの出力信号
が供給され、その他方の入力端子には、第１３ビットの
出力信号が供給される。

【００１９】信号選択回路ＳＬは、モードレジスタＭＲ
から供給されるモード選択信号ＭＳに従って内部信号Ｄ
１〜Ｄ７又はシリアル入力信号Ｓｉｎを選択するととも
に、シリアル出力端子Ｓｏｕｔを介してフェーズロック
ドループ回路ＰＬＬ等の外部回路に出力しあるいはシフ
トレジスタＳＲの第１５ビットに戻してループ回路を構
成する。信号選択回路ＳＬが内部信号Ｄ１を選択しシリ
アル出力端子Ｓｏｕｔから出力するとき、シフトレジス
タＳＲは、図３に示されるように、データ並直列変換モ
ードとされ、中央処理装置ＣＰＵから内部バスＩＢＵＳ
を介してパラレルに入力される１６ビットのデータを内
部信号Ｄ１としてその第０ビットの出力端子からシリア
ルに出力する。このとき、割り込みカウンタＩＲＣＴ
は、図４に示されるように、シリアル出力端子Ｓｏｕｔ
に１６ビット目のデータｂ１５が出力された時点で割り
込み要求信号ＩＲＱをハイレベルとし、中央処理装置Ｃ
ＰＵに対して一連のデータ並直列変換処理が終了したこ
とを知らせる。

【００２０】一方、信号選択回路ＳＬがシリアル入力信
号Ｓｉｎを選択しシフトレジスタＳＲの第１５ビットに
入力するとき、シフトレジスタＳＲは、データ直並列変
換モードとされ、フェーズロックドループ回路ＰＬＬ等
からシリアルに入力されるデータを順次取り込んだ後、
内部バスＩＢＵＳを介してパラレルに中央処理装置ＣＰ
Ｕに伝達する。このとき、割り込みカウンタＩＲＣＴ
は、同様にシフトクロック信号ＳＲＣＫを計数し、１６
ビット目のデータがシフトレジスタＳＲの第１５ビット
に取り込まれた時点で割り込み要求信号ＩＲＱをハイレ
ベルとして、データ直並列変換処理が終了したことを中
央処理装置ＣＰＵに知らせる。

【００２１】次に、信号選択回路ＳＬが内部信号Ｄ１，
Ｄ２又はＤ３を選択しシフトレジスタＳＲの第１５ビッ
トに入力してループ回路を構成するとき、シフトレジス
タＳＲは、１６ビット，１０ビット又は８ビットの固定
パターン信号生成モードとされる。このとき、生成すべ
き固定パターン信号のビットパターンは、所定ビット数
のパターン初期値として中央処理装置ＣＰＵから内部バ
スＩＢＵＳを介してパラレルに入力される。また、シフ
トレジスタＳＲにより生成される固定パターン信号は、
シリアル出力端子Ｓｏｕｔを介してモデム部ＭＯＤＥＭ
に出力され、通信回線の特性評価のための試験送信デー
タとして送信信号に折り込まれ、また受信信号として得
られた試験受信データとの比較照合に供される。

【００２２】一方、信号選択回路ＳＬが内部信号Ｄ４，
Ｄ５，Ｄ６又はＤ７を選択しシフトレジスタＳＲの第１
５ビットに入力してループ回路を構成するとき、シフト
レジスタＳＲはそれぞれパターンＰＮ（１５，４），Ｐ
Ｎ（９，５），ＰＮ（１６，１２，３，１）あるいはＰ
Ｎ（１０，３）のＰＮ信号生成モードとされる。このう
ち、パターンＰＮ（１０，３）の１０段ＰＮ信号は、マ
イクロコンピュータ部ＭＣつまりは中央処理装置ＣＰＵ
のスクランブル処理に供され、パターンＰＮ（１６，１
２，３，１）の１６段ＰＮ信号は、簡易秘話処理に供さ
れる。また、パターンＰＮ（９，５）の９段ＰＮ信号
は、通信回線の特性評価時における誤り率の測定に供さ
れ、パターンＰＮ（１５，４）の１５段ＰＮ信号は、や
はり特性評価時における隣接チャネル選択度の測定に供
される。なお、シフトレジスタＳＲには、ＰＮ信号の生
成に先立って、中央処理装置ＣＰＵから内部バスＩＢＵ
Ｓを介してＩＤコードのような初期データを入力するこ
とができる。

【００２３】以上のように、この実施例のデジタルコー
ドレス電話は、フェーズロックドループ回路ＰＬＬの初
期値設定に供されるシリアルインタフェース部ＳＩを含
むマイクロコンピュータ部ＭＣを備え、このシリアルイ
ンタフェース部ＳＩは、シフトレジスタＳＲの所定ビッ
トの出力信号を所定の組み合わせで受ける複数の排他的
論理和回路と、シフトレジスタＳＲの所定ビットの出力
信号又は排他的論理和回路の出力信号を選択的に伝達す
る信号選択回路ＳＬとを含むことで、各種パターンのＰ
Ｎ信号及び固定パターン信号を生成するＰＮ信号発生回
路ＰＮＧとしても機能する。一方、マイクロコンピュー
タ部ＭＣは、ストアドプログラム方式の中央処理装置Ｃ
ＰＵを含み、ＰＮ信号発生回路ＰＮＧにより生成された
ＰＮ信号を受けて従来チャネルコーデック部ＣＣＯＤＥ
Ｃの役割であった簡易秘話処理及びスクランブル処理な
らびにデスクランブル処理をソフトウェア的に実現す
る。また、ＰＮ信号発生回路ＰＮＧにより形成されるＰ
Ｎ信号及び固定パターン信号は、例えばモデム部ＭＯＤ
ＥＭに供給され、通信回線の特性評価のための試験デー
タとして用いられる。これらの結果、そのハードウェア
量の増大を抑えつつ各種のＰＮ信号及び固定パターン信
号を発生しうる信号発生回路を実現できるとともに、チ
ャネルコーデック部の構成を簡素化し、そのハードウェ
ア量を大幅に削減して、信号発生回路を含むデジタルコ
ードレス電話ひいてはＰＨＳの低コスト化を図り、その
特性評価を効率化することができるものとなる。

【００２４】以上の実施例により得られる作用効果は下
記の通りである。すなわち、（１）ＰＨＳを構成するデジタルコードレス電話等にお
いて、各種のＰＮ信号を生成する信号発生回路を、マイ
クロコンピュータ部のシリアルインタフェース部に設け
られフェーズロックドループ回路の初期値設定に用いら
れる直並列変換用のシフトレジスタに排他的論理和回路
と信号選択回路を追加することにより構成することで、
そのハードウェア量の増大を抑えつつ各種のＰＮ信号及
び固定パターン信号を発生しうる信号発生回路を実現で
きるという効果が得られる。（２）上記（１）項において、ＰＮ信号を用いた簡易秘
話処理及びスクランブル処理ならびにデスクランブル処
理を、マイクロコンピュータ部によりソフトウェア的に
実現することで、チャネルコーデック部の構成を簡素化
し、そのハードウェア量を大幅に削減することができる
という効果が得られる。（３）上記（１）項及び（２）項により、信号発生回路
を含むデジタルコードレス電話ひいてはＰＨＳの低コス
ト化を図ることができるという効果が得られる。（４）上記（１）項ないし（３）項において、特性評価
のためのＰＮ信号や固定パターン信号を信号発生回路に
より生成し、デジタルコードレス電話に通信回線の誤り
率等を測定する機能を持たせることで、デジタルコード
レス電話ひいてはＰＨＳの特性評価を効率化できるとい
う効果が得られる。

【００２５】以上、本発明者によってなされた発明を実
施例に基づき具体的に説明したが、この発明は、上記実
施例に限定されるものではなく、その要旨を逸脱しない
範囲で種々変更可能であることは言うまでもない。例え
ば、図１において、デジタルコードレス電話は任意のブ
ロック構成を採りうるし、デジタル信号のビットレート
や搬送波の周波数等の具体値も任意に設定できる。図２
において、シフトレジスタＳＲのビット数は、任意に設
定できる。また、シリアルインタフェース部ＳＩつまり
ＰＮ信号発生回路ＰＮＧにより生成しうるＰＮ信号及び
固定パターン信号の種類及び数は、任意に設定できる
し、生成されたＰＮ信号及び固定パターン信号を外部に
出力できるようにしてもよい。シリアルインタフェース
部ＳＩの具体的構成は、ほんの一例であり、この実施例
による制約を受けない。

【００２６】以上の説明では、主として本発明者によっ
てなされた発明をその背景となった利用分野であるＰＨ
Ｓのデジタルコードレス電話ならびにそのＰＮ信号発生
回路に適用した場合について説明したが、それに限定さ
れるものではなく、例えば、信号発生回路として単体で
形成されるものや、各種通信システムの同様なコードレ
ス電話ならびにその信号発生回路にも適用できる。この
発明は、少なくともデータの直並列又は並直列変換処理
のためのシフトレジスタと信号発生回路とを必要とする
装置ならびにその信号発生回路に広く適用できる。

【００２７】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。すなわち、ＰＨＳを構成するデジタル
コードレス電話等において、各種のＰＮ信号を生成する
信号発生回路を、マイクロコンピュータ部のシリアルイ
ンタフェース部に設けられフェーズロックドループ回路
の初期値設定に用いられる直並列変換用のシフトレジス
タに複数の排他的論理和回路と信号選択回路を追加する
ことにより構成する。また、ＰＮ信号を用いた簡易秘話
処理及びスクランブル処理等を、マイクロコンピュータ
部によりソフトウェア的に実現するとともに、特性評価
のためのＰＮ信号や固定パターン信号を信号発生回路に
より生成し、デジタルコードレス電話に通信回線の誤り
率等を測定する機能を持たせる。以上により、そのハー
ドウェア量の増大を抑えつつ各種のＰＮ信号や固定パタ
ーン信号を発生しうる信号発生回路を実現できるととも
に、チャネルコーデック部の構成を簡素化し、そのハー
ドウェア量を大幅に削減することができる。この結果、
信号発生回路を含むデジタルコードレス電話ひいてはＰ
ＨＳの低コスト化を図り、その特性評価を効率化するこ
とができる。

【図面の簡単な説明】

【図１】この発明が適用されたデジタルコードレス電話
の一実施例を示すブロック図である。

【図２】図１のデジタルコードレス電話に含まれるシリ
アルインタフェース部の一実施例を示すブロック図であ
る。

【図３】図２のシリアルインタフェース部の信号選択回
路による選択信号と動作モードとの関係を説明するため
の一実施例を示す条件図である。

【図４】図２のシリアルインタフェース部がデータ並直
列変換モードとされるときの一実施例を示す信号波形図
である。

【図５】パターンＰＮ（１０，３）のＰＮ信号を生成す
るＰＮ信号発生回路の一般的な構成図である。

【図６】図５のＰＮ信号発生回路を従来方法により構成
した場合の一例を示す回路図である。

【符号の説明】

ＡＮＴ・・・アンテナ、ＲＢ・・・無線部、ＡＮＴＳＷ
・・・アンテナスイッチ、ＩＱＭＯＤ・・・直交変調
器、ＴＡＭＰ・・・送信増幅器、ＲＡＭＰ・・・受信増
幅器、ＩＦ・・・中間周波検波器、ＰＬＬ・・・フェー
ズロックドループ回路、ＢＢ・・・ベースバンド部、Ｍ
ＯＤＥＭ・・・モデム部、ＤＭＯＤ・・・変調波形生成
回路、ＤＡＣＭ・・・デジタルアナログ変換回路、ＰＤ
・・・位相検出器、ＤＤ・・・遅延検波器、ＣＣＯＤＥ
Ｃ・・・チャネルコーデック部、ＴＢＵＦ・・・送信バ
ッファ、ＲＢＵＦ・・・受信バッファ、ＶＣＯＤＥＣ・
・・音声コーデック部、ＡＤＣＶ・・・アナログデジタ
ル変換回路、ＣＯＭＰ・・・位相圧縮器、ＥＸＰ・・・
位相伸長器、ＤＡＣＶ・・・デジタルアナログ変換回
路、ＭＣ・・・マイクロコンピュータ部、ＣＰＵ・・・
中央処理装置、ＳＩ／ＰＮＧ・・・シリアルインタフェ
ース部／ＰＮ信号発生回路、ＭＥＭ・・・メモリ部、Ｐ
Ｉ・・・パラレルインタフェース部、ＩＯＰ・・・Ｉ／
Ｏポート部、ＫＹＰ・・・キーパッド、ＬＣＤ・・・液
晶ディスプレイ、ＭＩＣ・・・マイク、ＳＰＫ・・・ス
ピーカ。ＩＢＵＳ・・・内部バス、ＳＲ・・・シフトレ
ジスタ、ＭＲ・・・モードレジスタ、ＳＬ・・・信号選
択回路、ＣＳ・・・クロック選択回路、ＰＳＣＬ・・・
プリスケーラ、ＩＲＣＴ・・・割り込みカウンタ、Ｅ１
〜Ｅ６・・・排他的論理和回路、ＳＩ・・・シリアル入
力信号、ＳＯ・・・シリアル出力信号、ＥＣＫ・・・外
部クロック信号、ＩＲＱ・・・割り込み要求信号。Ｂ０
〜Ｂ９・・・シフトレジスタ各ビット、ＥＸＯ・・・排
他的論理和回路、ＰＮＳ・・・ＰＮ信号。ＦＢ０〜ＦＢ
９・・・フリップフロップ、ＳＥＬ・・・選択回路、Ｉ
Ｂ０〜ＩＢ９・・・バス入力信号、ＣＬＫ・・・クロッ
ク信号。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号庁内整理番号ＦＩ技術表示箇所Ｈ０４Ｋ 1/04 Ｈ０４Ｌ 9/06 9/14 Ｈ０４Ｍ 1/00 Ｎ

Claims

【特許請求の範囲】

【請求項１】データの直並列又は並直列変換に供され
るシフトレジスタを併用して所定パターンの信号を生成
することを特徴とする信号発生回路。
【請求項２】上記信号は、通信データのスクランブル
処理又は通信回線の特性評価に供されるＰＮ信号及び固
定パターン信号を含むものであって、上記信号発生回路
は、上記シフトレジスタの所定ビットの出力信号を所定
の組み合わせで受ける複数の排他的論理和回路と、上記
シフトレジスタの所定ビットの出力信号又は上記排他的
論理和回路の出力信号を選択的に伝達する信号選択回路
とを含むものであることを特徴とする請求項１の信号発
生回路。
【請求項３】上記信号発生回路は、デジタルコードレ
ス電話に含まれるものであり、上記シフトレジスタは、
上記デジタルコードレス電話のフェーズロックドループ
回路の初期値設定に供されるものであって、上記デジタ
ルコードレス電話は、上記ＰＮ信号を用いてソフトウェ
ア的な簡易秘話処理及びスクランブル処理ならびにデス
クランブル処理を行うマイクロコンピュータ部を含むも
のであることを特徴とする請求項１又は請求項２の信号
発生回路。