JPH08111461A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法Info
- Publication number
- JPH08111461A JPH08111461A JP6245875A JP24587594A JPH08111461A JP H08111461 A JPH08111461 A JP H08111461A JP 6245875 A JP6245875 A JP 6245875A JP 24587594 A JP24587594 A JP 24587594A JP H08111461 A JPH08111461 A JP H08111461A
- Authority
- JP
- Japan
- Prior art keywords
- region
- diffusion layer
- concentration diffusion
- channel
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 マスク工程を増やさずにＮチャネルについて
しきい値の異なるもの（高しきい値と中しきい値の各Ｎ
チャネルトランジスタ等）を作り合わせることができる
メモリ等の半導体技術を提供する。 【構成】 Ｓｉ等の半導体基板１上に、２以上のＮチャ
ネルトランジスタ（Ａ）（Ｂ）が形成され、少なくとも
１つのＮチャネルトランジスタ（Ｂ）には低濃度拡散層
領域２１ｂ，２２ｂとＮ領域先端をおおう不純物導入領
域（例えばポケットイオン注入領域）とを形成し、他の
少なくとも１つのＮチャネルトランジスタ（Ａ）には低
濃度拡散層領域及びＮ領域先端をおおう不純物導入領域
はともに形成することなく高濃度拡散層領域３１ａ，３
２ａを形成する。
しきい値の異なるもの（高しきい値と中しきい値の各Ｎ
チャネルトランジスタ等）を作り合わせることができる
メモリ等の半導体技術を提供する。 【構成】 Ｓｉ等の半導体基板１上に、２以上のＮチャ
ネルトランジスタ（Ａ）（Ｂ）が形成され、少なくとも
１つのＮチャネルトランジスタ（Ｂ）には低濃度拡散層
領域２１ｂ，２２ｂとＮ領域先端をおおう不純物導入領
域（例えばポケットイオン注入領域）とを形成し、他の
少なくとも１つのＮチャネルトランジスタ（Ａ）には低
濃度拡散層領域及びＮ領域先端をおおう不純物導入領域
はともに形成することなく高濃度拡散層領域３１ａ，３
２ａを形成する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及び半導体
装置の製造方法に関する。特に、半導体基板上に、２以
上のＮチャネルトランジスタが形成されている半導体装
置について、その少なくとも２つのＮチャネルトランジ
スタの各しきい値を異ならせた半導体装置及びそのよう
な半導体装置の製造方法に関するものである。
装置の製造方法に関する。特に、半導体基板上に、２以
上のＮチャネルトランジスタが形成されている半導体装
置について、その少なくとも２つのＮチャネルトランジ
スタの各しきい値を異ならせた半導体装置及びそのよう
な半導体装置の製造方法に関するものである。
【０００２】
【従来の技術及びその問題点】従来より、２以上のトラ
ンジスタを有する半導体装置において、トランジスタの
しきい値を互いに異ならせた構成をとる場合がある。
ンジスタを有する半導体装置において、トランジスタの
しきい値を互いに異ならせた構成をとる場合がある。
【０００３】例えば、メモリ半導体装置については、通
常、Ｎチャネル高しきい値トランジスタをメモリーセル
などのアクセストランジスタとして使用するようにして
いる。
常、Ｎチャネル高しきい値トランジスタをメモリーセル
などのアクセストランジスタとして使用するようにして
いる。
【０００４】従来、しきい値の異なるトランジスタを作
り分ける場合、通常はマスクを追加して、しきい値調整
用イオン注入を打ち分けている。よって、どうしてもマ
スク工程が増加するものであった。
り分ける場合、通常はマスクを追加して、しきい値調整
用イオン注入を打ち分けている。よって、どうしてもマ
スク工程が増加するものであった。
【０００５】また、アクセストランジスタとしてＮチャ
ネル高しきい値トランジスタを用いる場合、このトラン
ジスタの形成の際には、ソース／ドレイン形成用イオン
注入のフォトレジスト工程において、その領域はマスク
でおおい、スルーゲートでイオン注入を行わずに高しき
い値の形成を達成する。従って、トランジスタの拡散層
は濃度の薄い低濃度拡散層領域（ＬＤＤ）のみで成り立
っており、抵抗が高くなる。このためどうしても、メモ
リーセルの保持能力特性がやや劣るようになる。
ネル高しきい値トランジスタを用いる場合、このトラン
ジスタの形成の際には、ソース／ドレイン形成用イオン
注入のフォトレジスト工程において、その領域はマスク
でおおい、スルーゲートでイオン注入を行わずに高しき
い値の形成を達成する。従って、トランジスタの拡散層
は濃度の薄い低濃度拡散層領域（ＬＤＤ）のみで成り立
っており、抵抗が高くなる。このためどうしても、メモ
リーセルの保持能力特性がやや劣るようになる。
【０００６】
【発明の目的】本発明は上記従来技術の問題点を解決
し、マスク工程を増やさずにＮチャネルについて、しき
い値の異なるもの（例えば高しきい値と中しきい値の各
Ｎチャネルトランジスタ）を作り合わせることができる
半導体装置及び半導体装置の製造方法を提供することを
目的とする。
し、マスク工程を増やさずにＮチャネルについて、しき
い値の異なるもの（例えば高しきい値と中しきい値の各
Ｎチャネルトランジスタ）を作り合わせることができる
半導体装置及び半導体装置の製造方法を提供することを
目的とする。
【０００７】また、メモリ半導体装置に適用する場合、
保持能力に優れたメモリーセル（例えばＤＲＡＭセル）
を形成できる半導体装置及び半導体装置の製造方法を提
供することを目的とする。
保持能力に優れたメモリーセル（例えばＤＲＡＭセル）
を形成できる半導体装置及び半導体装置の製造方法を提
供することを目的とする。
【０００８】
【目的を達成するための手段】本出願の請求項１の発明
は、半導体基板上に、２以上のＮチャネルトランジスタ
が形成されている半導体装置であって、少なくとも１つ
のＮチャネルトランジスタには低濃度拡散層領域とＮ領
域先端をおおう不純物導入領域とを形成し、他の少なく
とも１つのＮチャネルトランジスタには低濃度拡散層領
域及びＮ領域先端をおおう不純物導入領域はともに形成
することなく高濃度拡散層領域を形成することを特徴と
する半導体装置であって、これにより上記目的を達成す
るものである。
は、半導体基板上に、２以上のＮチャネルトランジスタ
が形成されている半導体装置であって、少なくとも１つ
のＮチャネルトランジスタには低濃度拡散層領域とＮ領
域先端をおおう不純物導入領域とを形成し、他の少なく
とも１つのＮチャネルトランジスタには低濃度拡散層領
域及びＮ領域先端をおおう不純物導入領域はともに形成
することなく高濃度拡散層領域を形成することを特徴と
する半導体装置であって、これにより上記目的を達成す
るものである。
【０００９】本出願の請求項２の発明は、半導体基板上
に、２以上のＮチャネルトランジスタと２以上のＰチャ
ネルトランジスタとが形成されている半導体装置であっ
て、少なくとも１つのＮチャネルトランジスタには低濃
度拡散層領域とＮ領域先端をおおう不純物導入領域とを
形成し、他の少なくとも１つのＮチャネルトランジスタ
には低濃度拡散層領域及びＮ領域先端をおおう不純物導
入領域はともに形成することなく高濃度拡散層領域を形
成し、少なくとも１つのＰチャネルトランジスタには低
濃度拡散層領域とＰ領域先端をおおう不純物導入領域と
を形成し、他の少なくとも１つのＰチャネルトランジス
タには低濃度拡散層領域及びＰ領域先端をおおう不純物
導入領域はともに形成することなく高濃度拡散層領域を
形成することを特徴とする請求項１に記載の半導体装置
であって、これにより上記目的を達成するものである。
に、２以上のＮチャネルトランジスタと２以上のＰチャ
ネルトランジスタとが形成されている半導体装置であっ
て、少なくとも１つのＮチャネルトランジスタには低濃
度拡散層領域とＮ領域先端をおおう不純物導入領域とを
形成し、他の少なくとも１つのＮチャネルトランジスタ
には低濃度拡散層領域及びＮ領域先端をおおう不純物導
入領域はともに形成することなく高濃度拡散層領域を形
成し、少なくとも１つのＰチャネルトランジスタには低
濃度拡散層領域とＰ領域先端をおおう不純物導入領域と
を形成し、他の少なくとも１つのＰチャネルトランジス
タには低濃度拡散層領域及びＰ領域先端をおおう不純物
導入領域はともに形成することなく高濃度拡散層領域を
形成することを特徴とする請求項１に記載の半導体装置
であって、これにより上記目的を達成するものである。
【００１０】本出願の請求項３の発明は、半導体基板上
に、２以上のＮチャネルトランジスタが形成されている
半導体装置の製造方法であって、少なくとも１つのＮチ
ャネルトランジスタには他のＮチャネルトランジスタ部
をマスクして低濃度拡散層領域形成用イオン注入とＮ領
域先端をおおう不純物導入領域形成用斜めイオン注入を
施し、他の少なくとも１つのＮチャネルトランジスタに
は低濃度拡散層領域及びＮ領域先端をおおう不純物導入
領域はともに形成することなく高濃度拡散層領域を形成
するイオン注入を行うことを特徴とする半導体装置の製
造方法であって、これにより上記目的を達成するもので
ある。
に、２以上のＮチャネルトランジスタが形成されている
半導体装置の製造方法であって、少なくとも１つのＮチ
ャネルトランジスタには他のＮチャネルトランジスタ部
をマスクして低濃度拡散層領域形成用イオン注入とＮ領
域先端をおおう不純物導入領域形成用斜めイオン注入を
施し、他の少なくとも１つのＮチャネルトランジスタに
は低濃度拡散層領域及びＮ領域先端をおおう不純物導入
領域はともに形成することなく高濃度拡散層領域を形成
するイオン注入を行うことを特徴とする半導体装置の製
造方法であって、これにより上記目的を達成するもので
ある。
【００１１】本出願の請求項４の発明は、前記高濃度拡
散層領域は斜めイオン注入により形成することを特徴と
する請求項３に記載の半導体装置の製造方法であって、
これにより上記目的を達成するものである。
散層領域は斜めイオン注入により形成することを特徴と
する請求項３に記載の半導体装置の製造方法であって、
これにより上記目的を達成するものである。
【００１２】本出願の請求項５の発明は、半導体基板上
に、２以上のＮチャネルトランジスタと２以上のＰチャ
ネルトランジスタとが形成されている半導体装置の製造
方法であって、少なくとも１つのＮチャネルトランジス
タには他のＮチャネルトランジスタをマスクして低濃度
拡散層領域形成用イオン注入とＮ領域先端をおおう不純
物導入領域形成用斜めイオン注入を施し、他の少なくと
も１つのＮチャネルトランジスタには低濃度拡散層領域
及びＮ領域先端をおおう不純物導入領域はともに形成す
ることなく高濃度拡散層領域を形成するイオン注入を行
い、少なくとも１つのＰチャネルトランジスタには他の
Ｐチャネルトランジスタをマスクして低濃度拡散層領域
形成用イオン注入とＰ領域先端をおおう不純物導入領域
形成用斜めイオン注入を施し、他の少なくとも１つのＰ
チャネルトランジスタには低濃度拡散層領域及びＰ領域
先端をおおう不純物導入領域はともに形成することなく
高濃度拡散層領域を形成するイオン注入を行うことを特
徴とする請求項３または４に記載の半導体装置の製造方
法であって、これにより上記目的を達成するものであ
る。
に、２以上のＮチャネルトランジスタと２以上のＰチャ
ネルトランジスタとが形成されている半導体装置の製造
方法であって、少なくとも１つのＮチャネルトランジス
タには他のＮチャネルトランジスタをマスクして低濃度
拡散層領域形成用イオン注入とＮ領域先端をおおう不純
物導入領域形成用斜めイオン注入を施し、他の少なくと
も１つのＮチャネルトランジスタには低濃度拡散層領域
及びＮ領域先端をおおう不純物導入領域はともに形成す
ることなく高濃度拡散層領域を形成するイオン注入を行
い、少なくとも１つのＰチャネルトランジスタには他の
Ｐチャネルトランジスタをマスクして低濃度拡散層領域
形成用イオン注入とＰ領域先端をおおう不純物導入領域
形成用斜めイオン注入を施し、他の少なくとも１つのＰ
チャネルトランジスタには低濃度拡散層領域及びＰ領域
先端をおおう不純物導入領域はともに形成することなく
高濃度拡散層領域を形成するイオン注入を行うことを特
徴とする請求項３または４に記載の半導体装置の製造方
法であって、これにより上記目的を達成するものであ
る。
【００１３】本出願の請求項６の発明は、前記Ｐチャネ
ルトランジスタの高濃度拡散層領域は斜めイオン注入に
より形成することを特徴とする請求項５に記載の半導体
装置の製造方法であって、これにより上記目的を達成す
るものである。
ルトランジスタの高濃度拡散層領域は斜めイオン注入に
より形成することを特徴とする請求項５に記載の半導体
装置の製造方法であって、これにより上記目的を達成す
るものである。
【００１４】
【作用】本発明によれば、マスク工程を増やさずにＮチ
ャネルトランジスタについて、しきい値の異なるもの
（例えば高しきい値と中しきい値の各Ｎチャネルトラン
ジスタ）を作り分けることが可能ならしめられる。また
同様にＰチャネルトランジスタについても、これをしき
い値の異なるもの（例えば中しきい値と高しきい値の各
Ｐチャネルトランジスタ）に作り分ける構成とすること
ができる。また高濃度拡散層を例えばメモリーセルのア
クセストランジスタに適用することによって、メモリ半
導体装置に適用して、保持能力に優れたメモリーセル
（例えばＤＲＡＭセル）を形成できる。
ャネルトランジスタについて、しきい値の異なるもの
（例えば高しきい値と中しきい値の各Ｎチャネルトラン
ジスタ）を作り分けることが可能ならしめられる。また
同様にＰチャネルトランジスタについても、これをしき
い値の異なるもの（例えば中しきい値と高しきい値の各
Ｐチャネルトランジスタ）に作り分ける構成とすること
ができる。また高濃度拡散層を例えばメモリーセルのア
クセストランジスタに適用することによって、メモリ半
導体装置に適用して、保持能力に優れたメモリーセル
（例えばＤＲＡＭセル）を形成できる。
【００１５】
【実施例】以下本発明の実施例について説明する。但し
当然のことではあるが、本発明は以下の実施例により限
定を受けるものではない。
当然のことではあるが、本発明は以下の実施例により限
定を受けるものではない。
【００１６】実施例１ この実施例は、ゲート長が０．２５μｍルールの微細な
半導体装置であって、互いにしきい値の異なる２つのＮ
チャネルトランジスタと、互いにしきい値の異なる２つ
のＰチャネルトランジスタを備えた半導体装置につい
て、本発明を適用したものである。この実施例の半導体
装置は、メモリ半導体装置、特にＤＲＡＭとして利用で
きるものである。
半導体装置であって、互いにしきい値の異なる２つのＮ
チャネルトランジスタと、互いにしきい値の異なる２つ
のＰチャネルトランジスタを備えた半導体装置につい
て、本発明を適用したものである。この実施例の半導体
装置は、メモリ半導体装置、特にＤＲＡＭとして利用で
きるものである。
【００１７】以下図１ないし図９を参照して、本実施例
について更に詳しく説明する。
について更に詳しく説明する。
【００１８】本実施例の半導体装置は、特に出来上がり
構造を示す図９に明示されるように、図の（Ａ）で示す
部分にＮチャネル高しきい値トランジスタ部、（Ｂ）で
示す部分にＮチャネル中しきい値トランジス部、（Ｃ）
で示す部分にＰチャネル中しきい値トランジスタ部、
（Ｄ）で示す部分にＰチャネル低しきい値トランジス部
を形成した半導体装置について、本発明を適用したもの
である。
構造を示す図９に明示されるように、図の（Ａ）で示す
部分にＮチャネル高しきい値トランジスタ部、（Ｂ）で
示す部分にＮチャネル中しきい値トランジス部、（Ｃ）
で示す部分にＰチャネル中しきい値トランジスタ部、
（Ｄ）で示す部分にＰチャネル低しきい値トランジス部
を形成した半導体装置について、本発明を適用したもの
である。
【００１９】本実施例の半導体装置は、図９に示すよう
に、半導体基板１（ここではシリコン基板）上に、２以
上のＮチャネルトランジスタ（Ａ）（Ｂ）が形成されて
いる半導体装置であって、少なくとも１つのＮチャネル
トランジスタ（Ｂ）には低濃度拡散層領域２１ｂ，２２
ｂとＮ領域（ここではＮ- 領域）先端をおおう不純物導
入領域（ここではいわゆるポケットイオン注入領域）と
を形成し、他の少なくとも１つのＮチャネルトランジス
タ（Ａ）には低濃度拡散層領域及びＮ領域先端をおおう
不純物導入領域はともに形成することなく高濃度拡散層
領域３１ａ，３２ａを形成したものである。
に、半導体基板１（ここではシリコン基板）上に、２以
上のＮチャネルトランジスタ（Ａ）（Ｂ）が形成されて
いる半導体装置であって、少なくとも１つのＮチャネル
トランジスタ（Ｂ）には低濃度拡散層領域２１ｂ，２２
ｂとＮ領域（ここではＮ- 領域）先端をおおう不純物導
入領域（ここではいわゆるポケットイオン注入領域）と
を形成し、他の少なくとも１つのＮチャネルトランジス
タ（Ａ）には低濃度拡散層領域及びＮ領域先端をおおう
不純物導入領域はともに形成することなく高濃度拡散層
領域３１ａ，３２ａを形成したものである。
【００２０】特に本実施例の半導体装置は、上記２以上
のＮチャネルトランジスタ（Ａ）（Ｂ）に加え、更に２
以上のＰチャネルトランジスタ（Ｃ）（Ｄ）とが形成さ
れている。この少なくとも１つのＰチャネルトランジス
タ（Ｃ）には低濃度拡散層領域２１ｃ，２２ｃとＰ領域
（ここではＰ- 領域）先端をおおう不純物導入領域（こ
こではいわゆるポケットイオン注入領域とを形成し、他
の少なくとも１つのＰチャネルトランジスタ（Ｄ）には
低濃度拡散層領域及びＰ領域先端をおおう不純物導入領
域はともに形成することなく高濃度拡散層領域３１ｄ，
３２ｄを形成したものである。
のＮチャネルトランジスタ（Ａ）（Ｂ）に加え、更に２
以上のＰチャネルトランジスタ（Ｃ）（Ｄ）とが形成さ
れている。この少なくとも１つのＰチャネルトランジス
タ（Ｃ）には低濃度拡散層領域２１ｃ，２２ｃとＰ領域
（ここではＰ- 領域）先端をおおう不純物導入領域（こ
こではいわゆるポケットイオン注入領域とを形成し、他
の少なくとも１つのＰチャネルトランジスタ（Ｄ）には
低濃度拡散層領域及びＰ領域先端をおおう不純物導入領
域はともに形成することなく高濃度拡散層領域３１ｄ，
３２ｄを形成したものである。
【００２１】本実施例の半導体装置は、次のように製造
した。
した。
【００２２】即ち、少なくとも１つのＮチャネルトラン
ジスタ（Ａ）には他のＮチャネルトランジスタ（Ｂ）を
マスク（図４に示すマスクＭ３による）して低濃度拡散
層領域２１ｂ，２２ｂ形成用イオン注入とＮ領域先端を
おおう不純物導入領域形成用斜めイオン注入を施し（図
４）、他の少なくとも１つのＮチャネルトランジスタに
は低濃度拡散層領域及びＮ領域先端をおおう不純物導入
領域はともに形成することなく高濃度拡散層領域３１
ａ，３２ａをここでは斜めイオン注入により形成する
（図７）。
ジスタ（Ａ）には他のＮチャネルトランジスタ（Ｂ）を
マスク（図４に示すマスクＭ３による）して低濃度拡散
層領域２１ｂ，２２ｂ形成用イオン注入とＮ領域先端を
おおう不純物導入領域形成用斜めイオン注入を施し（図
４）、他の少なくとも１つのＮチャネルトランジスタに
は低濃度拡散層領域及びＮ領域先端をおおう不純物導入
領域はともに形成することなく高濃度拡散層領域３１
ａ，３２ａをここでは斜めイオン注入により形成する
（図７）。
【００２３】特に本実施例では、Ｐチャネルトランジス
タについても、少なくとも１つのＰチャネルトランジス
タには他のＰチャネルトランジスタをマスクして（図５
に示すマスクＭ４による）低濃度拡散層領域２１ｃ，２
２ｃ形成用イオン注入とＰ領域先端をおおう不純物導入
領域形成用斜めイオン注入を施し（図５）、他の少なく
とも１つのＰチャネルトランジスタ（Ｄ）には低濃度拡
散層領域及びＰ領域先端をおおう不純物導入領域はとも
に形成することなく高濃度拡散層領域３１ｄ，３２ｄを
形成するイオン注入（ここでは斜めイオン注入）を行う
（図８）。
タについても、少なくとも１つのＰチャネルトランジス
タには他のＰチャネルトランジスタをマスクして（図５
に示すマスクＭ４による）低濃度拡散層領域２１ｃ，２
２ｃ形成用イオン注入とＰ領域先端をおおう不純物導入
領域形成用斜めイオン注入を施し（図５）、他の少なく
とも１つのＰチャネルトランジスタ（Ｄ）には低濃度拡
散層領域及びＰ領域先端をおおう不純物導入領域はとも
に形成することなく高濃度拡散層領域３１ｄ，３２ｄを
形成するイオン注入（ここでは斜めイオン注入）を行う
（図８）。
【００２４】更に具体的には、本実施例では、次の工程
により、各々図中の（Ａ）（Ｂ）（Ｃ）（Ｄ）の部分に
形成されるＮチャネル高しきい値トランジスタ部、Ｎチ
ャネル中しきい値トランジスタ部、Ｐチャネル中しきい
値トランジスタ部、Ｐチャネル低しきい値トランジスタ
部を備える半導体装置を形成した。
により、各々図中の（Ａ）（Ｂ）（Ｃ）（Ｄ）の部分に
形成されるＮチャネル高しきい値トランジスタ部、Ｎチ
ャネル中しきい値トランジスタ部、Ｐチャネル中しきい
値トランジスタ部、Ｐチャネル低しきい値トランジスタ
部を備える半導体装置を形成した。
【００２５】本実施例では、Ｎ型シリコン基板を半導体
基板１として用いて、図１中の（Ｃ）（Ｄ）で示される
Ｐチャネルトランジスタの形成される領域をマスクＭ１
（Ｐウェル１１形成用フォトレジスト）で覆い、図１中
の（Ａ）（Ｂ）に示されるＮチャネルトランジスタ形成
領域に次のイオン注入を施す。
基板１として用いて、図１中の（Ｃ）（Ｄ）で示される
Ｐチャネルトランジスタの形成される領域をマスクＭ１
（Ｐウェル１１形成用フォトレジスト）で覆い、図１中
の（Ａ）（Ｂ）に示されるＮチャネルトランジスタ形成
領域に次のイオン注入を施す。
【００２６】まず、高エネルギーでボロンを１２乗のオ
ーダー（１×１０12／ｃｍ2 のオーダー。以下同様）で
イオン注入し、Ｐウェル１１を形成する。なお、図１中
の符号１２ａ，１２ｂ，１２ｃは素子分離用のＬＯＣＯ
Ｓ領域である。
ーダー（１×１０12／ｃｍ2 のオーダー。以下同様）で
イオン注入し、Ｐウェル１１を形成する。なお、図１中
の符号１２ａ，１２ｂ，１２ｃは素子分離用のＬＯＣＯ
Ｓ領域である。
【００２７】次に、ＬＯＣＯＳ１２ａ〜１２ｃの直下及
びゲート（図３以降の符号１３ａ〜１３ｄ参照）の直下
Ｎ+ 間のパンチスルー耐性向上を目的に、ボロンを１２
乗のオーダーで深くイオン注入する。次に基板表面に、
しきい値Ｖｔｈを調整するためにボロンを１２乗のオー
ダーで浅くイオン注入する。
びゲート（図３以降の符号１３ａ〜１３ｄ参照）の直下
Ｎ+ 間のパンチスルー耐性向上を目的に、ボロンを１２
乗のオーダーで深くイオン注入する。次に基板表面に、
しきい値Ｖｔｈを調整するためにボロンを１２乗のオー
ダーで浅くイオン注入する。
【００２８】次に、図２中の（Ａ）（Ｂ）で示されるＮ
チャネルトランジスタの形成される領域をマスクＭ２で
覆い、図２中の（Ｃ）（Ｄ）で示されるＰチャネルトラ
ンジスタ形成領域に次のイオン注入を施す。
チャネルトランジスタの形成される領域をマスクＭ２で
覆い、図２中の（Ｃ）（Ｄ）で示されるＰチャネルトラ
ンジスタ形成領域に次のイオン注入を施す。
【００２９】まず、ＬＯＣＯＳ１２ａ〜１２ｃ下のパン
チスルー耐性を目的として、リンを１２乗のオーダーで
イオン注入する。次にゲート（図３以降の符号１３ａ〜
１３ｄ参照）直下Ｐ+ 間のパンチスルー耐性向上を目的
にヒ素を１２乗のオーダーで深くイオン注入する。次
に、基板表面に、しきい値Ｖｔｈを調整するためにボロ
ンを１２乗のオーダーで浅くイオン注入する。
チスルー耐性を目的として、リンを１２乗のオーダーで
イオン注入する。次にゲート（図３以降の符号１３ａ〜
１３ｄ参照）直下Ｐ+ 間のパンチスルー耐性向上を目的
にヒ素を１２乗のオーダーで深くイオン注入する。次
に、基板表面に、しきい値Ｖｔｈを調整するためにボロ
ンを１２乗のオーダーで浅くイオン注入する。
【００３０】次に図３に示すように、ゲート１３ａ〜１
３ｄを加工する。
３ｄを加工する。
【００３１】次に、図４に示すように、図中の（Ｃ）
（Ｄ）で示されるＰチャネルトランジスタ領域と、
（Ａ）で示されるＮチャネル高しきい値トランジスタ部
になる領域をマスクＭ３で覆い、図中の（Ｂ）で示され
るＮチャネル中しきい値トランジスタ部となる領域に次
のイオン注入を施す。まずヒ素を１３乗のオーダーで回
転イオン注入し、低濃度拡散層領域（ＬＤＤ）２１ｂ，
２２ｂを形成する。次にショートチャネル効果低減を目
的に、いわゆるポケットイオン注入として、ここではＢ
Ｆ2 をＮ- 領域先端を覆うように斜め４５°でやや深め
に回転イオン注入する。
（Ｄ）で示されるＰチャネルトランジスタ領域と、
（Ａ）で示されるＮチャネル高しきい値トランジスタ部
になる領域をマスクＭ３で覆い、図中の（Ｂ）で示され
るＮチャネル中しきい値トランジスタ部となる領域に次
のイオン注入を施す。まずヒ素を１３乗のオーダーで回
転イオン注入し、低濃度拡散層領域（ＬＤＤ）２１ｂ，
２２ｂを形成する。次にショートチャネル効果低減を目
的に、いわゆるポケットイオン注入として、ここではＢ
Ｆ2 をＮ- 領域先端を覆うように斜め４５°でやや深め
に回転イオン注入する。
【００３２】次に図５中の（Ａ）（Ｂ）で示されるＮチ
ャネルトランジスタ領域とトランジスタ（Ｄ）で示され
るＰチャネル低しきい値トランジスタ部になる領域をマ
スクＭ４で覆い、（Ｃ）で示される領域に次のイオン注
入を施す。まずＢＦ2 を１３乗のオーダーで回転イオン
注入し、低濃度拡散層領域（ＬＤＤ）２１ｃ，２２ｃを
形成する。次にショートチャネル効果低減を目的に、い
わゆるポケットイオン注入として、ここではヒ素をＰ-
領域先端を覆うようにやや深めに斜め４５°で回転イオ
ン注入を施す。
ャネルトランジスタ領域とトランジスタ（Ｄ）で示され
るＰチャネル低しきい値トランジスタ部になる領域をマ
スクＭ４で覆い、（Ｃ）で示される領域に次のイオン注
入を施す。まずＢＦ2 を１３乗のオーダーで回転イオン
注入し、低濃度拡散層領域（ＬＤＤ）２１ｃ，２２ｃを
形成する。次にショートチャネル効果低減を目的に、い
わゆるポケットイオン注入として、ここではヒ素をＰ-
領域先端を覆うようにやや深めに斜め４５°で回転イオ
ン注入を施す。
【００３３】次に図６に示すように、サイドウォールス
ペース１４ａ〜１４ｄを形成する。なおこの際Ｐ+ 領域
の先端がＰ- 領域を追い越さない程度にこのサイドウォ
ールスペース１４ａ〜１４ｄを形成するようにする。
ペース１４ａ〜１４ｄを形成する。なおこの際Ｐ+ 領域
の先端がＰ- 領域を追い越さない程度にこのサイドウォ
ールスペース１４ａ〜１４ｄを形成するようにする。
【００３４】次に、図７に示すように、図中（Ｃ）
（Ｄ）で示されるＰチャネルトランジスタ領域をマスク
Ｍ５で覆い、（Ａ）（Ｂ）で示す領域に次のイオン注入
を施す。
（Ｄ）で示されるＰチャネルトランジスタ領域をマスク
Ｍ５で覆い、（Ａ）（Ｂ）で示す領域に次のイオン注入
を施す。
【００３５】まず、ヒ素を１５乗のオーダーでイオン注
入し、ソース／ドレイン領域となる高濃度拡散層領域３
１ａ，３２ａ，３１ｂ，３２ｂを形成する。なおこの
際、斜め４５°の回転イオン注入を施すことによって、
Ｎ+ 先端はサイドウォールの内側に入り、低濃度拡散層
領域（ＬＤＤ）２１ｂ，２２ｂ及び前記ポケットイオン
注入（図４参照）の入っていない（Ａ）部は、Ｎチャネ
ル高しきい値トランジスタ部となる。
入し、ソース／ドレイン領域となる高濃度拡散層領域３
１ａ，３２ａ，３１ｂ，３２ｂを形成する。なおこの
際、斜め４５°の回転イオン注入を施すことによって、
Ｎ+ 先端はサイドウォールの内側に入り、低濃度拡散層
領域（ＬＤＤ）２１ｂ，２２ｂ及び前記ポケットイオン
注入（図４参照）の入っていない（Ａ）部は、Ｎチャネ
ル高しきい値トランジスタ部となる。
【００３６】次に、図８中の（Ａ）（Ｂ）で示されるＮ
チャネルトランジスタ領域をマスクＭ６で覆い、（Ｃ）
（Ｄ）で示す領域に次のイオン注入を施す。
チャネルトランジスタ領域をマスクＭ６で覆い、（Ｃ）
（Ｄ）で示す領域に次のイオン注入を施す。
【００３７】まず、ＢＦ2 を１５乗のオーダーでイオン
注入し、高濃度拡散層領域３１ｃ，３２ｃ，３１ｄ，３
２ｄを形成する。低濃度拡散層領域（ＬＤＤ）２１ｃ，
２２ｃ及び前記ポケットイオン注入（図５参照）の入っ
ていない（Ｄ）で示す部分は、Ｐチャネル低しきい値ト
ランジスタ部となる。
注入し、高濃度拡散層領域３１ｃ，３２ｃ，３１ｄ，３
２ｄを形成する。低濃度拡散層領域（ＬＤＤ）２１ｃ，
２２ｃ及び前記ポケットイオン注入（図５参照）の入っ
ていない（Ｄ）で示す部分は、Ｐチャネル低しきい値ト
ランジスタ部となる。
【００３８】以上のプロセスによって、（Ａ）部のトラ
ンジスタはＮチャネル高しきい値トランジスタ部とな
り、（Ｂ）部のトランジスタはＮチャネル中しきい値ト
ランジスタ部となり、（Ｃ）部のトランジスタはＰチャ
ネル中しきい値トランジスタ部となり、（Ｄ）部のトラ
ンジスタはＰチャネル低しきい値トランジスタ部となっ
て、所望の半導体装置が形成される。
ンジスタはＮチャネル高しきい値トランジスタ部とな
り、（Ｂ）部のトランジスタはＮチャネル中しきい値ト
ランジスタ部となり、（Ｃ）部のトランジスタはＰチャ
ネル中しきい値トランジスタ部となり、（Ｄ）部のトラ
ンジスタはＰチャネル低しきい値トランジスタ部となっ
て、所望の半導体装置が形成される。
【００３９】本実施例によれば、マスクの枚数の増加を
行わずに、Ｎチャネル高しきい値トランジスタ部、Ｎチ
ャネル中しきい値トランジスタ部、Ｐチャネル中しきい
値トランジスタ部、Ｐチャネル低しきい値トランジスタ
部を作ることが可能である。
行わずに、Ｎチャネル高しきい値トランジスタ部、Ｎチ
ャネル中しきい値トランジスタ部、Ｐチャネル中しきい
値トランジスタ部、Ｐチャネル低しきい値トランジスタ
部を作ることが可能である。
【００４０】また、メモリ半導体装置である本実施例に
ついて、ＤＲＡＭメモリーセルのアクセストランジスタ
となるトランジスタ部についてこれを高濃度のヒ素を斜
めイオン注入することによって作製することにより、保
持能力の優れたＤＲＡＭメモリーセルを得ることが可能
となった。
ついて、ＤＲＡＭメモリーセルのアクセストランジスタ
となるトランジスタ部についてこれを高濃度のヒ素を斜
めイオン注入することによって作製することにより、保
持能力の優れたＤＲＡＭメモリーセルを得ることが可能
となった。
【００４１】
【発明の効果】本発明によれば、マスク工程を増やさず
にＮチャネルについて、しきい値の異なるもの（例えば
高しきい値と中しきい値の各Ｎチャネルトランジスタ）
を作り分けることができた。また、メモリ半導体装置に
適用する場合、保持能力に優れたメモリーセル（例えば
ＤＲＡＭセル）を形成できた。
にＮチャネルについて、しきい値の異なるもの（例えば
高しきい値と中しきい値の各Ｎチャネルトランジスタ）
を作り分けることができた。また、メモリ半導体装置に
適用する場合、保持能力に優れたメモリーセル（例えば
ＤＲＡＭセル）を形成できた。
【図１】実施例１の半導体装置製造工程を順に断面図で
示す図である（１）。
示す図である（１）。
【図２】実施例１の半導体装置製造工程を順に断面図で
示す図である（２）。
示す図である（２）。
【図３】実施例１の半導体装置製造工程を順に断面図で
示す図である（３）。
示す図である（３）。
【図４】実施例１の半導体装置製造工程を順に断面図で
示す図である（４）。
示す図である（４）。
【図５】実施例１の半導体装置製造工程を順に断面図で
示す図である（５）。
示す図である（５）。
【図６】実施例１の半導体装置製造工程を順に断面図で
示す図である（６）。
示す図である（６）。
【図７】実施例１の半導体装置製造工程を順に断面図で
示す図である（７）。
示す図である（７）。
【図８】実施例１の半導体装置製造工程を順に断面図で
示す図である（８）。
示す図である（８）。
【図９】実施例１の半導体装置製造工程を順に断面図で
示す図である（９）。
示す図である（９）。
１ 半導体基板 １１ Ｐウェル ２１ｂ，２２ｂ，２１ｃ，２２ｃ 低濃度拡散層領域
（ＬＤＤ） ３１ａ，３２ａ，３１ｂ，３２ｂ，３１ｃ，３２ｃ，３
１ｄ，３２ｄ 高濃度拡散層領域（ソース／ドレイン領
域） １２ａ〜１２ｃ 素子分離領域（ＬＯＣＯＳ） １３ａ〜１３ｄ ゲート １２４〜１４ｄ サイドウォールスペーサ Ｍ１〜Ｍ６ マスク（フォトレジスト）
（ＬＤＤ） ３１ａ，３２ａ，３１ｂ，３２ｂ，３１ｃ，３２ｃ，３
１ｄ，３２ｄ 高濃度拡散層領域（ソース／ドレイン領
域） １２ａ〜１２ｃ 素子分離領域（ＬＯＣＯＳ） １３ａ〜１３ｄ ゲート １２４〜１４ｄ サイドウォールスペーサ Ｍ１〜Ｍ６ マスク（フォトレジスト）
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 27/092
Claims (6)
- 【請求項１】半導体基板上に、２以上のＮチャネルトラ
ンジスタが形成されている半導体装置であって、 少なくとも１つのＮチャネルトランジスタには低濃度拡
散層領域とＮ領域先端をおおう不純物導入領域とを形成
し、 他の少なくとも１つのＮチャネルトランジスタには低濃
度拡散層領域及びＮ領域先端をおおう不純物導入領域は
ともに形成することなく高濃度拡散層領域を形成するこ
とを特徴とする半導体装置。 - 【請求項２】半導体基板上に、２以上のＮチャネルトラ
ンジスタと２以上のＰチャネルトランジスタとが形成さ
れている半導体装置であって、 少なくとも１つのＮチャネルトランジスタには低濃度拡
散層領域とＮ領域先端をおおう不純物導入領域とを形成
し、 他の少なくとも１つのＮチャネルトランジスタには低濃
度拡散層領域及びＮ領域先端をおおう不純物導入領域は
ともに形成することなく高濃度拡散層領域を形成し、 少なくとも１つのＰチャネルトランジスタには低濃度拡
散層領域とＰ領域先端をおおう不純物導入領域とを形成
し、 他の少なくとも１つのＰチャネルトランジスタには低濃
度拡散層領域及びＰ領域先端をおおう不純物導入領域は
ともに形成することなく高濃度拡散層領域を形成するこ
とを特徴とする請求項１に記載の半導体装置。 - 【請求項３】半導体基板上に、２以上のＮチャネルトラ
ンジスタが形成されている半導体装置の製造方法であっ
て、 少なくとも１つのＮチャネルトランジスタには他のＮチ
ャネルトランジスタをマスクして低濃度拡散層領域形成
用イオン注入とＮ領域先端をおおう不純物導入領域形成
用斜めイオン注入を施し、 他の少なくとも１つのＮチャネルトランジスタには低濃
度拡散層領域及びＮ領域先端をおおう不純物導入領域は
ともに形成することなく高濃度拡散層領域を形成するイ
オン注入を行うことを特徴とする半導体装置の製造方
法。 - 【請求項４】前記高濃度拡散層領域は斜めイオン注入に
より形成することを特徴とする請求項３に記載の半導体
装置の製造方法。 - 【請求項５】半導体基板上に、２以上のＮチャネルトラ
ンジスタと２以上のＰチャネルトランジスタとが形成さ
れている半導体装置の製造方法であって、 少なくとも１つのＮチャネルトランジスタには他のＮチ
ャネルトランジスタをマスクして低濃度拡散層領域形成
用イオン注入とＮ領域先端をおおう不純物導入領域形成
用斜めイオン注入を施し、 他の少なくとも１つのＮチャネルトランジスタには低濃
度拡散層領域及びＮ領域先端をおおう不純物導入領域は
ともに形成することなく高濃度拡散層領域を形成するイ
オン注入を行い、 少なくとも１つのＰチャネルトランジスタには他のＰチ
ャネルトランジスタをマスクして低濃度拡散層領域形成
用イオン注入とＰ領域先端をおおう不純物導入領域形成
用斜めイオン注入を施し、 他の少なくとも１つのＰチャネルトランジスタには低濃
度拡散層領域及びＰ領域先端をおおう不純物導入領域は
ともに形成することなく高濃度拡散層領域を形成するイ
オン注入を行うことを特徴とする請求項３または４に記
載の半導体装置の製造方法。 - 【請求項６】前記Ｐチャネルトランジスタの高濃度拡散
層領域は斜めイオン注入により形成することを特徴とす
る請求項５に記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24587594A JP3309589B2 (ja) | 1994-10-12 | 1994-10-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24587594A JP3309589B2 (ja) | 1994-10-12 | 1994-10-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08111461A true JPH08111461A (ja) | 1996-04-30 |
| JP3309589B2 JP3309589B2 (ja) | 2002-07-29 |
Family
ID=17140111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24587594A Expired - Fee Related JP3309589B2 (ja) | 1994-10-12 | 1994-10-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3309589B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6020228A (en) * | 1996-12-13 | 2000-02-01 | Hitachi, Ltd. | CMOS device structure with reduced short channel effect and memory capacitor |
| US6198140B1 (en) | 1999-09-08 | 2001-03-06 | Denso Corporation | Semiconductor device including several transistors and method of manufacturing the same |
| WO2001020666A1 (en) * | 1999-09-10 | 2001-03-22 | Koninklijke Philips Electronics N.V. | Integrated circuit |
-
1994
- 1994-10-12 JP JP24587594A patent/JP3309589B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6020228A (en) * | 1996-12-13 | 2000-02-01 | Hitachi, Ltd. | CMOS device structure with reduced short channel effect and memory capacitor |
| US6566719B1 (en) | 1996-12-13 | 2003-05-20 | Hitachi, Ltd. | Semiconductor integrated circuit |
| US6198140B1 (en) | 1999-09-08 | 2001-03-06 | Denso Corporation | Semiconductor device including several transistors and method of manufacturing the same |
| WO2001020666A1 (en) * | 1999-09-10 | 2001-03-22 | Koninklijke Philips Electronics N.V. | Integrated circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3309589B2 (ja) | 2002-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5534449A (en) | Methods of forming complementary metal oxide semiconductor (CMOS) integrated circuitry | |
| JP3164076B2 (ja) | 半導体装置の製造方法 | |
| US5930615A (en) | Method of forming CMOS having simultaneous formation of halo regions of PMOS and part of source/drain of NMOS | |
| EP0166167B1 (en) | A process for manufacturing a semiconductor device comprising p-channel and n-channel misfets | |
| US6358787B2 (en) | Method of forming CMOS integrated circuitry | |
| JP2002033396A (ja) | コア・デバイス注入を用いて高特性、高信頼度の入力／出力デバイスおよびアナログと両立する入力／出力およびコア・デバイスの製造法 | |
| JPH0536917A (ja) | 相補型半導体装置の製造方法 | |
| JP2790050B2 (ja) | 半導体装置の製造方法 | |
| US6476430B1 (en) | Integrated circuit | |
| US20020164846A1 (en) | Integrated circuit devices with high and low voltage components and processes for manufacturing these devices | |
| US8053305B2 (en) | Method for producing semiconductor device | |
| JPH10135349A (ja) | Ｃｍｏｓ型半導体装置及びその製造方法 | |
| JP3309589B2 (ja) | 半導体装置の製造方法 | |
| US5858827A (en) | Method of manufacturing MOS transistor device with improved threshold value control and reduced reverse short channel effect | |
| JPH01283956A (ja) | 半導体装置およびその製造方法 | |
| JP3411209B2 (ja) | 半導体装置の製造方法 | |
| US6617218B2 (en) | Manufacturing method for semiconductor device | |
| JP2003249567A (ja) | 半導体装置 | |
| JPH08288504A (ja) | 半導体装置の製造方法 | |
| JP3064445B2 (ja) | 相補型半導体装置の製造方法 | |
| JPH03184372A (ja) | 半導体装置の製造方法 | |
| US20040207026A1 (en) | Integrated circuit devices with high and voltage components and processes for manufacturing these devices | |
| JPH10242460A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2002043436A (ja) | 半導体装置の製造方法 | |
| JP2000114393A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080524 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |