JPH08111442A - 化合物半導体基板の評価方法 - Google Patents

化合物半導体基板の評価方法

Info

Publication number
JPH08111442A
JPH08111442A JP26815894A JP26815894A JPH08111442A JP H08111442 A JPH08111442 A JP H08111442A JP 26815894 A JP26815894 A JP 26815894A JP 26815894 A JP26815894 A JP 26815894A JP H08111442 A JPH08111442 A JP H08111442A
Authority
JP
Japan
Prior art keywords
compound semiconductor
etching
semiconductor substrate
crystal
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP26815894A
Other languages
English (en)
Inventor
Eizo Koishi
栄三 小石
Toru Kurihara
徹 栗原
Kazuki Kobayashi
一樹 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Cable Ltd
Original Assignee
Hitachi Cable Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Cable Ltd filed Critical Hitachi Cable Ltd
Priority to JP26815894A priority Critical patent/JPH08111442A/ja
Publication of JPH08111442A publication Critical patent/JPH08111442A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Weting (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

(57)【要約】 【目的】 化合物半導体基板の表裏を容易に判別する。 【構成】 化合物半導体基板の少なくとも片面をラッピ
ングした後、上記化合物半導体結晶に対し反応律速であ
るエッチング液でエッチングし、この表面のエッチング
パターンにより基板の表裏を判別する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は化合物半導体基板の表裏
を判定する化合物半導体基板の評価方法に関するもので
ある。
【0002】
【従来の技術】化合物半導体基板(ウエハ)は単結晶イ
ンゴットから規定の厚さ及び結晶面方位にダイアモンド
ブレードで切断される。スライスされたウエハは、面取
りされた後、ウエハの平たん度、厚さをそろえるためラ
ッピングされる。ラッピングには片面方式及び両面方式
がある。ラッピングされたウエハには加工ひずみにより
反りが生ずるが、エッチング処理をして反りを取り除い
ている。すなわち、エッチングでは平滑な表面を得るこ
とが必要なため、通常、拡散律速のエッチングが行なわ
れている。
【0003】エッチング処理されたウエハは、ポリッシ
ング後に洗浄されて酸化物のない鏡面が得られる。
【0004】
【発明が解決しようとする課題】ところで、上述の化合
物半導体基板、例えば、GaAs単結晶基板(ウエハ)
は、Ga原子とAs原子で構成されているが、スライス
の方向により表面の原子の組成が異なる。例えば、(1
11)面では(111)A面は表面がGa原子のみとな
り、(111)B面は表面がAs原子のみとなる。この
ため、基板上に成長するエピタキシャル膜の特性も大き
く異なるので、表裏(AB面)を区別する必要性があ
る。しかし、ウエハをラッピングするとその表裏の判別
が難しい。例えば、(110)面に対してそのオフ量は
X線回析法で測定できても、(111)A面方向にオフ
しているのか、又は(111)B面方向にオフしている
のか、そのオフ方向を判定する方法がなかった。また、
対象品(ウエハ)は(n11)面であることはX線回析
法で測定できても、A面であるのかB面であるのかを判
定する方法がなかった。
【0005】このため、表裏を間違えて研磨を行なって
しまう可能性があり、研磨作業に当たっては、このよう
な間違いを起こさないように注意深く作業を行なうか、
ウエハ成形時にIFなどの表と裏を判別する形状上の印
を付けるなどの制約を設ける必要があった。なお、成形
時にはスライスウエハの形状から表裏の判断は可能であ
る。また(n11)面基板においては必ずA面,B面が
表裏の関係に有る。
【0006】本発明は、このような実情に鑑みなされた
ものであり、その目的は、化合物半導体基板の表裏を容
易に判別することができる化合物半導体基板の評価方法
に関するものである。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、化合物半導体基板の評価方法は、化合物半導体基板
の少なくとも片面をラッピングした後、上記化合物半導
体結晶に対し反応律速であるエッチング液でエッチング
し、この表面のエッチングパターンにより基板の表裏を
判別するものである。
【0008】また、上記化合物半導体基板の結晶面方位
が(110)面に対して(111)面方向に2°〜10
°の範囲でオフしていることが好ましい。さらに、上記
化合物半導体基板が、閃亜鉛鉱構造をもち、かつ結晶面
方位が(n11)面(nは1〜5の整数)であることが
好ましい。
【0009】化合物半導体基板にはGaAs等が採用で
きる。
【0010】エッチング液としては結晶の異方性を強調
するような反応律速のアンモニア系、あるいは硫酸系の
エッチング液等が採用できる。エッチング量は片面で5
〜50μmが好ましい。
【0011】
【作用】化合物半導体基板は、ラッピング後の外観が表
と裏で同等であり、外観からは全く区別が付かない。こ
れに結晶の異方性を強調するような反応律速のエッチン
グを施すことによって表と裏では異なる特有のパターン
を示すようになる。特に、化合物半導体基板の結晶面方
位が(110)面に対して(111)面方向に2°〜1
0°の範囲でオフしている場合及び化合物半導体基板
が、閃亜鉛鉱構造をもち、かつ結晶面方位が(n11)
面(nは1〜5の整数)である場合には表と裏のパター
ン差が明瞭となる。従って、その基板の表面のエッチン
グパターンを観察することにより基板の表裏を容易に判
別することが可能となる。
【0012】
【実施例】以下に、本発明の実施例を詳述する。
【0013】化合物半導体基板(ウエハ)は、スライ
ス、面取り、ラッピング、エッチング、ポリッシング、
洗浄工程などを経て鏡面加工される。スライス工程は単
結晶インゴットから規定の厚さ及び結晶面方位にダイア
モンドブレードで切断するものであり、このスライスさ
れたウエハが面取りされる。面取りは研磨以降の工程及
びデバイス製造プロセスで周辺欠け、チッピングなどが
発生しないようにすると共に、外周寸法及びオリエンテ
ーションフラット形状を正確に出すものである。
【0014】次にスライスされたウエハの平たん度、厚
さをそろえるためラッピングする。スライスあるいはラ
ッピングされたウエハには加工ひずみにより反りが生ず
るが、エッチング処理をして反りを取り除いている。ラ
ッピングには片面方式及び両面方式がある。片面方式で
は、裏面となる面をエッチング後ラッピングし、平滑に
仕上げその面を治具上にはり付けて表面の鏡面加工を行
なう。一方、両面方式では、はり付けが不要なので生産
性の面で有利であるが鞍形状の反りが発生し、この反り
応力によって面内の研磨速度にばらつきを生じ、平たん
な面が得にくい。
【0015】ポリッシングでは、ウエハ表面の加工ひず
み層を除去し、ひずみのない鏡面を得るためケミカルポ
リッシングを行なっている。洗浄は、それまでのプロセ
スで汚染された表面を清浄にし、酸化物のない鏡面を得
るためのものである。
【0016】このようにしてウエハが加工されるが、こ
のウエハ加工では、スライスやエッチングの精度を良く
することも重要であるが、技術的に最も重要なのはポリ
ッシングによる鏡面研磨であり、この際、表裏を間違え
て研磨を行なわないようにしなければならない。これ
は、鏡面加工後のウエハ上に成長するエピタキシャル膜
の特性が表裏によって大きく異なるからである。このた
め、ポリッシング前のウエハの両面の判別を容易に行な
えるように、エッチング液として結晶の異方性を強調す
るような反応律速のアンモニア系、あるいは硫酸系のエ
ッチング液等を採用する。
【0017】すなわち、ラッピングによりウエハ表面の
初期状態をそろえた後に反応律速のエッチングを行な
う。これによって、ウエハの表と裏とでは、結晶面方位
の差異に沿った異なるエッチングパターンが生じる。こ
の際、化合物半導体基板としてはGaAs単結晶基板な
どがあげられる。好ましい基板は、結晶面方位が(11
0)面に対して(111)A面又は(111)B面方向
に2°〜10°の範囲でオフしている基板や、閃亜鉛鉱
構造をもち、かつ結晶面方位が(n11)面(nは1〜
5の整数)である基板で、これらの基板ではパターン差
が明瞭になるからである。
【0018】ラッピングに用いる砥粒の番数としては#
1000〜3000が好ましい。
【0019】エッチング液としては結晶の異方性を強調
するような反応律速のアンモニア系、あるいは硫酸系の
エッチング液等が採用できる。エッチング量はパターン
の差を確認できるならば任意に決められ、好ましくは片
面で5〜50μmである。
【0020】具体的には、GaAs単結晶インゴットか
ら所望する結晶面方位にスライスして基板(ウエハ)を
作る。次に、このスライスしたウエハを粒度#1500のラ
ップ材を用いて約50μm(片面25μm)両面同時ラッピ
ングした後、アンモニア系(NH4 OH:H2 2 :H
2 O=2:1:5)のエッチング液を用いて約30μm
(片面15μm)エッチングした。
【0021】その結果、GaAs単結晶基板の(11
0)面に対して(111)A面方向に6°オフさせたも
の(A面)は図1に示すようなラップエッチ面を得ると
共に、GaAs単結晶基板の(110)面に対して(1
11)B面方向に6°オフさせたもの(B面)は図2に
示すようなラップエッチ面を得た。
【0022】また、GaAs単結晶基板の面方位を(5
11)面とした場合、一方面(A面)は図3に、他方面
(B面)は図4にそれぞれ示すようなラップエッチ面を
得た。これら図からも分かるように、A面とB面では明
らかにそのパターンが異なり、A面とB面を区別する判
定基準となりうることが分かる。
【0023】従って、ウエハをラッピングした後、反応
律速のエッチング液でエッチングすることにより、ラッ
プエッチ面は結晶の異方性が強調されて表裏面(AB
面)では明らかに異なるパターンが表れるので、ラッピ
ング後の基板の表裏をポリッシング前に容易に判別する
ことが可能となる。尚、判定基準とするA面とB面のパ
ターンを作製する際にはエッチング量などの条件を比較
する基板と同じ条件にするようにする。
【0024】この判定基準を用いることにより、ラップ
エッチ面を有する完成品について容易にそのA面とB面
の判定検査をすることができる。このため、ラップエッ
チ面を有する完成品については、完成検査において非接
触でそのA面とB面を検査することができることから、
品質保証の内容をより正確なものに向上させることがで
きる。
【0025】また、基板の表裏を容易に判別することが
できるので、ウエハ成形時にA面とB面が判別可能な形
状などの制約が必要なくなる。
【0026】
【発明の効果】以上要するに本発明によれば、基板の表
裏を容易に判別できるという優れた効果を奏する。
【図面の簡単な説明】
【図1】GaAs単結晶基板(結晶面方位:(110)6°of
f toward (111)A,(A面))のラップエッチ面の外観
(×400)の結晶構造を示す写真である。
【図2】GaAs単結晶基板(結晶面方位:(110)6°of
f toward (111)B,(B面))のラップエッチ面の外観
(×400)の結晶構造を示す写真である。
【図3】GaAs単結晶基板(結晶面方位:(511)
A,(A面))のラップエッチ面の外観 (×400)
の結晶構造を示す写真である。
【図4】GaAs単結晶基板(結晶面方位:(511)
B,(B面))のラップエッチ面の外観 (×400)
の結晶構造を示す写真である。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 化合物半導体基板の少なくとも片面をラ
    ッピングした後、上記化合物半導体結晶に対し反応律速
    であるエッチング液でエッチングし、この表面のエッチ
    ングパターンにより基板の表裏を判別することを特徴と
    する化合物半導体基板の評価方法。
  2. 【請求項2】 上記化合物半導体基板の結晶面方位が
    (110)面に対して(111)面方向に2°〜10°
    の範囲でオフしている請求項1記載の評価方法。
  3. 【請求項3】 上記化合物半導体基板が、閃亜鉛鉱構造
    をもち、かつ結晶面方位が(n11)面(nは1〜5の
    整数)である請求項1記載の評価方法。
  4. 【請求項4】 上記化合物半導体基板がGaAsで成形
    される請求項1乃至3のいずれかに記載の評価方法。
JP26815894A 1994-10-07 1994-10-07 化合物半導体基板の評価方法 Pending JPH08111442A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP26815894A JPH08111442A (ja) 1994-10-07 1994-10-07 化合物半導体基板の評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP26815894A JPH08111442A (ja) 1994-10-07 1994-10-07 化合物半導体基板の評価方法

Publications (1)

Publication Number Publication Date
JPH08111442A true JPH08111442A (ja) 1996-04-30

Family

ID=17454716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP26815894A Pending JPH08111442A (ja) 1994-10-07 1994-10-07 化合物半導体基板の評価方法

Country Status (1)

Country Link
JP (1) JPH08111442A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017049180A (ja) * 2015-09-03 2017-03-09 信越半導体株式会社 単結晶ウェーハの表裏判定方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017049180A (ja) * 2015-09-03 2017-03-09 信越半導体株式会社 単結晶ウェーハの表裏判定方法
TWI700488B (zh) * 2015-09-03 2020-08-01 日商信越半導體股份有限公司 單晶晶圓的表內判斷方法

Similar Documents

Publication Publication Date Title
JP3247301B2 (ja) 再生半導体ウェハとその再生方法
EP0588055B1 (en) Method for manufacturing wafer
JPH0429640B2 (ja)
US6050880A (en) Surface grinding device and method of surface grinding a thin-plate workpiece
EP1742256A1 (en) Alkaline etchant for controlling surface roughness of semiconductor wafer
JP3328193B2 (ja) 半導体ウエーハの製造方法
JP2001196334A (ja) 多数の半導体ウェーハの製造法
JP3066750B2 (ja) 半導体ウェーハの製造方法
US20070267387A1 (en) Processing Method of Silicon Wafer
US6234873B1 (en) Semiconductor mirror-polished surface wafers and method for manufacturing the same
KR20190057394A (ko) 실리콘 웨이퍼의 연마 방법 및 실리콘 웨이퍼의 제조 방법
US6599760B2 (en) Epitaxial semiconductor wafer manufacturing method
EP0813931B1 (en) Method of manufacturing semiconductor wafer
US5904568A (en) Method of manufacturing a semiconductor wafer
JPH08111442A (ja) 化合物半導体基板の評価方法
JP5074845B2 (ja) 半導体ウェハの研削方法、及び半導体ウェハの加工方法
JP2001076981A (ja) 半導体ウェーハおよびその製造方法
JP2588326B2 (ja) 半導体ウエーハの製造方法
JP3651440B2 (ja) シリコンウェーハの評価方法及びそのエッチング液
JP2003142434A (ja) 鏡面ウエーハの製造方法
JPH05315305A (ja) ウェーハ研磨方法
JP3528166B2 (ja) 高平坦度ウェーハの製造方法
JP3516203B2 (ja) 化合物半導体ウェハ
JP5515253B2 (ja) 半導体ウェーハの製造方法
JP2000243731A (ja) 高平坦度ウェーハの製造方法