JPH08110787A - 音声信号発生処理装置及びこれを用いたビデオゲーム装置 - Google Patents

Abstract

(57)【要約】 【目的】複数の音源信号を処理して音響効果を生成する
装置、及びこれを用いたゲームの進行に同期して音響効
果を発生させるビデオゲーム装置を提供する。 【構成】第一の音声波形と第二の音声波形からなる音声
波形データを出力する第一の手段と、第一の音声波形か
ら第二の音声波形に遷移するタイミングに同期して、該
第一の音声波形及び第二の音声波形のレベルが時間とと
もに変化するように制御する第二の手段を有する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、音声信号発生処理装置
に関し、特に複数の音源信号を処理して音響効果を生成
する装置、及びこれを用いたゲームの進行に同期して音
響効果を発生させるビデオゲーム装置に関する。

【０００２】

【従来の技術】ＣＰＵの高速化に伴い、これを使用した
ビデオゲーム装置においても、より複雑、高速なゲーム
画像をモニタ画面上に表示してゲームを展開することが
可能となってきた。

【０００３】一方、かかるビデオゲーム装置において
は、モニタ画面に表示されるゲーム画像の内容ととも
に、この画像と同期してスピーカより音声を表示するこ
とは、ゲームをより興味あるものとするために重要であ
る。

【０００４】ビデオゲーム装置等において表示される音
声の音源は、一般にディジタル音声波形データを基に作
成される。そのため、所望の時間中に変化する音声波形
を持つ音源を得る場合、対応する所望の時間中分のディ
ジタル音声波形データをそのまま持つようにすると、デ
ータ量が大きくなりＲＡＭ等の記憶回路に格納すること
が困難になる。

【０００５】このために、所定時間分の音声データを、
所望の時間分繰り返して発生させる処理、即ちループ処
理が行われている。更に、時間とともに出力レベルの変
化を与えることが必要であり、この場合、発音周波数等
の設定条件が変更される場合であっても、ループ処理の
タイミングと出力レベルの変化のタイミングとの同期を
保つことが好ましい。

【０００６】即ち、一の音種の表示を、音種の特徴を示
す第一の音声波形による先頭部分の音声（これをアタッ
ク音声と言う）とその後に続く、ループ処理の対象とす
る第二の音声波形の繰り返し音声とを組み合わせて表示
することが試みられている。

【０００７】この場合、アタック音声は、時間とともに
レベルが増加し、それに続く繰り返し音声は、アタック
音声が到達したレベルから時間とともに減衰するように
表示されることが好ましい。

【０００８】しかし、かかる場合レベルの減衰制御が、
アタック音声及びそれに続く繰り返し音声のタイミング
と同期しない場合は、音種の特徴を示す第一の音声波形
によるアタック音声が表示の途中で減衰してしまう場合
等が生じる。かかる場合は、効果音の表示に迫力が乏し
くなり、又発音のレベル変化に違和感あるいは気が抜け
る感じを生じさせることになる。

【０００９】一方、ビデオゲーム装置等において表示さ
れる音声に対しては、より好ましい音響効果を効果的に
得る為の音源処理が必要である。一般に音源処理は、Ｄ
ＳＰ（ディジタル・シグナル・プロセッサ）により行わ
れている。しかし、ＤＳＰによる音源処理を、一音種の
みに対して処理するだけでは、必ずしも好ましい音響効
果を得ることは困難である。

【００１０】この為に、複数の音源データを混合（ミキ
シング）することにより、より複雑な組み合わせの音響
効果を得ることが可能である。しかし、この場合には、
ミキシング処理が必要となる。このミキシング処理につ
いても、ＤＳＰに行わせる場合には、ＤＳＰの負荷が大
きくなる。

【００１１】即ち、ミキシング処理についてもＤＳＰに
実行させる場合は、せいぜい一つのミキシング処理出力
に対して、音響効果処理を実行することが出来る程度で
ある。したがって、より大規模のＤＳＰによる場合の他
は、複数の音響効果処理を並行して実行することは、困
難である。

【００１２】

【発明が解決しようとする課題】したがって、本発明の
目的は、音声波形の繰り返し処理であるループ処理と出
力レベルの変化とを同期させる音源部を有する音声信号
発生処理装置を提供することにある。

【００１３】また、本発明の目的は、上記音声波形の繰
り返し処理であるループ処理と出力レベルの変化とを同
期させる音源部において、音声波形の読みだしの為のア
ドレス設定に特徴を有し、アドレス設定用のレジスタを
小型化し得る音声信号発生処理装置を提供することにあ
る。

【００１４】更に本発明の目的は、より効果的に音響効
果処理を実行することが出来るように、ミキシング処理
機能をＤＳＰに負担させることを回避した構成を有する
音声信号発生処理装置を提供することにある。

【００１５】更に、本発明の目的は、複数の入力、出力
レジスタを用い、より自由度のあるミキシング処理を可
能とし、したがってより効果的に音響効果を得ることが
出来る音声信号発生処理装置を提供することにある。

【００１６】更にまた、本発明の目的は、上記目的に対
応する音声信号発生処理装置を有するビデオゲーム装置
を提供することにある。

【００１７】更なる本発明の目的は、以下の詳細な説明
及び特許請求の範囲の記載から明らかとなる。

【００１８】

【課題を解決するため手段及び作用】本発明にしたがう
音声信号発生処理装置は、基本的構成として、第一の音
声波形と第二の音声波形からなる音声波形データを出力
する第一の手段と、第一の音声波形から第二の音声波形
に遷移するタイミングに同期して、第一の音声波形及び
第二の音声波形のレベルが時間とともに変化するように
制御する第二の手段を有して構成される。

【００１９】更に具体的には、前記第一の手段は、前記
第一の音声波形を、第一の所定サンプル期間のデータに
より構成し、前記第二の音声波形を、第二の所定サンプ
ル期間のデータを繰り返して構成する。このように、本
発明により、音声データの発生において、音声波形の繰
り返し処理と出力レベルの変化とを同期させることが可
能となり、第一の音声波形から第二の音声波形に遷移す
るタイミングと出力レベル変化の制御に起因する音声の
違和感を解消することができる。

【００２０】更に、本発明にしたがう音声信号発生処理
装置は、より具体的には、前記第二の手段は、前記第一
の音声波形から前記第二の音声波形に遷移するタイミン
グまでの期間において、第一の音声波形のレベルを時間
とともに増加し、又は最大レベルに到達するように制御
し、且つ第二の音声波形のレベルを該第一の音声波形が
到達したレベルから所定の割合で減衰するように制御す
る。

【００２１】また、前記第一の音声波形の第一の所定サ
ンプル期間のデータ及び第二の音声波形の第二の所定サ
ンプル期間のデータを記憶するＲＡＭと、第一の音声波
形の第一の所定サンプル期間のデータの該ＲＡＭからの
読みだしアドレスを絶対アドレスとして設定する第一の
レジスタと、第二の音声波形の第二の所定サンプル期間
のデータの該ＲＡＭからの読みだしアドレスを、該絶対
アドレスからの該第二の音声波形の第二の所定サンプル
期間の先頭番地までのオフセット値として設定する第二
のレジスタと、第二の音声波形の所定サンプル期間のデ
ータの前記ＲＡＭからの読みだし終了アドレスを、前記
絶対アドレスからの第二の音声波形の第二の所定サンプ
ル期間の終了番地までのオフセット値として設定する第
三のレジスタとを有して構成される。

【００２２】更に、一態様として前記絶対アドレス、前
記繰り返し範囲の先頭番地のオフセット値及び前記繰り
返し範囲の終了番地のオフセット値から読みだしアドレ
スを演算する演算部と、前記絶対アドレスと該繰り返し
範囲の先頭番地のオフセット値を加算する加算回路と、
この加算回路の加算出力と演算部からの読みだしアドレ
スとを比較する比較回路を有し、比較回路において、演
算部からの読みだしアドレスが前記加算出力より大きく
なることが検知されるタイミングに前記第一の音声波形
から第二の音声波形に遷移するタイミングを同期させ
る。

【００２３】したがって、本発明により、音声データの
発生において、ハードウェア回路により音声波形の繰り
返し処理と出力レベルの変化とを確実に同期させること
が可能となる。

【００２４】更に、本発明は、複数のＰＣＭ音声データ
を出力する音源部と、この音源部からの複数のＰＣＭ音
声データの内の任意の組み合わせのＰＣＭ音声データを
ミキシングする複数の累積加算部と、複数の累積加算部
の出力毎に対応する複数の入力レジスタと、前記複数の
入力レジスタに設定される累積加算部の出力に対し、所
定の音響効果処理を実行するディジタル・シグナル・プ
ロセッサと、このディジタル・シグナル・プロセッサの
出力を格納する出力レジスタを有して構成される。

【００２５】上記の本発明の構成において、所定の音響
効果処理を実行するディジタル・シグナル・プロセッサ
と別個に、複数のＰＣＭ音声データの内の任意の組み合
わせのＰＣＭ音声データをミキシングする複数の累積加
算部を有している。

【００２６】これにより、ディジタル・シグナル・プロ
セッサに負荷をかけることなく所定の音響効果処理を実
行させることが可能である。

【００２７】また、一態様として、更に音声データを記
憶するＣＤ−ＲＯＭと、このＣＤ−ＲＯＭから読みださ
れるディジタル音声データを設定する第二の入力レジス
タを有し、前記ディジタル・シグナル・プロセッサは、
第二の入力レジスタに設定されるディジタル音声データ
に対し、前記複数の入力レジスタに設定される累積加算
部の出力と共通に所定の音響効果処理を実行する。

【００２８】かかる構成は、ＣＤ−ＲＯＭの出力を直接
ディジタル信号のまま処理を可能とするので、従来にお
けるアナログに変換する回路等を設ける必要を解消し、
装置の小型化に寄与できる。

【００２９】また、前記複数のＰＣＭ音声データは、前
記第一の音声波形と繰り返しの第二の音声波形からなる
音声波形データであって、前記所定の期間で変化するよ
うに制御されるように構成することで、音声データの繰
り返し及び変化の制御とともに本発明のミキシング機能
を備えた音声信号発生装置が提供される。

【００３０】更に、上記本発明の音声信号発生処理装置
をバスを介してメインＣＰＵに接続し、前記第一の音声
波形及び第二の音声波形の出力及び音響効果処理を、前
記メインＣＰＵによりゲームプログラムの実行過程と同
期して制御するようにした本発明にしたがうビデオゲー
ム装置が提供される。

【００３１】

【実施例】図１は、本発明の音声信号発生処理装置の実
施例ブロック図である。以下同一又は、類似のものに
は、同一の番号及び記号を付して説明する。尚、本発明
において、音声または音声信号と言う際は、人の声を直
接に指すものではなく、楽器等の音、動物の声等の擬音
を含む広い概念の音及び信号を指すものである。

【００３２】図１において、音声信号発生処理装置は、
音響効果を施したデジタル音声信号を発生する音声信号
発生処理部１、音声信号発生処理部１に対し発音の指示
や音色パラメータの設定を行うサウンド制御用のＣＰＵ
２、更に、音声信号発生処理部１が音声の合成に必要な
音声の波形データを格納するメモリである外部ＲＡＭ
３、及びディジタル／アナログコンバータ４を有して構
成される。

【００３３】図において、更に５はＣＤ−ＲＯＭであ
り、６はＣＤ−ＲＯＭ５のディジタル出力に対し、誤り
訂正等の処理を行うデコーダである。本発明の実施例で
は、ＣＤ−ＲＯＭ５の音声ディジタル出力に対し、アナ
ログに変換せずにディジタル信号のまま、音声信号発生
処理部１内でディジタル音声信号と統一的に音響効果処
理を行うことを可能としている。このためにインタフェ
ース回路９が音声信号発生処理部１に備えられている。

【００３４】音声信号発生処理部１は、更にＰＣＭ音源
部７、音響効果用ＤＳＰ部８及び出力段ミキシング部１
０を有して構成される。ＰＣＭ音源部７は、ＰＣＭ音声
を発生する回路部分であり、外部ＲＡＭ３に格納される
音声の波形データを読みだし、後に説明する方法で所定
時間継続する波形データを作成する。

【００３５】音響効果用ＤＳＰ部８は、本発明にしたが
いＰＣＭ音源部７からの音声出力をミキシングし、更に
ミキシングされた音声に対し所定の音響効果処理を実行
するプロセッサ部である。

【００３６】図２は、本発明にしたがうＰＣＭ音源部７
の実施例構成である。図２おいて、７０〜７２は、それ
ぞれサウンドＣＰＵ２により外部ＲＡＭ３のアドレスが
設定されるスタートアドレスレジスタ（ＳＡ）、ループ
スタートアドレスレジスタ（ＬＳＡ）、ループエンドア
ドレスレジスタ（ＬＥＡ）である。

【００３７】スタートアドレスレジスタ（ＳＡ）７０
は、外部ＲＡＭ３に格納されている複数種のディジタル
音声波形データの各々の先頭の番地、即ちアタック音声
に対応する音声波形のサンプルデータを記憶する領域の
先頭アドレスを格納する一種のメモリである。

【００３８】ループスタートアドレスレジスタ（ＬＳ
Ａ）７１は、各音声波形データに対して行われる、後述
のループ処理の対象とされるループ範囲の音声波形のサ
ンプルデータを記憶する領域の先頭番地、即ち繰り返し
音声の波形データを記憶する領域の先頭アドレスを、ス
タートアドレスレジスタ（ＳＡ）７０にセットされる絶
対番地からのオフセット値により格納するメモリであ
る。

【００３９】更に、ループエンドアドレスレジスタ（Ｌ
ＥＡ）７２は、各波形データに対して行われる、上記ル
ープ処理の対象とされるループ範囲の音声波形のサンプ
ルデータを記憶する領域の終了番地を、同様にスタート
アドレスレジスタ（ＳＡ）７０にセットされる絶対番地
からのオフセット値により格納するメモリである。

【００４０】ここで、ループスタートアドレスレジスタ
（ＬＳＡ）７１及びループエンドアドレスレジスタ（Ｌ
ＥＡ）７２にセットされるスタートアドレスレジスタ
（ＳＡ）７０にセットされる絶対番地からのオフセット
値により、上記ループ処理の対象とされるループ範囲の
繰り返し音声波形のサンプルデータを記憶する領域を特
定出来る理由と、その効果は次の理由である。

【００４１】即ち、一の音種を、アタック音声とそれに
続く音声により構成し、アタック音声に続く音声を、繰
り返し発生するように構成している。これに対応して更
に、アタック音声に対応する音声波形とループ範囲の繰
り返し音声波形のサンプルデータを、連続するアドレス
領域に記憶するようにしている。

【００４２】したがって、ループ範囲の繰り返し音声波
形のサンプルデータの記憶領域は、スタートアドレスレ
ジスタ（ＳＡ）７０にセットされるアタック音声の音声
波形のサンプルデータの記憶領域の先頭番地を特定する
絶対番地からのオフセット値により、特定することが可
能である。

【００４３】また、ループ範囲の繰り返し音声波形のサ
ンプルデータの記憶領域を絶対番地で特定することも可
能であるが、オフセット値を用いることによりアドレス
のビット構成を少なくできる、したがって同時にループ
スタートアドレスレジスタ（ＬＳＡ）７１及びループエ
ンドアドレスレジスタ（ＬＥＡ）７２の構成を小さくす
ることが可能である。

【００４４】ここで、上記のように、レジスタ７０〜７
２に設定される値は、サウンド用ＣＰＵ２により外部Ｒ
ＡＭ３から読みだされてセットされる。

【００４５】加算器７３は、スタートアドレスレジスタ
（ＳＡ）７０の設定されたアタック音声の音声波形のサ
ンプルデータの記憶領域の先頭番地を特定する絶対番地
とループスタートアドレスレジスタ（ＬＳＡ）７１に設
定された、この絶対番地からのオフセット値を加算し
て、ループスタートの先頭番地、即ち繰り返し音声の音
声波形のサンプルデータの記憶領域の先頭番地を算出す
る。

【００４６】波形読みだしアドレス演算部７４は、波形
データを読み出す外部ＲＡＭ３上のアドレス位置を演算
する演算回路である。

【００４７】具体的には、スタートアドレスレジスタ
（ＳＡ）７０の設定値により、波形データを読みだす初
期アドレスが決まり、更にループスタートアドレスレジ
スタ（ＬＳＡ）７１の設定値及びループエンドアドレス
レジスタ（ＬＥＡ）７２の設定値から、上記の加算器７
３の説明と同様にして、初期アドレスからの相対的な立
ち上がり音声波形（アタック音声）データの読出範囲及
び繰り返し音声波形データの読みだし範囲に相当する読
みだしアドレスが演算され、出力される。

【００４８】比較回路７５は、加算器７３の出力である
ループ先頭番地の値と波形読みだしアドレス演算部７４
から出力される読みだしアドレスの値とを比較する回路
である。

【００４９】比較回路７５から比較結果として波形読み
だしアドレス演算部７４から出力される読みだしアドレ
スの値がループ先頭番地の値を越える時に、駆動信号を
出力し、エンベロープジェネレータ（ＥＧ）７７を駆動
する。

【００５０】尚、スイッチ７６は、エンベロープジェネ
レータ（ＥＧ）７７の機能を有効とする時にサウンドＣ
ＰＵ２により、ＯＮ状態とされている。

【００５１】エンベロープジェネレータ（ＥＧ）７７
は、後述するように、ＰＣＭ音源部７からの出力レベル
が時間経過に伴い変化するように制御する信号を生成す
る。波形読みだしアドレス演算部７４から出力される読
みだしアドレスに対応したアドレス位置に記憶される波
形データが、外部ＲＡＭ３から読みだされる。この読み
だされる音声波形データに、エンベロープジェネレータ
（ＥＧ）７７の出力である制御信号が、乗算回路７８に
より重畳される。

【００５２】したがって、外部ＲＡＭ３から読みだされ
た音声波形データは、エンベロープジェネレータ（Ｅ
Ｇ）７７の出力の軌跡に沿って変化するＰＣＭ音声とし
て出力される。

【００５３】ここでエンベロープジェネレータ（ＥＧ）
７７の機能について、更に説明する。エンベロープジェ
ネレータ（ＥＧ）７７は、音声波形の出力レベルに時間
的な変化を与える機能を有する。

【００５４】図３に示すように、音声波形の出力レベル
の時間経過における変化の割合を、実施例として、アタ
ックレート（ＡＲ：初期上昇率）、ディケイ１レート
（Ｄ１Ｒ：第一の減衰率）、ディケイ２レート（Ｄ２
Ｒ：第二の減衰率）、リリースレート（ＲＲ：開放減衰
率）に設定する。

【００５５】即ち図３において、横軸は時間、縦軸は出
力レベルの減衰量を示し、ビデオゲーム装置において、
例えば遊戯者による入力操作部のキー押下のタイミング
に同期する発音開始（ＫＥＹ−ＯＮ）の状態からセグメ
ント１の期間にアタックレート（ＡＲ）に従い、音声出
力レベルが上昇し、ついで、セグメント２、３の期間で
それぞれディケイ１レート（Ｄ１Ｒ）、ディケイ２レー
ト（Ｄ２Ｒ）で減衰する。

【００５６】更に、遊戯者による離鍵のタイミング（Ｋ
ＥＹ−ＯＦＦ）から、リリースレート（ＲＲ）で出力レ
ベルが０となるまでセグメント４において、音声出力レ
ベルが減少する。

【００５７】エンベロープジェネレータ（ＥＧ）７７
は、上記のような、各音声出力の変化割合を与える制御
信号を発生し出力する回路である。

【００５８】尚、図３において、アタックレート（Ａ
Ｒ）に従い、音声出力レベルが上昇し、最大値に到達す
る期間であるセグメント１の長さは、アタック音声波形
の周期により変化する。また、繰り返し音声波形の期間
中にセグメント２の減衰率からセグメント３の減衰率が
切り替わるタイミングは、音声波形のレベルがＤＬの大
きさに減衰した時点である。更に、セグメント３の減衰
率がセグメント４の減衰率に切り替わるタイミングは、
離鍵（ＫＥＹ−ＯＦＦ）のタイミングである。

【００５９】一方、ＰＣＭ方式による音源部７は、外部
ＲＡＭ３の記憶容量を考慮して、少ない波形データで長
い期間の発音、即ち波形をサンプル数以上の時間にわた
って発音させることを実現するためにループ再生処理方
式を採用する。このループ再生処理方式について、図４
を参照して説明する。

【００６０】図４は、ループ再生処理方式を説明する図
である。図４（１）は、外部ＲＡＭ３から読みだされる
音声波形サンプルデータである。即ち、横軸に外部ＲＡ
Ｍ３上のアドレス値を示している。

【００６１】図４（２）は、再生される音声波形を示
し、横軸が時間であり、例としてＩの期間に正弦波、こ
れに続き、期間II、III、IVに三角波を繰り返すような
音声を再生する場合を考える。

【００６２】即ち、本発明の実施例においては、音の特
徴を決める音の出だし（立ち上がり）のアタック波形デ
ータと音が安定する（周波数成分構成が余り変化しな
い）部分の繰り返し波形データの２つの部分の波形デー
タを有し、後者の波形データをループ処理（繰り返し処
理）させてサンプル数以上に長く発音させるようにして
いる。

【００６３】実施例として、図４（１）に示すように、
外部ＲＡＭ３から音の出だし期間Ｉを正弦波の波形デー
タとし、それに続く音の安定期間IIを三角波の波形デー
タとして読みだされる場合を考える。尚、既に説明した
ように、音の出だし期間Ｉを正弦波の波形データ及びそ
れに続く音の安定期間IIを三角波の波形データは、図４
（１）に示すように、連続するアドレス領域に記憶され
ている。

【００６４】したがって、正弦波の波形データの読みだ
しは、波形の先頭番地を絶対番地であるＳＡ（スタート
アドレス）として、サウンドＣＰＵ２によりレジスタ
（ＳＡ）７０（図２参照）に設定され、外部ＲＡＭ３上
のこの先頭番地ＳＡから読みだされる。

【００６５】またループ処理をさせる音が安定する範囲
即ち、期間IIの三角波の波形データの読みだしは、その
先頭番地をスタートアドレスレジスタ（ＳＡ）７０に設
定したＳＡ（スタートアドレス）の値からの差分値（オ
フセット）を同様にサウンドＣＰＵ２によりループスタ
ートアドレスレジスタ（ＬＳＡ）７１（図２参照）に設
定する。

【００６６】更に、期間IIの最後尾の番地を、レジスタ
（ＳＡ）７０に設定したＳＡ（スタートアドレス）の値
からの差分値（オフセット）をループエンドアドレスレ
ジスタ（ＬＥＡ）７２（図２参照）に設定する。

【００６７】したがって、期間II分の三角波の波形デー
タとして、ループスタートアドレス（ＬＳＡ）からルー
プエンドアドレス（ＬＥＡ）までの、両オフセット値間
の差に相当する期間の波形データが外部ＲＡＭ３から読
みだされる。

【００６８】更に、ループスタートアドレス（ＬＳＡ）
からループエンドアドレス（ＬＥＡ）までの期間の音声
波形データが、外部ＲＡＭ３から読みだされ、引き続き
この期間のデータが外部ＲＡＭ３から繰り返し読みださ
れる。

【００６９】これにより、図４（２）に示すように、Ｉ
の期間に正弦波データが読みだされ、ついで期間II、II
I、IVと三角波データが繰り返し読みだされることにな
る。

【００７０】次に、上記のように読みだされる波形デー
タに対するエンベロープジェネレータ（ＥＧ）７７の動
作について更に説明する。

【００７１】先に図３により説明したように、エンベロ
ープジェネレータ（ＥＧ）７７は、時間経過に伴い、所
定の割合で変化する量を与える制御信号を出力し、これ
により音声出力の出力レベルをセグメント毎に順次変化
させる機能を有する。

【００７２】一方、図４により説明したように、外部Ｒ
ＡＭ３から音の出だし（アタック）期間Ｉにおいて、一
の波形データを読みだし、ついで音の安定する期間II以
降に於いて、別の波形データを繰り返し読みだすように
している。

【００７３】ここで、発音周波数を変えた場合、波形デ
ータの読みだしにおいて、音の立ち上がり（期間Ｉ）か
ら安定期間（期間II以降）に遷移するタイミングと、エ
ンベロープジェネレータ（ＥＧ）７７により制御される
音声出力レベルの変化におけるタイミングとがずれてし
まう。このような場合は、滑らかな音声の出力変化が困
難になる。

【００７４】そこで本発明の特徴の一つとして、上記に
説明した回路構成により、エンベロープジェネレータ
（ＥＧ）７７側の出力の遷移のタイミングを波形データ
の読みだしの繰り返し、即ちループ処理に移行するタイ
ミングと同期させるようにしている。

【００７５】したがって、かかる同期制御をサウンドＣ
ＰＵ２からのソフトウェア制御により行う場合に較べ、
本発明では、確実な同期が行われ、且つ同期制御に要す
るソフトウエア処理が不要となる。

【００７６】図５は、エンベロープジェネレータ（Ｅ
Ｇ）７７の動作フローである。図５において、装置が発
音待ちの状態（ステップＳ０）から発音開始の状態にな
る（ステップＳ１）と、外部ＲＡＭ３から音の出だし
（アタック）期間の波形データが読みだされる。

【００７７】同時に波形読みだしアドレス演算部７４か
らの波形読みだしアドレスが歩進される。そして、この
波形読みだしアドレスが、加算器７３（図２参照）の出
力であるループスタートポイントアドレス（ＬＳＡ）に
一致することが比較回路７５で検知されると（ステップ
Ｓ２）、エンベロープジェネレータ７７の駆動をトリガ
する。

【００７８】そして、図３に示すようにエンベロープジ
ェネレータ７７において、セグメントの遷移を制御する
レベル減衰制御信号を生成し、乗算器７８（図２参照）
に入力し、外部ＲＡＭ３からの読みだし波形に重畳する
処理（ステップＳ３）が行われる。この処理が発音停止
（ステップＳ４）まで継続する。

【００７９】次に、読みだされる波形データと比較しな
がら、上記したエンベロープジェネレータ７７による制
御の具体的実施例を説明する。

【００８０】図６は、エンベロープジェネレータ７７の
出力値が減衰量０に達した後に、波形読みだしアドレス
の値が、ループ処理開始アドレス（ＳＡ＋ＬＳＡ）に到
達する場合である。即ち、アタック音声が最大レベルま
で到達し、その後繰り返し音声が減衰されながら発生さ
れる場合である。

【００８１】図６において、上部に読みだされる波形デ
ータが示され、下部にエンベロープジェネレータ７７の
出力が示される。セグメント１の期間の途中に、エンベ
ロープジェネレータ７７の出力値が減衰量０、即ち最大
レベル（０ｄＢ）に達し、ループ処理の開始点ＬＳＰま
で、最大出力が継続する。

【００８２】ついで、ループ処理の開始点ＬＳＰ以降、
第二の波形が繰り返され、同時にエンベロープジェネレ
ータ７７の出力値に応じて、時間とともに、ディケイ１
レート（Ｄ１Ｒ：第一の減衰率）、ディケイ２レート
（Ｄ２Ｒ：第二の減衰率）でレベルが徐々に減衰し、変
化することが理解される。

【００８３】図７は、また別の実施例であり、読みだし
波形の周波数が高くなり、エンベロープジェネレータ７
７の出力値が減衰量０に到達する前に、波形読みだしア
ドレスがループ処理開始アドレス（ＳＡ＋ＬＳＡ）に達
する場合の例である。

【００８４】この場合は、エンベロープジェネレータ７
７の出力値が最大レベル（０ｄＢ）に到達する前に、波
形読みだしアドレスがループ開始点に到達するので、ア
タック音声の出力が最大レベル（０ｄＢ）とならずに、
セグメント２以降の繰り返し期間に遷移する。

【００８５】図８は、更に別の実施例であり、上記図７
の実施例と同様に、エンベロープジェネレータ７７の出
力値が減衰量０に達する前に、波形読みだしアドレスが
ループ処理開始アドレス（ＳＡ＋ＬＳＡ）に到達する場
合の例である。

【００８６】但し、この場合において、図７の実施例と
異なる点は、セグメント１からセグメント２への変化点
でのエンベロープジェネレータ７７の出力がＤＬの大き
さよりも小さいために、セグメント３に遷移することな
く出力レベルが最大減衰量、即ちレベルが０となる。

【００８７】以上に説明したように、本発明は、音声波
形の繰り返し処理と出力レベルの変化とを同期させる音
源部を有しているので、違和感のない音声出力を得るこ
とが出来る。

【００８８】ここで、図１に戻り更に説明すると、上記
の説明のようにして、ＰＣＭ音源部７からＰＣＭ音声出
力データが得られる。尚、図２において、ＰＣＭ音源部
７の構成として１種類のＰＣＭ音声出力データを得るた
めの構成を説明したが、ＰＣＭ音源部７は、図２に示す
構成を複数個有し、時間的に同時に複数種のＰＣＭ音声
を出力する。

【００８９】したがって、図９は、ＰＣＭ音源部７の出
力と、音響効果用ＤＳＰ部８の主要部であるＤＳＰ８０
との関係において、本発明の別の特徴であるミキシング
機能の概略を説明する図である。

【００９０】図９において、７００〜７０５は、ＰＣＭ
音源部７からの複数のＰＣＭ音声出力データであるＰＣ
Ｍ音源（０）〜（５）である。これらのＰＣＭ音源
（０）〜（５）は、サウンドＣＰＵ２の制御により、任
意の組み合わせでミキシングされる。

【００９１】図９の例では、ＰＣＭ音源（０）７００、
（１）７０１、（２）７０２がミキサ回路７１０によ
り、ミキシングされる。同様にＰＣＭ音源（３）７０３
は、ミキサ回路７１１により、ＰＣＭ音源（４）７０
４、（５）７０５は、ミキサ回路７１２により、ミキシ
ングされる。

【００９２】ついで、ミキサ回路７１０〜７１２の出力
は、それぞれ入力レジスタ７２１〜７２３を経由して、
音響効果用ＤＳＰ部８のＤＳＰ８０に導かれ、ここで外
部ＲＡＭ３に記憶されるプログラムにしたがって、所定
の音響効果、例えばリバーブ８００、コーラス８０１、
エコー８０２等の音響効果処理が施される。

【００９３】これらの音響効果処理は、外部ＲＡＭ３に
記憶されるプログラムにより、既知の手順で実行処理が
可能である。したがって音響効果処理の手順は、本発明
と直接に関連しないので、その詳細な説明は省略する。

【００９４】図１０は、音響効果用ＤＳＰ部８及び、図
１では省略されている周辺回路を含む構成の詳細実施例
ブロック図である。図１０において、８は、音響効果用
ＤＳＰ部であり、ＤＳＰ（ディジタル・シグナル・プロ
セッサ）８０、複数のＤＳＰ入力レジスタ８１及び複数
の出力レジスタ８２を有する。

【００９５】ＳＬＯＴ０〜ＳＬＯＴ３１は、３２個分の
入力レジスタであり、それぞれＰＣＭ音源部７からの１
音分のＰＣＭ音声出力データがセットされる。８３は、
１６個の選択切替えスイッチを有するセレクタであり、
図１０では簡単化のために１基のみ示されているが、レ
ジスタＳＬＯＴ０〜ＳＬＯＴ３１の各々に対応して、３
２基分備えられる。

【００９６】入力レジスタＳＬＯＴ０〜ＳＬＯＴ３１の
各々の出力は、レベル調整器８８を通して対応するセレ
クタ８３に入力される。レベル調整器８８の減衰量は、
ＰＣＭ音源部７からの１音分のＰＣＭ音声出力データを
どの位の出力レベルでＤＳＰ入力レジスタ８１送り込む
かを設定するレジスタＩＭＸＬに設定された値に応じた
減衰量を与える回路である。この減衰量は、実施例と
し、０〜−９６ｄＢまでの調整が可能である。

【００９７】レジスタＩＳＥＬは、ＰＣＭ音源部７から
出力されたＰＣＭ音声出力データを、ＤＳＰ部８の複数
の入力レジスタ８１のどの（何番目の）のレジスタに送
り込むかを設定するためのレジスタである。

【００９８】上記、レジスタＩＭＸＬ、レジスタＩＳＥ
Ｌ等は、サウンドＣＰＵ２が外部ＲＡＭ３に記憶された
値を読み取り、その値に基づき設定される。

【００９９】セレクタ８３は、レジスタＩＳＥＬに設定
された値に基づき対応するＤＳＰ入力レジスタ８１にレ
ベル調整器８８により調整されたレベルのＰＣＭ音声出
力データを送るべく選択接続する回路である。

【０１００】累積加算部８４は、ＤＳＰ入力レジスタ８
１の各々に対応して備えられ、セレクタ８３の出力であ
る複数のＰＣＭ音声出力データを累積してミキシングす
る機能を有する。この累積加算部８４のミキシング動作
は、本発明では、音響効果用ＤＳＰ部８と独立して備え
られるので、音響効果用ＤＳＰ部８の負荷を軽減するこ
とが可能である。

【０１０１】累積加算部８４によりミキシングされたＰ
ＣＭ音声出力データは、対応するＤＳＰ入力レジスタ８
１に一時格納される。ここに格納されるＰＣＭ音声出力
データは、外部ＲＡＭ３に記憶されるプログラムにした
がって、ＤＳＰ８０において、任意に読みだされ、音響
効果処理の対象とされる。

【０１０２】ＤＳＰ８０により音響効果処理されたＰＣ
Ｍ音声出力データは、ＤＳＰ出力レジスタ８２に送られ
る。ここでＤＳＰ出力レジスタ８２は、複数のレジスタ
を有しているので、任意のレジスタに音響効果処理され
たＰＣＭ音声出力データを出力することにより、更に、
ＰＣＭ音声出力データの組み合わせが可能となる。

【０１０３】ＤＳＰ出力レジスタ８２の出力は、更にレ
ベル調整器９０、パンポット回路８６に入力される。レ
ベル調整器９０はレジスタＤＦＳＤＬに設定された減衰
量をにしたがいＰＣＭ音声出力データのレベルを調整す
る。

【０１０４】更に、パンポット回路８６は、レジスタＥ
ＦＰＡＮに設定された値にしたがい、レベル調整器９０
の出力をそれぞれのレベルを有する左右チャンネル用Ｐ
ＣＭ音声出力データとして、左右チャンネル用バス（Ｌ
ｃｈ−ＢＵＳ、Ｒｃｈ−ＢＵＳ）に出力する。

【０１０５】ここで、レジスタＥＦＳＤＬ及びレジスタ
ＥＦＰＡＮへの値の設定もサウンドＣＰＵ２の制御に基
づき行われる。

【０１０６】図１０において、ＰＣＭ音源部７からのＰ
ＣＭ音声出力データは、音響効果処理を経ないまま直接
に左右チャンネル用バスに出力することも可能である。
この場合は、入力レジスタＳＬＯＴ０〜３１にセットさ
れたＰＣＭ音源部７からのＰＣＭ音声出力データは、レ
ベル調整器８９、パンポット回路８５を経て、左右チャ
ンネル用バスに出力される。

【０１０７】ここでも、レベル調整器８９、パンポット
回路８５における調整量は、サウンドＣＰＵ２により設
定されるレジスタＤＩＳＤＬ、ＤＩＰＡＮの設定値に基
づき調整される。

【０１０８】更に図１０の実施例では、先に図１におい
て説明したようにＣＤ−ＲＯＭ５からのディジタル音声
データあるいは、等価のディジタル音声データも、ＰＣ
Ｍ音源部７からのＰＣＭ音声出力データと統一的に処理
することが可能である。これにより、ＣＤ−ＲＯＭ５等
からのディジタル音声データをアナログに変換する回路
を省略することができ、装置の小型化に寄与することが
できる。

【０１０９】ＣＤ−ＲＯＭ５等からのディジタル音声デ
ータは、音響用ＤＳＰ部８の入力レジスタＥＸＴＳ０、
ＥＸＴＳ１に一旦格納される。尚、入力レジスタＥＸＴ
Ｓ０は、左チャンネル信号用、入力レジスタＥＸＴＳ１
は、右チャンネル信号用である。

【０１１０】入力レジスタＥＸＴＳ０、ＥＸＴＳ１に格
納されたディジタル音声データは、レベル調整器９１、
パンポット回路８７を経て直接に左右チャンネル用バス
に出力される。また、ＤＳＰ８０に取り込んで、先に説
明した音響効果処理を施し、任意のＤＳＰ出力レジスタ
に送出することも可能である。

【０１１１】尚、上記レベル調整器９１、パンポット回
路８７における調整量は、サウンドＣＰＵ２により設定
されるレジスタＥＦＳＤＬ、ＥＦＰＡＮの設定値に基づ
き調整される。

【０１１２】左右チャンネル用バスに出力されたデータ
は、それぞれ累積加算部１００、１０１においてミキシ
ングされる。累積加算部１００、１０１からのミキシン
グ出力は、レベル調整器９２によりレベル調整され出力
される。尚、この累積加算部１００、１０１は、図１に
おいては、加算器１０が対応する。

【０１１３】レベル調整器９２の出力は、更に、図１に
示すディジタルアナログ変換器４によりアナログ信号に
変換され、ついで増幅器により増幅され、スピーカによ
り発音される。

【０１１４】図１１は、上記実施例にしたがい説明した
本発明の音声信号発生処理装置をビデオゲーム装置に用
いた適用例を示すブロック図である。

【０１１５】図１１において、点線で囲まれた領域１１
０は、ビデオゲーム装置本体である。１１５、１１６及
び１１８は、第一のバス（ＣＰＵ−ＢＵＳ）、第二のバ
ス（Ｂ−ＢＵＳ）及び第三のバス（Ａ−ＢＵＳ）であ
る。これらのバスに、ＣＰＵ、メモリ等が接続される。

【０１１６】更に、第一のバス（ＣＰＵ−ＢＵＳ）１１
５、第二のバス（Ｂ−ＢＵＳ）１１６及び第三のバス
（Ａ−ＢＵＳ）１１８が共通にシステム制御装置１１１
に接続されている。実施例として図１１の例では、第一
のバス（ＣＰＵ−ＢＵＳ）１１５は、３２ビットのバス
サイズを有し、第二のバス（Ｂ−ＢＵＳ）１１６及び第
三のバス（Ａ−ＢＵＳ）１１８は、１６ビットのバスサ
イズを有する。

【０１１７】更に図１１に戻り説明すると、１１２はメ
インＣＰＵであり、一対の高速ＣＰＵを有し、システム
全体の制御を行う。１１３は、シンクロナスＤＲＡＭで
あり、メインＣＰＵ１１２が使用するワークＲＡＭであ
る。

【０１１８】１１１は、システム制御装置であり、上記
各バスの制御とメインＣＰＵ１１２のコプロセッサの役
割を有する。１４１、１４２は、それぞれ第一、第二の
ビデオディスプレィプロセッサ（ＶＤＰ）であり，ディ
ジタルシグナルプロセッサ（ＤＳＰ）により構成され
る。

【０１１９】第一のＶＤＰ１４１は、スプライトの制御
の役割を有し、第一のＶＤＰ１４１にビデオＲＡＭ４１
０が接続される。このビデオＲＡＭ４１０は、第一のＶ
ＤＰ１４１用のコントロールコマンド、キャラクタデー
タを記憶する。

【０１２０】更に、第一のＶＤＰ１４１には、フレーム
バッファメモリ（ＦＢ）４１２が接続される。ＦＢ４１
２は、二重バッファ構成であり、一方のＦＢに一画面分
の画像データを書き込んでいる時に、他方のＦＢから一
画面分の画像データを読みだすように構成されている。

【０１２１】第二のＶＤＰ１４２は、スクロール面の制
御及び表示画面の優先順序を決定する。この第二のＶＤ
Ｐ１４２には、ビデオＲＡＭ４２０が接続される。ビデ
オＲＡＭ４２０は、スクロールマップ、ビットマップ及
び係数データを記憶する。

【０１２２】メインＣＰＵ１１２及びシンクロナスＤＲ
ＡＭ１１３は、第一のバス（ＣＰＵ−ＢＵＳ）１１５を
介してシステム制御装置１１１に接続される。一方、第
一及び第二のＶＤＰ１４１、１４２は、第二のバス（Ｂ
−ＢＵＳ）１１６を介してシステム制御装置１１１に接
続される。

【０１２３】更に、第三のバス（Ａ−ＢＵＳ）１１８に
接続されるカートリッジ１８０は、本体装置１１０の外
部に挿抜可能に接続され、ゲームプログラムを記憶する
メモリ装置である。第三のバス（Ａ−ＢＵＳ）１１８
は、第二のバス（Ｂ−ＢＵＳ）１１６と同じバスサイズ
を有している。

【０１２４】第三のバス（Ａ−ＢＵＳ）１１８には、更
に光ディスク制御ユニット１１９を通して、ＣＤ−ＲＯ
Ｍドライブ５、更にＭＰＥＧ（MOTION PICTURE ENGINEE
R GROUP)等の外部映像信号を生成する機能ブロックが接
続される。

【０１２５】１３１は、第一のバス（ＣＰＵ−ＢＵＳ）
１１５に接続されるＣＰＵ制御回路であり。一対の高速
ＣＰＵ１１２である２つのＣＰＵがシンクロナスＤＲＡ
Ｍ１１３、システム制御装置１１１をアクセスする際の
第一のバス（ＣＰＵ−ＢＵＳ）１１５の裁定を行う。

【０１２６】また、ＣＰＵ制御回路１１３は、ＣＰＵ１
１２が、Ｉ／Ｏ制御回路１３２およびＲＡＭ／ＲＯＭ１
３３をアクセスする時の制御を司る。１３０は、本体装
置１１０の外部に挿抜可能に接続され、遊戯者によって
操作されるコントロールパッドである。

【０１２７】更に、４０１は、第二のＶＤＰ１４２から
の出力であるアナログＲＧＢ信号をビデオ信号に変換す
る回路である。この変換回路４０１のビデオ信号がディ
スプレィ１４０に表示される。

【０１２８】ここで、第二のバス（Ｂ−ＢＵＳ）１１６
には、更に本発明の音声信号発生処理装置の中心を構成
する音声信号発生処理部１が接続される。この音声信号
発生処理部１には、サウンドＣＰＵ２と、ＣＰＵ２のプ
ログラム及び音源波形データ等が記憶される。

【０１２９】そして、上記に実施例にしたがい説明した
ようなサウンドＣＰＵ２により、各レジスタに設定され
る値は、メインＣＰＵ１１２からバス１１５、１１６を
通して、ゲームプログラムの実行過程と同期して予めＲ
ＡＭ３に格納される。

【０１３０】したがって、ＰＣＭ音源部７によりＰＣＭ
音声データを生成する過程及び、その出力波形データに
対し、音響効果処理を音響効果用ＤＳＰ部８で実行する
過程は、ゲームプログラムの実行過程と同期して実行さ
れる。

【０１３１】そして、ＰＣＭ音源部７及び音響効果用Ｄ
ＳＰ部８での実行の際に、サウンドＣＰＵ２によりＲＡ
Ｍ３から読みだされて、各レジスタに設定される。

【０１３２】次に、音声信号発生処理部１にディジタル
・アナログ変換回路４が接続され、ＰＣＭ音声信号をア
ナログ信号に変換してアナログオーディオ出力が得られ
る。

【０１３３】更に、１２０はＰＬＬ回路であり、システ
ム全体に供給される基本クロックを生成する。

【０１３４】

【発明の効果】以上実施例にしたがい説明したように、
本発明においては、音声波形の繰り返し処理と出力レベ
ルの変化とを同期させる音源部を有しているので、違和
感のない音声出力を得ることが出来る。

【０１３５】更に、本発明の音声信号発生処理装置は、
ミキシング処理機能をＤＳＰに負担させることを回避し
た構成を有する。したがって、本発明により、より効果
的に音響効果処理を実行することが出来る。

【０１３６】また、本発明によって、自由度のあるミキ
シング処理を可能とし、したがってより効果的に音響効
果を得ることが出来る。

【図面の簡単な説明】

【図１】本発明の音声信号発生装置の実施例ブロック図
である。

【図２】図１のＰＣＭ音源部の構成例ブロック図であ
る。

【図３】図１のエンベロープジェネレータ（ＥＧ）の動
作説明図である。

【図４】ループ処理を説明する図である。

【図５】エンベロープジェネレータ（ＥＧ）の動作フロ
ーである。

【図６】エンベロープジェネレータ（ＥＧ）の動作例
（その１）である。

【図７】エンベロープジェネレータ（ＥＧ）の動作例
（その２）である。

【図８】エンベロープジェネレータ（ＥＧ）の動作例
（その３）である。

【図９】音源出力のミキシング機能を説明する図であ
る。

【図１０】音声効果用ＤＳＰ部の構成例ブロック図であ
る。

【図１１】本発明の音声信号発生装置を用いたビデオゲ
ーム装置の実施例ブロック図である。

【符号の説明】

１ 音声信号発生処理部 ２ サウンド制御用のＣＰＵ ３ 外部ＲＡＭ ４ ディジタル／アナログコンバータ ５ ＣＤ−ＲＯＭ ６ デコーダ ７ ＰＣＭ音源部 ８ 音響効果用ＤＳＰ部 ９ インタフェース回路 １０ 出力段ミキシング部

Claims (9)

【特許請求の範囲】
1. 【請求項１】第一の音声波形と第二の音声波形からなる
   音声波形データを出力する第一の手段と、 該第一の音声波形から第二の音声波形に遷移するタイミ
   ングに同期して、該第一の音声波形及び第二の音声波形
   のレベルが時間とともに変化するように制御する第二の
   手段を有して構成されることを特徴とする音声信号発生
   処理装置。
2. 【請求項２】請求項１において、 前記第一の手段は、前記第一の音声波形を、第一の所定
   サンプル期間のデータにより構成し、前記第二の音声波
   形を、第二の所定サンプル期間のデータを繰り返して構
   成するようにしたことを特徴とする音声信号発生処理装
   置。
3. 【請求項３】請求項１または２において、前記第二の手
   段は、 前記第一の音声波形から前記第二の音声波形に遷移する
   タイミングまでの期間において、該第一の音声波形のレ
   ベルを時間とともに増加し、又は最大レベルに到達する
   ように制御し、且つ該第二の音声波形のレベルを該第一
   の音声波形が到達したレベルから所定の割合で減衰する
   ように制御することを特徴とする音声信号発生処理装
   置。
4. 【請求項４】請求項２において、 更に前記第一の音声波形の第一のサンプル期間のデータ
   及び第二の音声波形のサンプル期間のデータを記憶する
   ＲＡＭと、 該第一の音声波形の第一の所定サンプル期間のデータの
   該ＲＡＭからの読みだしアドレスを絶対アドレスとして
   設定する第一のレジスタと、 該第二の音声波形の第二の所定サンプル期間のデータの
   該ＲＡＭからの読みだしアドレスを、該絶対アドレスか
   らの該第二の音声波形の第二の所定サンプル期間の先頭
   番地までのオフセット値として設定する第二のレジスタ
   と、 該第二の音声波形の第二の所定サンプル期間のデータの
   該ＲＡＭからの読みだし終了アドレスを、該絶対アドレ
   スからの該第二の音声波形の第二の所定サンプル期間の
   終了番地までのオフセット値として設定する第三のレジ
   スタとを有して構成されることを特徴とする音声信号発
   生処理装置。
5. 【請求項５】請求項４において、 前記絶対アドレス、前記繰り返し範囲の先頭番地のオフ
   セット値及び前記繰り返し範囲の終了番地のオフセット
   値から、読みだしアドレスを演算する演算部と、 該絶対アドレスと該繰り返し範囲の先頭番地のオフセッ
   ト値を加算する加算回路と、 該加算回路の加算出力と該演算部からの読みだしアドレ
   スとを比較する比較回路を有し、 該比較回路において、該演算部からの読みだしアドレス
   が該加算出力より大きくなることが検知されるタイミン
   グに前記第一の音声波形から第二の音声波形に遷移する
   タイミングを同期させることを特徴とする音声信号発生
   処理装置。
6. 【請求項６】複数のＰＣＭ音声データを出力する音源部
   と、 該音源部からの複数のＰＣＭ音声データの内の任意の組
   み合わせのＰＣＭ音声データをミキシングする複数の累
   積加算部と、 該複数の累積加算部の出力毎に対応する複数の入力レジ
   スタと、 該複数の入力レジスタに設定される累積加算部の出力に
   対し、所定の音響効果処理を実行するディジタル・シグ
   ナル・プロセッサと、 該ディジタル・シグナル・プロセッサの出力を格納する
   出力レジスタを有して構成されることを特徴とする音声
   信号発生処理装置。
7. 【請求項７】請求項６において、 更に、音声データを記憶するＣＤ−ＲＯＭと、 該ＣＤ−ＲＯＭから読みだされるディジタル音声データ
   を設定する第二の入力レジスタを有し、 前記ディジタル・シグナル・プロセッサは、該第二の入
   力レジスタに設定されるディジタル音声データに対し、
   前記複数の入力レジスタに設定される累積加算部の出力
   と共通に所定の音響効果処理を実行することを特徴とす
   る音声信号発生処理装置。
8. 【請求項８】請求項６において、 前記複数のＰＣＭ音声データは、請求項１に記載の第一
   の音声波形と繰り返しの第二の音声波形からなる音声波
   形データであって、前記所定の期間で変化するように制
   御されることを特徴とする音声信号発生処理装置。
9. 【請求項９】請求項１乃至８に記載の音声信号発生処理
   装置がバスを介してメインＣＰＵと接続され、前記第一
   の音声波形と第二の音声波形の出力及び音響効果処理
   を、該メインＣＰＵによりゲームプログラムの実行過程
   と同期して制御するようにしたビデオゲーム装置。