JPH08107205A - Manufacture of sacrificial oxide film - Google Patents
Manufacture of sacrificial oxide filmInfo
- Publication number
- JPH08107205A JPH08107205A JP24125994A JP24125994A JPH08107205A JP H08107205 A JPH08107205 A JP H08107205A JP 24125994 A JP24125994 A JP 24125994A JP 24125994 A JP24125994 A JP 24125994A JP H08107205 A JPH08107205 A JP H08107205A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- sacrificial oxide
- ozone
- film
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＭＩＳ（ｍｅｔａｌ
ｉｎｓｕｌａｔｏｒ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）電
界効果トランジスタに於けるゲート絶縁膜を形成する場
合に用いる犠牲酸化膜を製造するのに好適な方法に関す
る。The present invention relates to MIS (metal).
The present invention relates to a method suitable for manufacturing a sacrificial oxide film used when forming a gate insulating film in an insulator semiconductor field effect transistor.
【０００２】現在、ＭＩＳ電界効果トランジスタに於け
るゲート絶縁膜は、集積回路装置の高集積化に伴って、
薄くなりつつある。At present, a gate insulating film in a MIS field effect transistor is required to be highly integrated with the integration of integrated circuit devices.
It is getting thinner.
【０００３】この薄くなったゲート絶縁膜に対し、閾値
電圧を一定にして絶縁破壊耐性を向上する為には、ゲー
ト絶縁膜に於ける膜厚の均一性を高めることが必要であ
り、特に、局所的に薄くならないようにすることが重要
であり、本発明は、この要求に応えるものである。In order to improve the dielectric breakdown resistance of the thinned gate insulating film by keeping the threshold voltage constant, it is necessary to increase the uniformity of the film thickness of the gate insulating film. It is important to avoid local thinning, and the present invention meets this need.
【０００４】[0004]
【従来の技術】一般に、ＭＩＳ電界効果トランジスタを
含む集積回路装置を製造する場合、素子分離の為にフィ
ールド絶縁膜を形成するが、それには選択酸化（ｌｏｃ
ａｌｏｘｉｄａｔｉｏｎ ｏｆ ｓｉｌｉｃｏｎ：ＬＯ
ＣＯＳ）法が適用される。2. Description of the Related Art Generally, when manufacturing an integrated circuit device including a MIS field effect transistor, a field insulating film is formed for element isolation.
allocation of silicon: LO
COS) method is applied.
【０００５】図２は従来の技術を解説する為の工程要所
に於けるＭＩＳ電界効果トランジスタを含む集積回路装
置を表す要部切断側面図である。FIG. 2 is a side sectional view showing a main part of an integrated circuit device including a MIS field effect transistor in a process step for explaining the conventional technique.
【０００６】図に於いて、１はシリコン半導体基板、２
はＳｉＯ2 からなるパッド酸化膜、３はＳｉ3 Ｎ4 から
なる窒化膜、４はＳｉＯ2 からなるフィールド絶縁膜、
５は窒化物をそれぞれ示している。In the figure, 1 is a silicon semiconductor substrate, 2 is
Is a pad oxide film made of SiO 2 , 3 is a nitride film made of Si 3 N 4 , 4 is a field insulating film made of SiO 2 ,
5 indicates nitrides, respectively.
【０００７】ＬＯＣＯＳ法でフィールド絶縁膜４を形成
する場合、概ね、（１） シリコン半導体基板１の表面
にパッド酸化膜２を形成する、（２） パッド酸化膜２
の表面に窒化膜３を形成する、（３） フィールド領域
のシリコン半導体基板１を表出させる、（４） フィー
ルド酸化を行ってフィールド絶縁膜４を形成する、なる
工程を採る。When the field insulating film 4 is formed by the LOCOS method, generally, (1) the pad oxide film 2 is formed on the surface of the silicon semiconductor substrate 1, (2) the pad oxide film 2
A step of forming a nitride film 3 on the surface of (3), exposing the silicon semiconductor substrate 1 in the field region, and (4) forming a field insulating film 4 by performing field oxidation.
【０００８】前記工程で、フィールド酸化を行った際、
窒化膜３も酸化されるので、Ｎ或いはＮＨ3 が発生して
シリコン半導体基板１のフィールド領域表面に達してＳ
ｉ3Ｎ4 からなる窒化物５やＳｉＯＮからなる窒化物５
を生成する。これが、所謂、ホワイト・リボンと呼ばれ
ているものである。When field oxidation is performed in the above process,
Since the nitride film 3 is also oxidized, N or NH 3 is generated to reach the field region surface of the silicon semiconductor substrate 1 and S
i 3 N 4 nitride 5 or SiON nitride 5
Generate This is what is called a white ribbon.
【０００９】このホワイト・リボンが発生すると、後に
窒化膜３及びパッド酸化膜２を除去してから、改めてゲ
ート絶縁膜を形成した場合、そのゲート絶縁膜のフィー
ルド絶縁膜側の端が薄くなってしまい、耐圧が劣化する
ことになる。When the white ribbon is generated, when the gate insulating film is formed again after removing the nitride film 3 and the pad oxide film 2 later, the end of the gate insulating film on the field insulating film side becomes thin. As a result, the breakdown voltage deteriorates.
【００１０】そこで、前記ホワイト・リボンを除去する
ことが行われている。即ち、ゲート絶縁膜を形成する前
の段階で、酸素雰囲気中で犠牲酸化膜を形成して窒化物
５を酸化させると共に包み込んでしまい、犠牲酸化膜を
窒化物ごとフッ化水素酸で除去し、その後、改めてゲー
ト絶縁膜を形成するようにしている。Therefore, the white ribbon is removed. That is, before the gate insulating film is formed, a sacrificial oxide film is formed in an oxygen atmosphere to oxidize and enclose the nitride 5, and the sacrificial oxide film is removed together with the nitride with hydrofluoric acid. After that, the gate insulating film is formed again.
【００１１】[0011]
【発明が解決しようとする課題】通常、犠牲酸化膜の厚
さは、少なくとも２０〔ｎｍ〕以上は必要であるとされ
ている。この理由は、酸化され難い窒化物を酸化膜中に
取り込まなければならない為である。Generally, the sacrificial oxide film is required to have a thickness of at least 20 [nm] or more. The reason is that a nitride that is difficult to oxidize must be incorporated into the oxide film.
【００１２】然しながら、現在、集積回路装置の高集積
化に伴い、ゲート絶縁膜の膜厚やフィールド絶縁膜の膜
厚が薄くなっているので、厚い犠牲酸化膜を形成してか
ら、制御性良く均一にエッチングして除去することには
無理がある。However, at present, with the high integration of integrated circuit devices, the film thickness of the gate insulating film and the film thickness of the field insulating film have become thin. Therefore, after forming a thick sacrificial oxide film, good controllability is achieved. It is impossible to uniformly etch and remove it.
【００１３】例えば、犠牲酸化膜をエッチングする際に
フィールド絶縁膜に損傷を与えてしまい、その後、形成
するゲート絶縁膜が薄く且つ均一なものにならないなど
の問題を生じ、また、厚い犠牲酸化膜を形成する為に長
時間の高温熱処理を必要とする関係で基板のドーパント
・プロファイルが変化してしまう旨の問題も起こる。For example, when the sacrificial oxide film is etched, the field insulating film is damaged, which causes a problem that the gate insulating film to be formed is not thin and uniform, and a thick sacrificial oxide film is formed. There is also a problem in that the dopant profile of the substrate is changed due to the need for a high-temperature heat treatment for a long time to form the film.
【００１４】本発明は、低温且つ短時間で形成した薄い
犠牲酸化膜であっても、窒化物を良好に酸化して膜中に
取り込んで容易に除去できるようにする。According to the present invention, even a thin sacrificial oxide film formed at a low temperature and in a short time can oxidize nitride well and take it into the film to easily remove it.
【００１５】[0015]
【課題を解決するための手段】本発明では、犠牲酸化膜
を成膜する雰囲気を適切に選択することで、問題を解決
している。即ち、本発明に依る犠牲酸化膜の製造方法に
於いては、In the present invention, the problem is solved by appropriately selecting the atmosphere in which the sacrificial oxide film is formed. That is, in the method for manufacturing a sacrificial oxide film according to the present invention,
【００１６】（１）シリコン半導体基板（例えばシリコ
ン半導体基板１：図２参照）に生成された窒化物（例え
ばＳｉ3 Ｎ4 からなる窒化物５やＳｉＯＮからなる窒化
物５：図２参照）を酸化・包含して除去する為の犠牲酸
化膜（例えばＳｉＯ2 膜）をオゾンが含まれる雰囲気中
で成膜することを特徴とするか、或いは、(1) A nitride (eg, a nitride 5 made of Si 3 N 4 or a nitride 5 made of SiON: see FIG. 2) formed on a silicon semiconductor substrate (eg, silicon semiconductor substrate 1: see FIG. 2). A sacrificial oxide film (for example, a SiO 2 film) for oxidation / inclusion and removal is formed in an atmosphere containing ozone, or
【００１７】（２）前記（１）に於いて、オゾンは高電
圧放電に依って発生させることを特徴とするか、或い
は、(2) In the above (1), ozone is generated by high voltage discharge, or
【００１８】（３）前記（１）に於いて、オゾンは電気
分解に依って発生させることを特徴とするか、或いは、(3) In the above (1), ozone is generated by electrolysis, or
【００１９】（４）前記（１）に於いて、オゾンは紫外
線照射に依って発生させることを特徴とするか、或い
は、(4) In the above (1), ozone is generated by irradiation with ultraviolet rays, or
【００２０】（５）前記（１）又は（２）又は（３）又
は（４）に於いて、シリコン半導体基板を減圧オゾン雰
囲気中で加熱することを特徴とするか、或いは、(5) In the above (1) or (2) or (3) or (4), the silicon semiconductor substrate is heated in a reduced pressure ozone atmosphere, or
【００２１】[0021]
【作用】本発明に依った場合、オゾン・ガスは、分解し
て酸素ラジカルを発生し、強力な酸化種となるので、酸
化し難い窒化物も酸化が促進され、低温且つ短時間の酸
化処理であっても、ホワイト・リボンを良好に除去する
ことができる。In the case of the present invention, ozone gas decomposes to generate oxygen radicals and becomes a strong oxidizing species, so that the oxidation of nitrides, which are difficult to oxidize, is promoted, and the oxidation treatment at low temperature and in a short time is carried out. However, the white ribbon can be removed well.
【００２２】[0022]
【実施例】本発明の一実施例について工程を説明する。EXAMPLE A process of one example of the present invention will be described.
【００２３】（１） 熱酸化法を適用することに依り、
温度を例えば８５０〔℃〕として、シリコン半導体基板
表面に厚さが例えば３〔ｎｍ〕のＳｉＯ2 からなるパッ
ド酸化膜を形成する。(1) By applying the thermal oxidation method,
A pad oxide film made of SiO 2 and having a thickness of 3 nm is formed on the surface of the silicon semiconductor substrate at a temperature of 850 ° C., for example.
【００２４】（２） 化学気相堆積（ｃｈｅｍｉｃａｌ
ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ）法を適
用することに依り、温度を例えば８００〔℃〕として、
パッド酸化膜上に厚さが例えば１００〔ｎｍ〕のＳｉ3
Ｎ4 からなる窒化膜を形成する。(2) Chemical vapor deposition (chemical)
By applying a vapor deposition (CVD) method, the temperature is set to, for example, 800 [° C.],
For example, 100 nm thick Si 3 is formed on the pad oxide film.
A nitride film made of N 4 is formed.
【００２５】（３） エッチャントをリン酸とするウエ
ット・エッチング法を適用することに依り、窒化膜のパ
ターニングを行ってフィールド絶縁膜形成予定部分を表
出させる。(3) By applying a wet etching method using phosphoric acid as the etchant, the nitride film is patterned to expose the portion where the field insulating film is to be formed.
【００２６】（４） 熱酸化法を適用することに依り、
温度を例えば９００〔℃〕として、ウエット酸化を行っ
て、厚さが例えば３５０〔ｎｍ〕のＳｉＯ2 からなるフ
ィールド絶縁膜を形成する。(4) By applying the thermal oxidation method,
Wet oxidation is performed at a temperature of 900 [° C.] to form a field insulating film made of SiO 2 having a thickness of 350 nm, for example.
【００２７】（５） 耐酸化性マスクとして用いた窒化
膜及び下地のパッド酸化膜を除去してシリコン半導体基
板の活性領域を表出させる。(5) The nitride film used as the oxidation resistant mask and the underlying pad oxide film are removed to expose the active region of the silicon semiconductor substrate.
【００２８】（６） 熱酸化法を適用することに依り、
常圧ランプ加熱を行って温度を例えば１０００〔℃〕と
したオゾン雰囲気中で、時間を例えば４〔分〕として活
性領域表面に厚さが例えば１０〔ｎｍ〕のＳｉＯ2 から
なる犠牲酸化膜を形成する。(6) By applying the thermal oxidation method,
A sacrificial oxide film made of SiO 2 having a thickness of, for example, 10 nm is formed on the surface of the active region in an ozone atmosphere having a temperature of, for example, 1000 ° C. by heating under atmospheric pressure, for example, for 4 minutes. Form.
【００２９】（７） フッ化水素酸中に浸漬して犠牲酸
化膜を除去する。(7) The sacrificial oxide film is removed by immersing it in hydrofluoric acid.
【００３０】（８） 熱酸化法を適用することに依り、
温度を例えば１０００〔℃〕として活性領域表面に厚さ
が例えば７〔ｎｍ〕のＳｉＯ2 からなるゲート絶縁膜を
形成する。(8) By applying the thermal oxidation method,
A gate insulating film made of SiO 2 and having a thickness of 7 nm is formed on the surface of the active region at a temperature of 1000 ° C., for example.
【００３１】この後、通常の技法を適用し、ゲート絶縁
膜上にアモルファス・シリコン電極を形成して耐圧を測
定した。After that, an ordinary technique was applied to form an amorphous silicon electrode on the gate insulating film, and the breakdown voltage was measured.
【００３２】また、同時に、前記工程（６）に於いて、
従来と同様、ＨＣｌ／Ｏ2 ガスの雰囲気中で犠牲酸化膜
を形成した以外は、全ての条件を同じにして作成した試
料についても耐圧を測定した。At the same time, in the step (6),
Similarly to the conventional method, the breakdown voltage was measured for samples prepared under the same conditions except that the sacrificial oxide film was formed in the atmosphere of HCl / O 2 gas.
【００３３】図１は耐圧を測定して得られた結果をまと
めた耐圧ヒストグラムを表す線図である。FIG. 1 is a diagram showing a breakdown voltage histogram in which the results obtained by measuring the breakdown voltage are summarized.
【００３４】図に於いて、（Ａ）は本発明の試料に関す
るデータ、（Ｂ）は比較例の試料に関するデータをそれ
ぞれ示し、何れに於いても、縦軸には耐圧劣化の頻度
を、また、横軸には電界強度をそれぞれ採ってある。In the figure, (A) shows the data relating to the sample of the present invention, and (B) shows the data relating to the sample of the comparative example. In each case, the vertical axis indicates the frequency of breakdown voltage deterioration, and , The horizontal axis represents the electric field strength.
【００３５】図から明らかなように、本発明に依った場
合、従来の技術で厚さ１０〔ｎｍ〕の犠牲酸化膜を形成
しても改善できなかったＡモード劣化及びＢモード劣化
の低減が実現されていることを看取できる。As is clear from the figure, according to the present invention, the reduction of A-mode deterioration and B-mode deterioration which could not be improved by forming a sacrificial oxide film having a thickness of 10 nm by the conventional technique can be reduced. You can see what has been realized.
【００３６】前記工程の説明では、犠牲酸化膜を形成す
る雰囲気を単にオゾン雰囲気としたが、そのオゾンを生
成させる手段に起因して種々と特色が現れるので、次
に、それについて説明する。In the description of the above steps, the atmosphere for forming the sacrificial oxide film is simply an ozone atmosphere. However, various features will appear due to the means for producing the ozone, which will be described next.
【００３７】オゾンを高電圧放電で発生させた雰囲気を
使用した場合、トラップの原因となる水分を含まないオ
ゾンを利用することができる。When an atmosphere in which ozone is generated by high-voltage discharge is used, it is possible to use ozone that does not contain water that causes traps.
【００３８】オゾンを電気分解で発生させた雰囲気を使
用した場合、パーティクルが少ないオゾンを利用するこ
とができる。When an atmosphere in which ozone is generated by electrolysis is used, ozone with few particles can be used.
【００３９】オゾンをＵＶ照射で発生させた雰囲気を使
用した場合、ウエハ直上でオゾンを生成させることがで
きるので、高濃度のオゾンを利用することができる。When an atmosphere in which ozone is generated by UV irradiation is used, ozone can be generated directly on the wafer, so that high concentration ozone can be used.
【００４０】また、前記工程の説明では、犠牲酸化膜を
形成する雰囲気の温度については、単に数値を挙げただ
けであるが、その加熱の手段に起因して種々と特色が現
れるので、次に、それについて説明する。In the explanation of the above steps, the temperature of the atmosphere in which the sacrificial oxide film is formed is merely a numerical value. However, various characteristics will appear due to the heating means. , Explain about it.
【００４１】オゾン雰囲気でホット・ウォール加熱を行
って犠牲酸化膜を形成する場合、バッチ処理が容易であ
り、また、面内均一性が良好である。When hot wall heating is performed in an ozone atmosphere to form a sacrificial oxide film, batch processing is easy and in-plane uniformity is good.
【００４２】オゾン雰囲気でランプ加熱を行って犠牲酸
化膜を形成する場合、主としてウエハを加熱し、オゾン
の加熱は抑えることができるので、高濃度のオゾンを利
用することができる。When the sacrificial oxide film is formed by performing lamp heating in an ozone atmosphere, the wafer is mainly heated and the heating of ozone can be suppressed, so that high concentration ozone can be used.
【００４３】更にまた、前記工程の説明ではオゾン雰囲
気の圧力について触れていないが、オゾン雰囲気を減圧
状態とし、例えばランプ加熱を行って犠牲酸化膜を形成
する場合、減圧雰囲気であることからオゾンの寿命が長
くなる。Furthermore, although the pressure of the ozone atmosphere is not mentioned in the description of the steps, when the ozone atmosphere is in a reduced pressure state and, for example, lamp heating is performed to form the sacrificial oxide film, it is a reduced pressure atmosphere. Longer life.
【００４４】[0044]
【発明の効果】本発明に依る犠牲酸化膜の製造方法に於
いては、シリコン半導体基板に生成された窒化物を酸化
・包含して除去する為の犠牲酸化膜をオゾンが含まれる
雰囲気中で成膜することを特徴とする。According to the method of manufacturing a sacrificial oxide film according to the present invention, the sacrificial oxide film for oxidizing and including and removing the nitride formed on the silicon semiconductor substrate is removed in an atmosphere containing ozone. It is characterized by forming a film.
【００４５】前記構成を採ることに依り、オゾン・ガス
は分解して酸素ラジカルを発生し、強力な酸化種となる
ので、酸化し難い窒化物も酸化が促進され、低温且つ短
時間の酸化処理であっても、窒化物を良好に酸化・除去
することができ、特に、ホワイト・リボンの除去には有
効である。従って、例えばＭＩＳ電界効果トランジスタ
に於けるゲート絶縁膜がフィールド絶縁膜側端で薄膜化
することはなくなり、耐圧の劣化を防止することができ
るので、信頼性を向上させることができる。By adopting the above-mentioned constitution, ozone gas is decomposed to generate oxygen radicals and becomes a strong oxidizing species, so that oxidation of a nitride which is difficult to oxidize is promoted, and oxidation treatment at low temperature and for a short time is carried out. However, it is possible to satisfactorily oxidize and remove the nitride, which is particularly effective for removing the white ribbon. Therefore, for example, the gate insulating film in the MIS field effect transistor is not thinned at the end on the side of the field insulating film, and the breakdown voltage can be prevented from being deteriorated, so that the reliability can be improved.
【図１】耐圧を測定して得られた結果をまとめた耐圧ヒ
ストグラムを表す線図である。FIG. 1 is a diagram showing a withstand voltage histogram in which the results obtained by measuring withstand voltage are summarized.
【図２】従来の技術を解説する為の工程要所に於けるＭ
ＩＳ電界効果トランジスタを含む集積回路装置を表す要
部切断側面図である。[Fig. 2] M at a process key point for explaining the conventional technique
It is a principal part cutting side view showing an integrated circuit device containing an IS field effect transistor.
１ シリコン半導体基板 ２ ＳｉＯ2 からなるパッド酸化膜 ３ Ｓｉ3 Ｎ4 からなる窒化膜 ４ ＳｉＯ2 からなるフィールド絶縁膜 ５ 窒化物1 Silicon semiconductor substrate 2 Pad oxide film made of SiO 2 3 Nitride film made of Si 3 N 4 4 Field insulating film made of SiO 2 5 Nitride
Claims (5)
酸化・包含して除去する為の犠牲酸化膜をオゾンが含ま
れる雰囲気中で成膜することを特徴とする犠牲酸化膜の
製造方法。1. A method of manufacturing a sacrificial oxide film, which comprises forming a sacrificial oxide film for oxidizing and including and removing a nitride formed on a silicon semiconductor substrate in an atmosphere containing ozone.
とを特徴とする請求項１記載の犠牲酸化膜の製造方法。2. The method for producing a sacrificial oxide film according to claim 1, wherein ozone is generated by high voltage discharge.
を特徴とする請求項１記載の犠牲酸化膜の製造方法。3. The method for producing a sacrificial oxide film according to claim 1, wherein ozone is generated by electrolysis.
とを特徴とする請求項１記載の犠牲酸化膜の製造方法。4. The method for producing a sacrificial oxide film according to claim 1, wherein ozone is generated by irradiation with ultraviolet rays.
で加熱することを特徴とする請求項１或いは２或いは３
或いは４記載の犠牲酸化膜の製造方法。5. A silicon semiconductor substrate is heated in a reduced pressure ozone atmosphere, wherein the silicon semiconductor substrate is heated.
Alternatively, the method for manufacturing the sacrificial oxide film according to the item 4.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24125994A JP3348262B2 (en) | 1994-10-05 | 1994-10-05 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24125994A JP3348262B2 (en) | 1994-10-05 | 1994-10-05 | Method for manufacturing semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08107205A true JPH08107205A (en) | 1996-04-23 |
| JP3348262B2 JP3348262B2 (en) | 2002-11-20 |
Family
ID=17071590
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24125994A Expired - Fee Related JP3348262B2 (en) | 1994-10-05 | 1994-10-05 | Method for manufacturing semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3348262B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1394844A1 (en) * | 2001-06-04 | 2004-03-03 | Tokyo Electron Limited | Method of fabricating semiconductor device |
| US7670954B2 (en) | 2006-11-28 | 2010-03-02 | Elpida Memory, Inc. | Method of manufacturing semiconductor device |
-
1994
- 1994-10-05 JP JP24125994A patent/JP3348262B2/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1394844A1 (en) * | 2001-06-04 | 2004-03-03 | Tokyo Electron Limited | Method of fabricating semiconductor device |
| EP1394844A4 (en) * | 2001-06-04 | 2006-11-15 | Tokyo Electron Ltd | Method of fabricating semiconductor device |
| US7670954B2 (en) | 2006-11-28 | 2010-03-02 | Elpida Memory, Inc. | Method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3348262B2 (en) | 2002-11-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8703005B2 (en) | Methods for removing dielectric materials | |
| KR100908784B1 (en) | Manufacturing Method of Semiconductor Device | |
| US4363868A (en) | Process of producing semiconductor devices by forming a silicon oxynitride layer by a plasma CVD technique which is employed in a selective oxidation process | |
| US20010021588A1 (en) | Nitridation for split gate multiple voltage devices | |
| US6268296B1 (en) | Low temperature process for multiple voltage devices | |
| KR100263645B1 (en) | Method for forming a dual oxide | |
| JPH03145730A (en) | Manufacture of ic semiconductor device | |
| US6667232B2 (en) | Thin dielectric layers and non-thermal formation thereof | |
| JP3348262B2 (en) | Method for manufacturing semiconductor device | |
| TWI236065B (en) | Method for providing an integrated active region on silicon-on-insulator devices | |
| GB2302758A (en) | Semiconductor device and method of manufacture | |
| JPWO2005013374A1 (en) | Semiconductor device and manufacturing method of semiconductor device | |
| JP2000100747A (en) | Semiconductor device and manufacture thereof | |
| JPS59108330A (en) | Manufacture of semiconductor device | |
| KR0168208B1 (en) | Polymer removing method | |
| JPH0628259B2 (en) | Method for manufacturing semiconductor device | |
| TWI304630B (en) | ||
| JP2808933B2 (en) | Method for manufacturing semiconductor device | |
| KR100226483B1 (en) | Method of forming a device isolation film of semiconductor device | |
| JPH09129876A (en) | Manufacture of semiconductor device | |
| KR100731143B1 (en) | Method for modulating gate insulation layer edge thickness of semiconductor device | |
| JPH08250463A (en) | Manufacture of semiconductor device | |
| JPH08250482A (en) | Manufacture of semiconductor device | |
| JPH07169728A (en) | Manufacture of semiconductor device | |
| KR20000016439A (en) | Method for fabricating semiconductor device having "shallow trench isolation" |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020723 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080913 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090913 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100913 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110913 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120913 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |