KR100731143B1 - Method for modulating gate insulation layer edge thickness of semiconductor device - Google Patents

Method for modulating gate insulation layer edge thickness of semiconductor device Download PDF

Info

Publication number
KR100731143B1
KR100731143B1 KR1020050134818A KR20050134818A KR100731143B1 KR 100731143 B1 KR100731143 B1 KR 100731143B1 KR 1020050134818 A KR1020050134818 A KR 1020050134818A KR 20050134818 A KR20050134818 A KR 20050134818A KR 100731143 B1 KR100731143 B1 KR 100731143B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
gate insulating
mask
insulating film
gate electrode
Prior art date
Application number
KR1020050134818A
Other languages
Korean (ko)
Inventor
곽성호
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020050134818A priority Critical patent/KR100731143B1/en
Application granted granted Critical
Publication of KR100731143B1 publication Critical patent/KR100731143B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28202—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a nitrogen-containing ambient, e.g. nitride deposition, growth, oxynitridation, NH3 nitridation, N2O oxidation, thermal nitridation, RTN, plasma nitridation, RPN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H01L21/28211—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation in a gaseous ambient using an oxygen or a water vapour, e.g. RTO, possibly through a layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

A method for controlling the thickness of an edge of a gate insulating layer in a semiconductor device is provided to reduce leakage current, to improve TDDB(Time Dependent Dielectric Breakdown) characteristics and to enhance a gate oxide integrity. A first mask is formed on a semiconductor substrate(1) except for a semiconductor element forming region. A plasma nitridation is performed thereon. The first mask is removed therefrom. A cleaning process is performed on the resultant structure by using SC-1 or SC-2. A relatively thin gate insulating layer(5) is formed on the semiconductor element forming region by an oxidation process. A gate electrode conductive layer is formed on the gate insulating layer. A second mask is formed thereon. A gate electrode(6) is formed on the resultant structure by etching the gate electrode conductive layer using the second mask as an etch mask.

Description

반도체 소자의 게이트 절연막 가장자리 두께 조절 방법{Method for Modulating Gate Insulation Layer Edge Thickness of Semiconductor Device}Method for Modulating Gate Insulation Edge Thickness of Semiconductor Device {Method for Modulating Gate Insulation Layer Edge Thickness of Semiconductor Device}

도 1a 내지 도 1d는 본 발명의 일실시예에 의한 반도체 소자의 게이트 절연막 가장자리 두께를 두껍게 형성하는 공정 과정을 나타낸 단면도이다.1A to 1D are cross-sectional views illustrating a process of forming a thick edge thickness of a gate insulating layer of a semiconductor device according to an embodiment of the present invention.

도 2a 내지 도 2d는 본 발명의 또 다른 일실시예에 의한 반도체 소자의 게이트 절연막 가장자리 두께를 두껍게 형성하는 공정 과정을 나타낸 단면도이다.2A to 2D are cross-sectional views illustrating a process of forming a thick edge thickness of a gate insulating layer of a semiconductor device according to another embodiment of the present invention.

<도면의 주요 부호에 대한 설명><Description of Major Symbols in Drawing>

1 : 반도체 기판1: semiconductor substrate

2 : 포토레지스트2: photoresist

3 : 니트로겐 플라즈마 3: nitrogen plasma

4 : 질화막4: nitride film

5 : 게이트 절연막5: gate insulating film

6 : 다결정 실리콘층6: polycrystalline silicon layer

7 : 포토레지스트7: photoresist

10 : 반도체 기판10: semiconductor substrate

20 : 포토레지스트20: photoresist

30 : 산화 촉진 물질30: oxidation promoting substance

40 : 게이트 절연막40: gate insulating film

50 : 다결정 실리콘층50: polycrystalline silicon layer

60 : 포토레지스트60: photoresist

본 발명은 반도체 소자 제조 방법에 관한 것으로서, 좀 더 구체적으로는 게이트 절연막의 누설전류를 억제하기 위해 게이트 절연막의 가장자리를 두껍게 형성하는 반도체 소자의 게이트 절연막 가장자리 두께 조절 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of controlling the thickness of a gate insulating film edge of a semiconductor device in which the edge of the gate insulating film is thickened to suppress the leakage current of the gate insulating film.

일반적으로 MOSFET의 게이트 절연막은 반도체기판과 게이트 전극을 중계하는 역할로서 반도체 기판 및 상기 게이트 전극의 사이에 위치하며, 상기 게이트 절연막은 게이트 전극으로 주로 사용되는 다결정 실리콘층과의 계면 상태가 가장 양호한 산화막(SiO2)을 주로 사용한다.In general, a gate insulating film of a MOSFET serves as a relay between a semiconductor substrate and a gate electrode, and is positioned between the semiconductor substrate and the gate electrode, and the gate insulating film has an oxide film having a best interface state with a polycrystalline silicon layer mainly used as a gate electrode. (SiO 2 ) is mainly used.

게이트 절연막은 웰과 소자분리 절연막을 형성한 후, 산화과정을 통해서 형성하므로 게이트 절연막의 두께는 웨이퍼 전면에서 균일하다. 하지만 MOSFET 소자에서 가장 큰 전기장이 걸리는 부분은 게이트 전극의 가장자리 부분이므로 균일한 두께의 게이트 절연막이 형성되어 있는 경우 게이트 전극의 가장자리 부분에 있는 게이트 절연막에서 누설전류가 많이 발생하거나, 게이트 절연막이 깨지는 현상이 나타나서 제품의 신뢰성을 떨어뜨린다.Since the gate insulating film is formed through the oxidation process after forming the well and the device isolation insulating film, the thickness of the gate insulating film is uniform on the entire surface of the wafer. However, since the greatest electric field is applied to the edge of the gate electrode, a large amount of leakage current occurs in the gate insulating film at the edge of the gate electrode, or the gate insulating film is broken when the gate insulating film having the uniform thickness is formed. This appears and reduces the reliability of the product.

따라서, 최근에 게이트 전극의 가장자리 부분의 게이트 절연막을 중심부보다 두껍게 하는 연구가 많이 이루어지고 있다. 이의 대표적인 예가 마스크 작업과 식각작업을 통해서 게이트 전극을 형성한 후, 산화공정을 통해 게이트 전극의 가장자리 부분의 다결정 실리콘층을 산화물로 바꾸어 주는 것이다.Therefore, in recent years, many studies have been made to make the gate insulating film at the edge portion of the gate electrode thicker than the central portion. A typical example of this is to form a gate electrode through a mask operation and an etching operation, and then convert the polycrystalline silicon layer at the edge of the gate electrode into an oxide through an oxidation process.

그러나, 이 방법은 실리사이트 게이트를 사용할 경우 텅스텐 실리사이드가 산화과정에서 반응을 일으켜 소자의 특성에 나쁜 영향을 미치는 단점이 있었다.However, this method has a disadvantage in that when the silicide gate is used, tungsten silicide reacts during the oxidation process, which adversely affects the device characteristics.

본 발명의 목적은 네가티브(Negative) 포토레지스트, 포지티브(Positive) 포토레지스트 특성 및 니트로겐 플라즈마(Nitrogen plasma) 처리를 통해 게이트 절연막 가장자리의 절연막 두께를 두껍게 하여 반도체 소자의 특성을 향상시키는 반도체 소자의 게이트 절연막 가장자리 두께 조절 방법을 제공하는데 있다.An object of the present invention is to improve the characteristics of a semiconductor device by increasing the thickness of an insulating film at the edge of the gate insulating film through negative photoresist, positive photoresist characteristics, and nitrogen plasma treatment. To provide a method for controlling the thickness of the insulating film edge.

본 발명의 반도체 소자의 게이트 절연막 가장자리 두께 조절 방법은, a) 반도체 기판 위에 반도체 소자가 형성될 영역 이외의 영역에 제1마스크를 형성하고 플라즈마 질화 처리하는 단계; b) 상기 제1마스크를 제거한 후, SC-1 또는 SC-2를 이용한 세정공정을 진행하고 산화공정을 진행하여 상기 반도체 소자가 형성될 영역에서 상대적으로 얇은 게이트 절연막을 생성하는 단계; c) 상기 게이트 절연막 상에 게이트 전극용 도전층을 증착한 후, 상기 반도체 소자가 형성될 영역보다 넓은 영역에 제2마스크를 형성하는 단계; 및 d) 상기 제2마스크를 이용하여 식각공정을 통해 반도체 소자의 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 한다. 이 때, 상기 플라즈마 질화 처리는 N2, NH3, NF3, NO2, NO, N2O중 어느 하나를 포함하는 가스를 사용하며, 상기 플라즈마는 RF 또는 마이크로웨이브(Microwave)를 이용한다. 한편, 상기 산화공정은 열 산화공정 또는 플라즈마 산화공정을 이용한다. 그리고, 본 발명의 또다른 반도체 소자의 게이트 절연막 가장자리 두께 조절 방법은 a) 반도체 기판 위에 반도체 소자가 형성될 영역에 제1마스크를 형성하고 산화 촉진 물질의 이온 주입 처리를 하는 단계; b) 상기 제1마스크를 제거하고 산화공정을 진행하여 상기 반도체 소자가 형성될 영역에서 상대적으로 얇은 게이트 절연막을 생성하는 단계; c) 상기 게이트 절연막 상에 게이트 전극용 도전층을 증착한 후, 상기 반도체 소자가 형성될 영역보다 넓은 영역에 제2마스크를 형성하는 단계; 및 d) 상기 제2마스크를 이용하여 식각공정을 통해 반도체 소자의 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 한다. 여기서, 상기 이온 주입 처리는 O, Ar, Si, F 또는 O, Ar, Si, F 중 어느 하나를 포함하는 화합물 중 어느 하나를 사용하는 것이 바람직하다. 또한, 상기 산화공정은 열 산화공정 또는 플라즈마 산화공정을 이용하는 것이 바람직하다. 한편, 상기 제1마스크를 제거 후, SC-1 또는 SC-2를 이용한 세정공정을 더 진행하는 것이 바람직하다.A method of controlling edge thickness of a gate insulating film of a semiconductor device of the present invention may include: a) forming a first mask on a region other than a region where a semiconductor device is to be formed on a semiconductor substrate, and performing plasma nitridation treatment; b) after removing the first mask, performing a cleaning process using SC-1 or SC-2 and performing an oxidation process to generate a relatively thin gate insulating film in a region where the semiconductor device is to be formed; c) depositing a conductive layer for a gate electrode on the gate insulating layer, and then forming a second mask in an area wider than an area in which the semiconductor device is to be formed; And d) forming a gate electrode of the semiconductor device through an etching process using the second mask. In this case, the plasma nitridation treatment uses a gas containing any one of N 2 , NH 3 , NF 3 , NO 2 , NO, and N 2 O, and the plasma uses RF or microwaves. On the other hand, the oxidation process uses a thermal oxidation process or a plasma oxidation process. In addition, the method of controlling the thickness of the gate insulating film edge of another semiconductor device of the present invention includes the steps of: a) forming a first mask on a region where a semiconductor device is to be formed on the semiconductor substrate and performing ion implantation treatment of an oxidation promoting material; b) removing the first mask and performing an oxidation process to generate a relatively thin gate insulating film in a region where the semiconductor device is to be formed; c) depositing a conductive layer for a gate electrode on the gate insulating layer, and then forming a second mask in an area wider than an area in which the semiconductor device is to be formed; And d) forming a gate electrode of the semiconductor device through an etching process using the second mask. Here, the ion implantation treatment is preferably any one of O, Ar, Si, F or a compound containing any one of O, Ar, Si, F. In addition, the oxidation process is preferably a thermal oxidation process or a plasma oxidation process. On the other hand, after removing the first mask, it is preferable to further proceed with the cleaning process using SC-1 or SC-2.

이하 도면을 참조로 본 발명의 구현예에 대해 설명한다.Embodiments of the present invention will be described below with reference to the drawings.

도 1a 내지 도 1d는 본 발명의 일실시예에 의한 반도체 소자의 게이트 절연 막 가장자리 두께를 두껍게 형성하는 공정 과정을 나타낸 단면도이다.1A to 1D are cross-sectional views illustrating a process of forming a thick edge thickness of a gate insulating film of a semiconductor device according to an embodiment of the present invention.

도 1a에 도시된 바와 같이, 반도체 기판(1) 상에 포토레지스트(2)를 증착한 후 포토공정을 통해 게이트 절연막이 형성될 영역에 대해 식각공정을 진행한다. 이어서, 식각공정에 의해 드러난 영역에 대해 니트로겐 플라즈마(3) 처리를 수행한다. 이에 질화막(4)이 형성되는데, 이 질화막(4)은 추후 게이트 절연막을 형성하기 위한 마스크의 기능을 수행하게 된다. 또한, 후속공정인 게이트 전극용 마스크를 고려하여 포토레지스트와 게이트 전극용 마스크는 0.08 정도의 선폭차를 갖게 하는 것이 바람직하다.As shown in FIG. 1A, after the photoresist 2 is deposited on the semiconductor substrate 1, an etching process is performed on a region where a gate insulating layer is to be formed through a photo process. Subsequently, the nitrogen plasma 3 treatment is performed on the region exposed by the etching process. The nitride film 4 is formed. The nitride film 4 functions as a mask for forming a gate insulating film later. In addition, in consideration of the gate electrode mask, which is a subsequent step, the photoresist and the gate electrode mask preferably have a line width difference of about 0.08.

이 때, 포토레지스트(2)는 네가티브 포토레지스트를 사용하거나 포지티브 포토레지스트를 사용하게 된다. 물론, 아래에서 사용하는 포토레지스트(7)와 서로 타입이 다른 포토레지스트이다. 즉, 니트로겐 플라즈마(3) 처리에 사용되는 포토레지스트(2)가 네가티브 포토레지스트이면 다결정 실리콘층(6)을 식각하는데 사용되는 포토레지스트(7)는 포지티브 포토레지스트이다. At this time, the photoresist 2 uses a negative photoresist or a positive photoresist. Of course, it is a photoresist different from the photoresist 7 used below. That is, if the photoresist 2 used for the nitrogen plasma 3 treatment is a negative photoresist, the photoresist 7 used for etching the polycrystalline silicon layer 6 is a positive photoresist.

한편, 도 1b에 도시된 바와 같이, 식각공정을 통해 포토레지스트(2)를 제거하고 세정공정을 진행한 후, 산화공정을 진행한다. 통상 반도체 기판을 600∼1000℃의 온도에서 열산화시켜 게이트 절연막(5)을 형성한다. 세정공정시에는 에스시-원(SC-1, Standard Cleaning-1; 조성물 - NH4OH:H2O2:H2O, 이하, SC-1이라 한다), SC-2(Standard Cleaning-2)를 이용한다. 이 때, 니트로겐 플라즈마 처리된 영역은 다른 영역에 비해 상대적으로 두께가 얇은 게이트 절연막(5)이 형성된다. 즉, 게이 트 절연막(5)이 형성될 영역이 다른 영역에 비해 두께가 얇은 절연막이 형성되는 것이다.Meanwhile, as shown in FIG. 1B, the photoresist 2 is removed through an etching process and a cleaning process is performed, followed by an oxidation process. Normally, the semiconductor substrate is thermally oxidized at a temperature of 600 to 1000 캜 to form the gate insulating film 5. In the cleaning process, SCI-One (SC-1, Standard Cleaning-1; composition-NH 4 OH: H 2 O 2 : H 2 O, hereinafter referred to as SC-1), SC-2 (Standard Cleaning-2) ). At this time, the gate insulating film 5, which is thinner than the other regions, is formed in the region treated with the nitrogen plasma. That is, an insulating film having a thinner thickness than that of the other region in which the gate insulating film 5 is to be formed is formed.

도 1c에 도시된 바와 같이, 이 상태에서 상대적으로 얇은 두께의 절연막이 형성된 상부에 다결정 실리콘층(6) 및 포토레지스트(7)를 연속 증착시키고, 이후 포토공정 및 식각공정을 통해 게이트 절연막이 형성될 영역보다 넓은 포토레지스트(7)만을 남겨놓는다. 이 때 포토레지스트(7)는 위에서 설명한 바와 같이 도 1a에서 사용하는 포토레지스트(2)와 다른 타입의 포토레지스트이다.As shown in FIG. 1C, in this state, the polycrystalline silicon layer 6 and the photoresist 7 are successively deposited on top of the relatively thin insulating film, and then the gate insulating film is formed through a photo process and an etching process. Only the photoresist 7 which is wider than the area to be left is left. At this time, the photoresist 7 is a photoresist of a different type from the photoresist 2 used in FIG. 1A as described above.

도 1d에 도시된 바와 같이, 남겨진 포토레지스트(7) 이외의 영역에 대해 식각공정을 진행한 후, 포토레지스트(7)를 제거하면 반도체 소자 게이트 절연막(5)의 가장자리만 두껍게 형성된 게이트 전극을 얻을 수 있다.As shown in FIG. 1D, after etching the regions other than the remaining photoresist 7, the photoresist 7 is removed to obtain a gate electrode having only thick edges of the semiconductor device gate insulating layer 5. Can be.

이후, 다결정 실리콘층(6) 상부에 질화막, 산질화막이나 금속층 및 산화물의 식각시 잘 식각되지 않고 난반사를 방지할 수 있는 물질을 사용하여 반사방지막을 형성할 수 있으며, 반사방지막(미도시) 상부에 게이트 전극용 마스크를 이용하여 최종 게이트 전극을 형성시킨다.Subsequently, an antireflection film may be formed on the polycrystalline silicon layer 6 by using a material that does not etch well and prevents diffuse reflection when the nitride film, the oxynitride film or the metal layer and the oxide are etched. The final gate electrode is formed using a mask for the gate electrode.

한편, 도 2a 내지 도 2d는 본 발명의 또다른 일실시예에 의한 반도체 소자의 게이트 절연막 가장자리 두께를 두껍게 형성하는 공정 과정을 나타낸 단면도이다.2A to 2D are cross-sectional views illustrating a process of forming a thick edge thickness of a gate insulating layer of a semiconductor device according to another embodiment of the present invention.

도 2a에 도시된 바와 같이, 반도체 기판(10) 상에 포토레지스트(20)를 증착한 후 포토공정을 통해 게이트 절연막이 형성될 영역 이외의 영역에 대해 식각공정을 진행한다. 이어서, 식각공정에 의해 드러난 영역에 대해 산화 촉진 물질(30)의 이온 주입 처리를 수행한다.As illustrated in FIG. 2A, after the photoresist 20 is deposited on the semiconductor substrate 10, an etching process is performed on a region other than a region where a gate insulating layer is to be formed through a photo process. Subsequently, an ion implantation treatment of the oxidation promoting material 30 is performed on the region exposed by the etching process.

이 때, 포토레지스트(20)는 포지티브 포토레지스트를 사용한다. 그리고, 산화촉진물질로는 O, Ar, Si, F 또는 O, Ar, Si, F 중 어느 하나 이상을 포함하는 화합물 중 어느 하나를 사용한다.At this time, the photoresist 20 uses a positive photoresist. As the oxidation promoting material, any one of O, Ar, Si, F, or a compound containing any one or more of O, Ar, Si, and F is used.

이에 게이트 절연막이 형성될 영역 이외의 영역에 산화 촉진 물질이 주입 처리된다. 이는 후속공정인 산화공정에서 게이트 절연막이 형성될 영역보다 게이트 절연막이 형성될 영역 이외의 영역의 산화를 촉진한다.Accordingly, the oxidation promoting material is implanted into regions other than the region where the gate insulating film is to be formed. This promotes oxidation of a region other than the region where the gate insulating film is to be formed in the subsequent oxidation process.

한편, 도 2b에 도시된 바와 같이, 식각공정을 통해 포토레지스트(20)를 제거하고 세정공정을 진행한 후, 산화공정을 진행한다. 통상 반도체 기판을 600∼1000℃의 온도에서 열산화시켜 게이트 절연막(40)을 형성한다. 세정공정시에는 에스시-원(SC-1, Standard Cleaning-1; 조성물 - NH4OH:H2O2:H2O, 이하, SC-1이라 한다), SC-2(Standard Cleaning-2)를 이용한다. 이 때, 이온 주입 처리된 영역은 다른 영역에 비해 상대적으로 두께가 두꺼운 게이트 절연막(40)이 형성된다. 즉, 게이트 절연막(40)이 형성될 영역이 다른 영역에 비해 두께가 얇은 절연막이 형성되는 것이다.On the other hand, as shown in Figure 2b, after removing the photoresist 20 through the etching process and proceeds the cleaning process, the oxidation process is performed. Normally, the semiconductor substrate is thermally oxidized at a temperature of 600 to 1000 캜 to form the gate insulating film 40. In the cleaning process, SCI-One (SC-1, Standard Cleaning-1; composition-NH 4 OH: H 2 O 2 : H 2 O, hereinafter referred to as SC-1), SC-2 (Standard Cleaning-2) ). At this time, the gate insulating film 40 having a relatively thicker thickness than that of the other regions is formed in the ion implanted region. That is, an insulating film having a thinner thickness than that of other regions where the gate insulating film 40 is to be formed is formed.

도 2c에 도시된 바와 같이, 이 상태에서 상대적으로 얇은 두께의 절연막이 형성된 상부에 다결정 실리콘층(50) 및 포토레지스트(60)를 연속 증착시키고, 이후 포토공정 및 식각공정을 통해 게이트 절연막이 형성될 영역보다 넓은 포토레지스트(60)만을 남겨놓는다. 이 때 포토레지스트(60)는 위에서 설명한 바와 같이 도 2a에서 사용하는 포토레지스트(20)와 동일한 타입의 포토레지스트이다.As shown in FIG. 2C, in this state, the polycrystalline silicon layer 50 and the photoresist 60 are successively deposited on top of the relatively thin insulating film, and then the gate insulating film is formed through a photo process and an etching process. Only the photoresist 60 which is wider than the area to be left is left. At this time, the photoresist 60 is a photoresist of the same type as the photoresist 20 used in FIG. 2A as described above.

도 2d에 도시된 바와 같이, 남겨진 포토레지스트(60) 이외의 영역에 대해 식각공정을 진행한 후, 포토레지스트(60)를 제거하면 반도체 소자 게이트 절연막(40)의 가장자리만 두껍게 형성된 게이트 전극을 얻을 수 있다.As shown in FIG. 2D, after etching the regions other than the remaining photoresist 60, the photoresist 60 is removed to obtain a gate electrode having only thick edges of the semiconductor device gate insulating layer 40. Can be.

이후, 다결정 실리콘층(50) 상부에 질화막, 산질화막이나 금속층 및 산화물의 식각시 잘 식각되지 않고 난반사를 방지할 수 있는 물질을 사용하여 반사방지막을 형성할 수 있으며, 반사방지막(미도시) 상부에 게이트 전극용 마스크를 이용하여 최종 게이트 전극을 형성시킨다.Thereafter, an antireflection film may be formed on the polycrystalline silicon layer 50 by using a material that does not etch well and prevents diffuse reflection when the nitride film, the oxynitride film or the metal layer and the oxide are etched. The final gate electrode is formed using a mask for the gate electrode.

지금까지 본 발명의 구체적인 구현예를 도면을 참조로 설명하였지만 이것은 본 발명이 속하는 기술분야에서 평균적 지식을 가진 자가 쉽게 이해할 수 있도록 하기 위한 것이고 발명의 기술적 범위를 제한하기 위한 것이 아니다. 따라서 본 발명의 기술적 범위는 특허청구범위에 기재된 사항에 의하여 정하여지며, 도면을 참조로 설명한 구현예는 본 발명의 기술적 사상과 범위 내에서 얼마든지 변형하거나 수정할 수 있다.Although specific embodiments of the present invention have been described with reference to the drawings, this is intended to be easily understood by those skilled in the art and is not intended to limit the technical scope of the present invention. Therefore, the technical scope of the present invention is determined by the matters described in the claims, and the embodiments described with reference to the drawings may be modified or modified as much as possible within the technical spirit and scope of the present invention.

본 발명에 따르면 반도체 소자의 게이트 절연막의 가장자리를 두껍게 형성함으로써 반도체 소자의 누설전류감소, TDDB(Time Dependent Dielectric Breakdown) 특성 향상과 같은 게이트 산화막 특성(gate oxide integrity)을 향상시킬 수 있다.According to the present invention, by forming a thick edge of the gate insulating layer of the semiconductor device, it is possible to improve gate oxide integrity such as reducing leakage current and improving time dependent dielectric breakdown (TDDB) characteristics of the semiconductor device.

Claims (9)

a) 반도체 기판 위에 반도체 소자가 형성될 영역 이외의 영역에 제1마스크를 형성하고 플라즈마 질화 처리하는 단계;a) forming a first mask in a region other than the region where the semiconductor element is to be formed on the semiconductor substrate, and performing plasma nitridation treatment; b) 상기 제1마스크를 제거한 후, SC-1 또는 SC-2를 이용한 세정공정을 진행하고 산화공정을 진행하여 상기 반도체 소자가 형성될 영역에서 상대적으로 얇은 게이트 절연막을 생성하는 단계;b) after removing the first mask, performing a cleaning process using SC-1 or SC-2 and performing an oxidation process to generate a relatively thin gate insulating film in a region where the semiconductor device is to be formed; c) 상기 게이트 절연막 상에 게이트 전극용 도전층을 증착한 후, 상기 반도체 소자가 형성될 영역보다 넓은 영역에 제2마스크를 형성하는 단계; 및c) depositing a conductive layer for a gate electrode on the gate insulating layer, and then forming a second mask in an area wider than an area in which the semiconductor device is to be formed; And d) 상기 제2마스크를 이용하여 식각공정을 통해 반도체 소자의 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 게이트 절연막 가장자리 두께 조절 방법.and d) forming a gate electrode of the semiconductor device through an etching process using the second mask. 제 1 항에 있어서,The method of claim 1, 상기 플라즈마 질화 처리는 N2, NH3, NF3, NO2, NO, N2O 중 어느 하나를 포함하는 가스를 사용하는 것을 특징으로 하는 반도체 소자의 게이트 절연막 가장자리 두께 조절 방법.The plasma nitriding process uses a gas containing any one of N 2 , NH 3 , NF 3 , NO 2 , NO, and N 2 O. The method of controlling the thickness of a gate insulating film edge of a semiconductor device according to claim 1 , wherein the plasma nitriding is performed. 제 2 항에 있어서,The method of claim 2, 상기 플라즈마는 RF 또는 마이크로웨이브(Microwave)를 이용하는 것을 특징으로 하는 반도체 소자의 게이트 절연막 가장자리 두께 조절 방법.The plasma is a method of controlling the thickness of the gate insulating film edge of a semiconductor device, characterized in that using RF or microwave (Microwave). 제 1 항에 있어서,The method of claim 1, 상기 산화공정은 열 산화공정 또는 플라즈마 산화공정을 이용하는 것을 특징으로 하는 반도체 소자의 게이트 절연막 가장자리 두께 조절 방법.The oxidation process is a method of controlling the thickness of the gate insulating film edge of the semiconductor device, characterized in that using a thermal oxidation process or a plasma oxidation process. 삭제delete a) 반도체 기판 위에 반도체 소자가 형성될 영역에 제1마스크를 형성하고 산화 촉진 물질의 이온 주입 처리를 하는 단계;a) forming a first mask in a region where a semiconductor device is to be formed on the semiconductor substrate and performing ion implantation treatment of an oxidation promoting material; b) 상기 제1마스크를 제거하고 산화공정을 진행하여 상기 반도체 소자가 형성될 영역에서 상대적으로 얇은 게이트 절연막을 생성하는 단계;b) removing the first mask and performing an oxidation process to generate a relatively thin gate insulating film in a region where the semiconductor device is to be formed; c) 상기 게이트 절연막 상에 게이트 전극용 도전층을 증착한 후, 상기 반도체 소자가 형성될 영역보다 넓은 영역에 제2마스크를 형성하는 단계; 및c) depositing a conductive layer for a gate electrode on the gate insulating layer, and then forming a second mask in an area wider than an area in which the semiconductor device is to be formed; And d) 상기 제2마스크를 이용하여 식각공정을 통해 반도체 소자의 게이트 전극을 형성하는 단계를 포함하는 것을 특징으로 하는 반도체 소자의 게이트 절연막 가장자리 두께 조절 방법.and d) forming a gate electrode of the semiconductor device through an etching process using the second mask. 제 6 항에 있어서,The method of claim 6, 상기 이온 주입 처리는 O, Ar, Si, F 중 어느 하나를 포함하는 가스를 사용하는 것을 특징으로 하는 반도체 소자의 게이트 절연막 가장자리 두께 조절 방법.The ion implantation process is a gate insulating film edge thickness control method of a semiconductor device, characterized in that using a gas containing any one of O, Ar, Si, F. 제 6 항에 있어서,The method of claim 6, 상기 산화공정은 열 산화공정 또는 플라즈마 산화공정을 이용하는 것을 특징으로 하는 반도체 소자의 게이트 절연막 가장자리 두께 조절 방법.The oxidation process is a method of controlling the thickness of the gate insulating film edge of the semiconductor device, characterized in that using a thermal oxidation process or a plasma oxidation process. 제 6 항에 있어서,The method of claim 6, 상기 제1마스크를 제거 후, SC-1 또는 SC-2를 이용한 세정공정을 더 진행하는 것을 특징으로 하는 반도체 소자의 게이트 절연막 가장자리 두께 조절 방법. And removing the first mask, and then performing a cleaning process using SC-1 or SC-2.
KR1020050134818A 2005-12-30 2005-12-30 Method for modulating gate insulation layer edge thickness of semiconductor device KR100731143B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050134818A KR100731143B1 (en) 2005-12-30 2005-12-30 Method for modulating gate insulation layer edge thickness of semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050134818A KR100731143B1 (en) 2005-12-30 2005-12-30 Method for modulating gate insulation layer edge thickness of semiconductor device

Publications (1)

Publication Number Publication Date
KR100731143B1 true KR100731143B1 (en) 2007-06-22

Family

ID=38373118

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050134818A KR100731143B1 (en) 2005-12-30 2005-12-30 Method for modulating gate insulation layer edge thickness of semiconductor device

Country Status (1)

Country Link
KR (1) KR100731143B1 (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000004531A (en) * 1998-06-30 2000-01-25 김영환 Method for manufacturing a gate insulator of semiconductor devices
KR20010057937A (en) * 1999-12-23 2001-07-05 박종섭 Method For Forming The Gate Device Of Semiconductor Device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20000004531A (en) * 1998-06-30 2000-01-25 김영환 Method for manufacturing a gate insulator of semiconductor devices
KR20010057937A (en) * 1999-12-23 2001-07-05 박종섭 Method For Forming The Gate Device Of Semiconductor Device

Similar Documents

Publication Publication Date Title
US7118974B2 (en) Method of generating multiple oxides by plasma nitridation on oxide
US6953727B2 (en) Manufacture method of semiconductor device with gate insulating films of different thickness
US6770540B2 (en) Method of fabricating semiconductor device having L-shaped spacer
KR100286073B1 (en) Method for manufacturing MOSFET having sidewall film
US6468904B1 (en) RPO process for selective CoSix formation
US6417056B1 (en) Method to form low-overlap-capacitance transistors by forming microtrench at the gate edge
KR100731143B1 (en) Method for modulating gate insulation layer edge thickness of semiconductor device
KR100223736B1 (en) Method of manufacturing semiconductor device
KR100294697B1 (en) Method for forming conductivity line of semiconductor device
KR100460069B1 (en) Method for forming gate in semiconductor device
KR100390237B1 (en) Manufacturing method for semiconductor device
KR100448087B1 (en) Method for fabricating spacer of transistor to obtain good profile of subsequent interlayer dielectric
KR101123041B1 (en) Method for forming semiconductor device
KR100608340B1 (en) Gate formation method of semiconductor device
KR100282425B1 (en) Method for fabricating of capacitor
KR100408862B1 (en) Method of forming a isolation layer in a semiconductor device
KR100273322B1 (en) Method for fabricating semiconductor device
KR100446860B1 (en) Method For Manufacturing Semiconductor Devices
KR20030050595A (en) Method of fabricating semiconductor device with dual gate oxide
KR20000004531A (en) Method for manufacturing a gate insulator of semiconductor devices
JP2000340644A (en) Manufacture of semiconductor device
KR100474744B1 (en) Method for fabricating gate spacer of semiconductor device
KR100398574B1 (en) Method for forming gate spacer of semiconductor device
KR100505630B1 (en) Method for manufacturing MOSFET having elevated source/drain
KR19980055970A (en) Transistor manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20100518

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee