JPH0810693B2 - Method for manufacturing semiconductor device - Google Patents

Method for manufacturing semiconductor device

Info

Publication number
JPH0810693B2
JPH0810693B2 JP62234449A JP23444987A JPH0810693B2 JP H0810693 B2 JPH0810693 B2 JP H0810693B2 JP 62234449 A JP62234449 A JP 62234449A JP 23444987 A JP23444987 A JP 23444987A JP H0810693 B2 JPH0810693 B2 JP H0810693B2
Authority
JP
Japan
Prior art keywords
metal
film
aluminum
semiconductor device
sputtering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62234449A
Other languages
Japanese (ja)
Other versions
JPS6476736A (en
Inventor
謙一 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP62234449A priority Critical patent/JPH0810693B2/en
Publication of JPS6476736A publication Critical patent/JPS6476736A/en
Publication of JPH0810693B2 publication Critical patent/JPH0810693B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、半導体装置の製造方法に係り、特に急峻な
側面をもつコンタクトホールやスルーホール上に形成さ
れる配線パターンの平坦化を図るための半導体装置の製
造方法に関する。
Description: TECHNICAL FIELD The present invention relates to a method for manufacturing a semiconductor device, and particularly for flattening a wiring pattern formed on a contact hole or a through hole having a steep side surface. The present invention relates to a method for manufacturing a semiconductor device.

(従来の技術) 半導体集積回路の製造において配線技術、例えば半導
体素子の多層配線技術において、コンタクトホールまた
はスルーホール等にアルミニウム(Al)等の配線用金属
を埋め込み、かつ凹凸のある段差部などを平坦化する技
術としてバイアススパッタ方法がある。この方法は、例
えばIEEE PROCEEDINGS OF THE INTERNATIONAL ELE
CTRON DEVICES MEETING Dec7−10 1986 p70〜73に
開示されている。
(Prior Art) In the wiring technology in the manufacture of semiconductor integrated circuits, for example, in the multi-layer wiring technology for semiconductor elements, a wiring metal such as aluminum (Al) is embedded in a contact hole or a through hole, and a stepped portion having unevenness is formed. There is a bias sputtering method as a flattening technique. This method is, for example, IEEE PROCEEDINGS OF THE INTERNATIONAL ELE
CTRON DEVICES MEETING Dec7-10 1986 p70-73.

上記方法は、真空槽に基板を導入する前に付着した金
属表面の酸素等の不純物ガスの放出による膜質の劣化お
よびコンタクトホール下部の拡散槽等へのアルゴンイオ
ンの衝撃によるダメージを防ぐため、第2図に示す如く
1ステップ目で通常のスパッタにより半導体基板、例え
ばシリコン基板11上の酸化膜(SiO2)12に設けられた凹
部であるコンタクトホール13を含む表面にアルミニウム
またはアルミニウム合金の下地膜14を基板11を加熱状態
で成膜し(第2図の(b)参照)、2ステップ目でバイ
アススパッタによりアルミニウムまたはアルミニウム合
金の膜15を基板11を加熱状態で成膜し、バイアスによる
加熱効果とイオン衝撃によりアルミニウムまたはアルミ
ニウム合金の融点よりも低い温度で表面張力等によりコ
ンタクトホール内にアルミニウムまたはアルミニウム合
金を流動させて埋め込むものである(第2図の(c)参
照)。
In order to prevent the deterioration of the film quality due to the release of an impurity gas such as oxygen on the metal surface adhered before the substrate is introduced into the vacuum chamber and the damage due to the impact of argon ions on the diffusion chamber below the contact hole, As shown in FIG. 2, in the first step, a base film of aluminum or aluminum alloy is formed on the surface including a contact hole 13 which is a recess provided in an oxide film (SiO 2 ) 12 on a semiconductor substrate, for example, a silicon substrate 11 by normal sputtering. 14 is formed in a heated state on the substrate 11 (see (b) in FIG. 2). In the second step, a film 15 of aluminum or an aluminum alloy is formed by bias sputtering in a heated state on the substrate 11 and heated by a bias. Due to the effect and ion bombardment, the contact hole is eroded by the surface tension at a temperature lower than the melting point of aluminum or aluminum alloy. The chloride or aluminum alloy is intended to be embedded by flow (see (c) of FIG. 2).

また、上記の他に凹部を埋め込む方法として、「126
SEMICONDUCTOR INTERNATIONAL 9/1987」や「SEMICO
N/JAPAN'86 TECHNICAL SYMPOSIUM TOKYO,JAPAN,Dec1
1−12 1986“PLANARIZATION OF A1 ALLOY METALIZ
ATION BY SURFACE SELF−DIFFUSION"」に開示された
技術もある。
In addition to the above, as a method of filling a recess, “126
SEMICONDUCTOR INTERNATIONAL 9/1987 "and" SEMICO
N / JAPAN'86 TECHNICAL SYMPOSIUM TOKYO, JAPAN, Dec1
1-12 1986 “PLANARIZATION OF A1 ALLOY METALIZ
There is also a technology disclosed in "ATION BY SURFACE SELF-DIFFUSION".

(発明が解決しようとする問題点) しかしながら、上記従来方法には、次のような問題点
がある。先ず、前者の2ステップ方法で形成するプロセ
スにおいて、1層目(1ステップ目)にアルミニウムま
たはアルミニウム合金を使用する場合、膜厚が薄いと濡
れ性が悪く、第3図の(a)の如く島状16に成長しやす
い。特にコンタクトホール13の側面ではステップガバレ
ージが悪いため、上記島状に成長した状態では完全に下
地を覆うには1層目を第3図の(b)の如く、膜厚を厚
く且つ低温で形成する必要がある。
(Problems to be Solved by the Invention) However, the above conventional methods have the following problems. First, in the former two-step method, when aluminum or aluminum alloy is used for the first layer (first step), if the film thickness is thin, the wettability is poor, and as shown in FIG. It easily grows into islands 16. In particular, since the side surface of the contact hole 13 has poor step coverage, in order to completely cover the underlayer in the above-mentioned island-shaped growth state, the first layer should be thick and at low temperature as shown in FIG. Need to be formed.

しかし、コンタクトホールの凹部が小さい微細化素子
では1ステップ目の膜厚を厚くすると、凹部上端41で第
4図の(a)に示す如くブリッジ42を形成し、この上に
2ステップ目でアルミニウムまたはアルミニウム合金の
膜15をバイアスパッタにより形成すると、コンタクトホ
ール内に第4図の(b)の如く空洞43が生じやすい問題
があった。第4図の(b)の他の現象として第5図の
(e)、(f)に開示されたようにコンタクトホール13
の側壁に被着しない場合や、一方壁面のみに被着する場
合がある。また、前者の2ステップ方法で形成するプロ
セスにおいて、1ステップ目に高融点金属を使用する手
段では、膜厚が薄いとピンホール等の欠陥が発生し、十
分に下地からバイアススパッタ中に発生する酸素等の放
出ガスを防ぐことが不可能である。上記高融点金属の膜
上に直接アルミニウムまたはアルミニウム合金をバイア
ススパッタすると島状成長しながら成膜するため、特に
コンタクトホール側面にアルミニウムが欠如した状態に
なりやすい。
However, in a miniaturized device having a small contact hole recess, if the film thickness in the first step is increased, a bridge 42 is formed at the upper end 41 of the recess as shown in FIG. Alternatively, when the aluminum alloy film 15 is formed by via sputtering, there is a problem that a cavity 43 is likely to be formed in the contact hole as shown in FIG. As another phenomenon of FIG. 4B, the contact hole 13 as disclosed in FIGS. 5E and 5F.
There is a case where it is not adhered to the side wall of the case or a case where it is adhered to only one wall surface. Further, in the former two-step method, in the means using refractory metal in the first step, when the film thickness is thin, defects such as pinholes are generated, and the defects sufficiently occur during bias sputtering from the underlayer. It is impossible to prevent released gas such as oxygen. When aluminum or an aluminum alloy is bias-sputtered directly on the above-mentioned refractory metal film, the film is formed while growing in an island shape, so that the side surface of the contact hole tends to lack aluminum.

また、後者のコンタクトホールの濡れ性を改善する手
段として、高融点金属のチタン・タングステン合金(Ti
W)を薄く堆積させた後、アルミニウムの膜をバイアス
スパッタにより形成する方法があるが、チタン・タング
ステン合金の膜の上にアルミニウムの膜を形成した時、
アルミニウムの膜が島状に被着する問題があった。ま
た、開口部を埋め込む方法として、再スパッタ効果を利
用した方法が、J,ELECTROCHEM,Soc,SOLID STATE SCIE
NCE AND TECHNOLOGY June1985 P1466〜1472に開示
されている。しかし、この方法は、開口部が閉塞されな
い膜厚程度に成膜し、この成膜をスパッタによる膜の被
着とバイアスによる食刻作用(エッチング)により埋め
込み形成するプロセス制御が難しく且つ埋め込み時間が
長くかかるという問題がある。
In addition, as a means for improving the wettability of the latter contact hole, titanium-tungsten alloy (Ti
After thinly depositing W), there is a method of forming an aluminum film by bias sputtering. When an aluminum film is formed on a titanium-tungsten alloy film,
There was a problem that the aluminum film was deposited in an island shape. Also, as a method of filling the opening, a method utilizing the resputtering effect is J, ELECTROCHEM, Soc, SOLID STATE SCIE.
NCE AND TECHNOLOGY June 1985 P1466-1472. However, in this method, it is difficult to control the process in which a film is formed to a thickness such that the opening is not blocked, and the film is formed by burying the film by sputtering and etching by a bias (etching). There is a problem that it takes a long time.

本発明は、上述の従来事情に対処してなされたもの
で、基板表面の凹部に欠陥のない良好な金属層を迅速か
つ容易に形成することができる半導体装置の製造方法を
提供することを目的とする。
The present invention has been made in consideration of the above-mentioned conventional circumstances, and an object thereof is to provide a method for manufacturing a semiconductor device capable of quickly and easily forming a good metal layer having no defects in the concave portion of the substrate surface. And

〔発明の構成〕[Structure of Invention]

(問題点を解決するための手段) 本発明に係る半導体装置の製造方法は、基板表面の凹
部に金属を埋め込む半導体装置の製造方法において、上
記基板の凹部を含む表面に高融点の第1の金属を堆積さ
せる第1の工程と、上記第1の金属の膜の上に上記基板
を150℃以下の温度にて上記第1の金属よりも低融点の
第2の金属を上記凹部が閉鎖されない程度の厚さに堆積
させる第2の工程と、上記第2の金属の膜の上に上記基
板を加熱状態で上記第2の金属と同じかまたは上記第1
の金属よりも低融点の第3の金属をスパッタにより堆積
させつつ流動させて上記凹部に埋め込む第3の工程とを
具備してなることを特徴とする。
(Means for Solving Problems) A method for manufacturing a semiconductor device according to the present invention is the method for manufacturing a semiconductor device in which a metal is embedded in a recess on a surface of a substrate. A first step of depositing a metal, and a second metal having a melting point lower than that of the first metal at a temperature of 150 ° C. or lower on the substrate of the first metal film, and the recess is not closed. A second step of depositing to a thickness of approximately the same, and the substrate is heated on the film of the second metal in the same state as the second metal or in the first
And a third step of causing a third metal having a melting point lower than that of the above-mentioned metal to flow while being deposited by sputtering and filling the recess into the recess.

上記第1の金属としては、チタンが好ましく、チタン
を含んでいればチタン・タングステン合金もしくはチタ
ン・シリサイドであってもよい。また、上記第2、第3
の金属としては、同一種類のアルミニウムまたはアルミ
ニウム合金が好ましく、或いはアルミニウムおよびアル
ミニウム合金の異種組合せであってもよい。上記第1お
よび第2の工程は通常スパッタ工程であり、第3の工程
はバイアススパッタ工程であることが好ましく、或いは
上記第1の工程はCVD工法であり、第2の工程は通常の
スパッタ工程であり、第3の工程はバイアススパッタ工
法であってもよい。
The first metal is preferably titanium, and may be a titanium-tungsten alloy or titanium-silicide as long as it contains titanium. In addition, the second and third
As the metal, the same kind of aluminum or aluminum alloy is preferable, or different kinds of aluminum and aluminum alloy may be used. The first and second steps are usually sputtering steps, the third step is preferably a bias sputtering step, or the first step is a CVD method and the second step is a normal sputtering step. The third step may be a bias sputtering method.

(作用) 本発明に係る半導体装置の製造方法によれば、先ず第
1の工程で凹部を含む基板表面に高融点の第1の金属を
堆積させ、次に第2の工程で上記第1の金属の膜の上
に、上記基板を150℃以下の温度にて上記第1の金属よ
りも低融点の第2の金属を上記凹部が閉鎖されない程度
の厚さに堆積させるため、第1の金属の膜の上に第2の
金属を島状に成長させることなく全面均一に馴染ませる
ことができ、濡れ性の向上が図れる。従って、次の第3
の工程で上記第2の金属の膜の上に、上記基板を加熱状
態で上記第2の金属と同じかまたは上記第1の金属より
も低融点の第3の金属をスパッタにより堆積させつつ流
動させることにより、上記凹部に第3の金属を円滑に流
動させて埋め込むことができ、凹部に欠陥のない良質の
金属層を迅速かつ容易に形成することができる。
(Operation) According to the method for manufacturing a semiconductor device of the present invention, first, the first metal having a high melting point is deposited on the surface of the substrate including the recess in the first step, and then the first metal is deposited in the second step. Since the second metal having a melting point lower than that of the first metal is deposited on the metal film at a temperature of 150 ° C. or lower to a thickness such that the recess is not closed, the first metal is deposited. The second metal can be made to conform uniformly over the entire surface without growing in an island shape on the film, and the wettability can be improved. Therefore, the following third
In the step of, while flowing the substrate on the second metal film while depositing a third metal, which is the same as the second metal or has a melting point lower than that of the first metal, by sputtering while heating the substrate. By doing so, it is possible to smoothly flow and embed the third metal in the recess, and it is possible to quickly and easily form a good-quality metal layer having no defects in the recess.

(実施例) 以下、本発明に係る半導体装置の製造方法の一実施例
を図面を参照して説明する。
(Example) Hereinafter, one example of a method for manufacturing a semiconductor device according to the present invention will be described with reference to the drawings.

第1図の(a)に示すように半導体基板、例えばシリ
コンの半導体ウエハ1の表面に形成された二酸化シリコ
ン膜などの絶縁層2には、凹部であるコンタクトホール
3が設けられている。このコンタクトホール3を含む半
導体ウエハ1の表面に、第1の工程として、特に上記半
導体ウエハ1を予め加熱することなく、第1の金属とし
て高融点金属であるチタン(Ti)を厚さ例えば100〜数1
00Å程度に通常行われているスパッタリングにより堆積
させて第1の金属の膜4を形成する。
As shown in FIG. 1A, a contact hole 3 which is a recess is provided in an insulating layer 2 such as a silicon dioxide film formed on the surface of a semiconductor substrate, for example, a semiconductor wafer 1 made of silicon. On the surface of the semiconductor wafer 1 including the contact holes 3, as a first step, titanium (Ti) which is a refractory metal is used as a first metal without heating the semiconductor wafer 1 in advance. ~ Number 1
A first metal film 4 is formed by depositing the first metal film 4 to a thickness of about 00Å.

この第1の工程において、スパッタリングにより半導
体ウエハ1の温度の上昇はあり得る。半導体ウエハ1は
予め加熱、例えば300℃にされていてもよい。
In this first step, the temperature of the semiconductor wafer 1 may rise due to sputtering. The semiconductor wafer 1 may be heated in advance, for example, at 300 ° C.

次に、第2の工程として第2図の(b)に示すよう
に、上記第1の金属の膜4上に、特に半導体ウエハ1を
予め加熱することなく、上記第1の金属よりも低融点金
属である第2の金属として例えばアルミニウム(Al)を
上記コンタクトホール3が閉鎖されない程度の厚さ例え
ば1000Å程度に通常行われているスパッタリングにより
堆積させて第2の金属の膜5を形成する。
Next, as a second step, as shown in FIG. 2B, the semiconductor wafer 1 is deposited on the film 4 of the first metal without heating the semiconductor wafer 1 in advance. Aluminum (Al), for example, is used as the second metal which is the melting point metal to form a film 5 of the second metal by a commonly used sputtering method with a thickness such that the contact hole 3 is not closed, for example, about 1000Å. .

この第2の工程において、スパッタリングにより半導
体ウエハ1の温度の上昇はあり得る。しかし、半導体ウ
エハ1を予備加熱する場合には、150℃以下にすること
が第2の金属の膜5を均一に被着する上で必要である。
このように半導体ウエハ1を150℃以下(室温25℃以
上)にすることが濡れ性の向上に寄与するからである。
なお、この時、半導体ウエハ1の表面上には先に堆積し
たチタンからなる第1の金属の膜4が存在するので、コ
ンタクトホール3の底部のコンタクト部分での半導体ウ
エハ1のシリコンと第2の金属の膜5のアルミニウムと
の反応を阻止できる。また、通常行われている様子に、
予めアルミニウムに過剰なシリコンを添加したアルミニ
ウム合金を使用する必要性がないので、シリコンの析出
によるコンタクト抵抗が高くなるのを防止できる。
In this second step, the temperature of the semiconductor wafer 1 may rise due to sputtering. However, when the semiconductor wafer 1 is preheated, it is necessary to set the temperature to 150 ° C. or lower in order to uniformly deposit the second metal film 5.
This is because keeping the semiconductor wafer 1 at 150 ° C. or lower (room temperature 25 ° C. or higher) contributes to improvement of wettability.
At this time, since the first metal film 4 made of titanium previously deposited is present on the surface of the semiconductor wafer 1, the silicon of the semiconductor wafer 1 at the contact portion at the bottom of the contact hole 3 and the second metal The reaction of the metal film 5 with aluminum can be prevented. Also, as it is usually done,
Since it is not necessary to use an aluminum alloy in which excess silicon is added to aluminum in advance, it is possible to prevent the contact resistance from increasing due to the precipitation of silicon.

次に、第3の工程として、上記アルミニウムからなる
第2の金属の膜5の上に、更に、この第2の金属と同一
か、上記第1の金属よりも低融点の第3の金属、例えば
アルミニウムを堆積させて第3の金属の膜6を形成す
る。この第3の工程では、平坦表面部分の厚さが、例え
ば6000〜9000Å程度になるように行う。この第3の工程
は、半導体ウエハ1を予め300〜600℃、例えば350℃程
度に加熱した状態で、半導体ウエハ1にREバイアス(自
己バイアス電圧300V)を印加しながらスパッタリングに
よりアルミニウムの第3の金属の膜6を形成する。この
時、アルミニウムからなる第3の金属の膜6は先に堆積
しているアルミニウムからなる第2の金属の膜5が第1
の金属の膜4のチタンと全面均一に馴染んで存在してい
るため、両者の濡れ性は極めて良好であり、第3の金属
の膜6のアルミニウムはコンタクトホール13内に向って
スムーズに移動(流動)して、上記コンタクトホール3
を埋め尽くすことができる。
Next, in a third step, on the second metal film 5 made of aluminum, a third metal having the same melting point as that of the second metal or a melting point lower than that of the first metal, For example, aluminum is deposited to form the third metal film 6. The third step is performed so that the flat surface portion has a thickness of, for example, about 6000 to 9000Å. In this third step, the semiconductor wafer 1 is preheated to 300 to 600 ° C., for example, about 350 ° C., and a RE bias (self-bias voltage of 300 V) is applied to the semiconductor wafer 1 by sputtering to form a third aluminum film. A metal film 6 is formed. At this time, the third metal film 6 made of aluminum is the first metal film 5 made of aluminum deposited first
Since the entire surface of the metal film 4 and the titanium of the metal film 4 are uniformly blended with each other, the wettability of both is extremely good, and the aluminum of the third metal film 6 smoothly moves into the contact hole 13 ( Flow) and contact hole 3 above
Can be filled.

上記第1、第2、第3の工程は、大気に晒すことなく
連続的に実行する。その手段は、種々あり、例えば複数
のプロセスを同一真空槽に形成して、工程移動するかま
たは工程移動することなく同一位置で3工程を順次実行
する。
The above-mentioned first, second and third steps are continuously executed without being exposed to the atmosphere. There are various means, for example, a plurality of processes are formed in the same vacuum chamber, and the steps are moved, or three steps are sequentially performed at the same position without moving the steps.

上記実施例からなる半導体装置の製造方法において
は、第1の金属の膜4を形成する第1の金属が高融点材
料であるチタンであるため、アルミニウムと比較してバ
イアス無しの通常のスパッタ条件のもとではステップカ
バレージが良く、しかも上記第1の金属の膜4の上に第
1の金属よりも低融点の第2の金属であるアルミニウム
を半導体ウエハ1を150℃以下の温度にて堆積させるた
め、第2の金属の膜5の金属が第1の金属の膜4の金属
と全面均一に馴染み、島状に成長することがない。従っ
て、コンタクトホール3での濡れ性が向上するため、上
記第2の金属の膜5の上に第2の金属と同じか、第1の
金属よりも低融点の第3の金属であるアルミニウムを半
導体ウエハ1を加熱状態で、バイアススパッタ工程によ
り堆積させつつスムーズに流動させて、コンタクトホー
ル3に迅速かつ容易に埋め込むことができ、コンタクト
ホール3に欠陥のない良好な金属層を形成することがで
きる。
In the method of manufacturing the semiconductor device according to the above-described embodiment, since the first metal forming the first metal film 4 is titanium, which is a high melting point material, compared with aluminum, the normal sputtering condition without bias is used. Under the conditions, the step coverage is good, and the semiconductor wafer 1 is deposited on the first metal film 4 by depositing aluminum, which is a second metal having a melting point lower than that of the first metal, at a temperature of 150 ° C. or lower. As a result, the metal of the second metal film 5 fits the entire surface of the metal of the first metal film 4 uniformly and does not grow in an island shape. Therefore, since the wettability in the contact hole 3 is improved, aluminum, which is the same as the second metal or has a melting point lower than that of the first metal, of the third metal, is formed on the second metal film 5. In the heated state, the semiconductor wafer 1 can be smoothly flowed while being deposited by the bias sputtering process, and can be quickly and easily embedded in the contact hole 3, and a good metal layer having no defect can be formed in the contact hole 3. it can.

なお、本発明は上記実施例に限定されるものではな
く、本発明の要旨の範囲内で種々の変更が可能である。
例えば、基板表面の凹部としては、スルーホールであっ
てもよい。また、上記実施例では、第1の工程および第
2の工程がスパッタ工程であり、第3の工程がバイアス
スパッタ工程であるが、第1の工程としては、CVD(化
学気相成長法)工程であってもよい。更に、第1の金属
としては、チタン・タングステン合金もしくはチタン・
シリサイドであってもよい。また、第2、第3の金属
は、共にアルミニウム合金であってもよく、或いはアル
ミニウムとアルミニウム合金の組合せ(異種組合せ)で
あってもよい。
The present invention is not limited to the above embodiments, and various modifications can be made within the scope of the present invention.
For example, the recess on the surface of the substrate may be a through hole. Further, in the above embodiment, the first step and the second step are the sputtering step, and the third step is the bias sputtering step, but the first step is the CVD (chemical vapor deposition) step. May be Furthermore, as the first metal, titanium-tungsten alloy or titanium-
It may be silicide. Further, the second and third metals may both be aluminum alloys, or may be a combination (different combination) of aluminum and aluminum alloys.

(発明の効果) 以上説明したように本発明に係る半導体装置の製造方
法によれば、先ず第1の工程で凹部を含む基板表面に高
融点の第1の金属を堆積させ、次に第2の工程で上記第
1の金属の膜の上に、上記基板を150℃以下の温度にて
上記第1の金属よりも低融点の第2の金属を上記凹部が
閉鎖されない程度の厚さに堆積させるため、第1の金属
の膜の上に第2の金属を島状に成長させることなく全面
均一に馴染ませることができ、濡れ性の向上が図れる。
従って、次の第3の工程で上記第2の金属の膜の上に、
上記基板を加熱状態で上記第2の金属と同じかまたは上
記第1の金属よりも低融点の第3の金属をスパッタによ
り堆積させつつ流動させることにより、上記凹部に第3
の金属を円滑に流動させて埋め込むことができ、凹部に
欠陥のない良質の金属層を迅速かつ容易に形成すること
ができる。
(Effects of the Invention) As described above, according to the method for manufacturing a semiconductor device of the present invention, first, a high melting point first metal is deposited on the substrate surface including the recess in the first step, and then the second In the step of, the second metal having a melting point lower than that of the first metal is deposited on the first metal film at a temperature of 150 ° C. or lower to a thickness such that the recess is not closed. Therefore, the second metal can be made to fit uniformly over the entire surface of the film of the first metal without growing in an island shape, and the wettability can be improved.
Therefore, in the next third step, on the second metal film,
While the substrate is heated, a third metal, which is the same as the second metal or has a melting point lower than that of the first metal, is flowed while being deposited by sputtering, so that the third metal is formed in the recess.
The metal can be smoothly flowed and embedded, and a good-quality metal layer having no defects can be quickly and easily formed in the recess.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の実施例を説明するための説明図、第2
図、第3図、第4図および第5図は従来例を説明するた
めの説明図である。 図において、1……半導体ウエハ(基板)、2……絶縁
層、3……コンタクトホール(凹部)、4……第1の金
属の膜、5……第2の金属の膜、6……第3の金属の膜
である。
FIG. 1 is an explanatory diagram for explaining an embodiment of the present invention, and FIG.
FIG. 3, FIG. 4, FIG. 5 and FIG. 5 are explanatory views for explaining a conventional example. In the figure, 1 ... Semiconductor wafer (substrate), 2 ... Insulating layer, 3 ... Contact hole (recess), 4 ... First metal film, 5 ... Second metal film, 6 ... It is a film of a third metal.

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】基板表面の凹部に金属を埋め込む半導体装
置の製造方法において、上記基板の凹部を含む表面に高
融点の第1の金属を堆積させる第1の工程と、上記第1
の金属の膜の上に上記基板を150℃以下の温度にて上記
第1の金属よりも低融点の第2の金属を上記凹部が閉鎖
されない程度の厚さに堆積させる第2の工程と、上記第
2の金属の膜の上に上記基板を加熱状態で上記第2の金
属と同じかまたは上記第1の金属よりも低融点の第3の
金属をスパッタにより堆積させつつ流動させて上記凹部
に埋め込む第3の工程とを具備してなることを特徴とす
る半導体装置の製造方法。
1. A method of manufacturing a semiconductor device in which a metal is embedded in a recess on a surface of a substrate, wherein a first step of depositing a high melting point first metal on the surface of the substrate including the recess, and the first step.
A second step of depositing the second metal having a melting point lower than that of the first metal on the metal film of 150 ° C. at a temperature of 150 ° C. or lower to a thickness such that the recess is not closed. On the film of the second metal, while the substrate is being heated, a third metal, which is the same as the second metal or has a melting point lower than that of the first metal, is flowed while being deposited by sputtering. And a third step of embedding in the semiconductor device.
【請求項2】上記第1の金属はチタンまたはチタン・タ
ングステン合金もしくはチタン・シリサイドであること
を特徴とする特許請求の範囲第1項記載の半導体装置の
製造方法。
2. The method of manufacturing a semiconductor device according to claim 1, wherein the first metal is titanium, a titanium-tungsten alloy, or titanium-silicide.
【請求項3】上記第2、第3の金属は同一種類のアルミ
ニウムまたはアルミニウム合金であることを特徴とする
特許請求の範囲第1項記載の半導体装置の製造方法。
3. The method of manufacturing a semiconductor device according to claim 1, wherein the second and third metals are the same kind of aluminum or aluminum alloy.
【請求項4】上記第2、第3の金属はアルミニウムおよ
びアルミニウム合金の異種組合せであることを特徴とす
る特許請求の範囲第1項記載の半導体装置の製造方法。
4. The method of manufacturing a semiconductor device according to claim 1, wherein the second and third metals are different combinations of aluminum and aluminum alloy.
【請求項5】上記第1および第2の工程は通常のスパッ
タ工程であり、第3の工程はバイアススパッタ工程であ
ることを特徴とする特許請求の範囲第1項記載の半導体
装置の製造方法。
5. The method of manufacturing a semiconductor device according to claim 1, wherein the first and second steps are ordinary sputtering steps, and the third step is a bias sputtering step. .
【請求項6】上記第1の工程はCVD工程であり、第2の
工程は通常のスパッタ工程であり、第3の工程はバイア
ススパッタ工程であることを特徴とする特許請求の範囲
第1項記載の半導体装置の製造方法。
6. The first step is a CVD step, the second step is a normal sputtering step, and the third step is a bias sputtering step. A method for manufacturing a semiconductor device as described above.
JP62234449A 1987-09-17 1987-09-17 Method for manufacturing semiconductor device Expired - Lifetime JPH0810693B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62234449A JPH0810693B2 (en) 1987-09-17 1987-09-17 Method for manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62234449A JPH0810693B2 (en) 1987-09-17 1987-09-17 Method for manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JPS6476736A JPS6476736A (en) 1989-03-22
JPH0810693B2 true JPH0810693B2 (en) 1996-01-31

Family

ID=16971175

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62234449A Expired - Lifetime JPH0810693B2 (en) 1987-09-17 1987-09-17 Method for manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JPH0810693B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877087A (en) * 1995-11-21 1999-03-02 Applied Materials, Inc. Low temperature integrated metallization process and apparatus
TW408359B (en) 1997-08-29 2000-10-11 Seiko Epson Corp Semiconductor device and manufacture thereof
JP3033564B2 (en) 1997-10-02 2000-04-17 セイコーエプソン株式会社 Method for manufacturing semiconductor device
JP3329290B2 (en) * 1998-11-27 2002-09-30 日本電気株式会社 Method for manufacturing semiconductor device
US20020016050A1 (en) * 1999-10-06 2002-02-07 Stefan J. Weber Heat-up time reduction before metal deposition

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS628542A (en) * 1985-07-04 1987-01-16 Toshiba Corp Manufacture of semiconductor device
JPH0719885B2 (en) * 1985-10-31 1995-03-06 株式会社東芝 Method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JPS6476736A (en) 1989-03-22

Similar Documents

Publication Publication Date Title
US5356835A (en) Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer
JP2737764B2 (en) Semiconductor device and manufacturing method thereof
US6114764A (en) Semiconductor device and process for fabricating the same
JPH0810693B2 (en) Method for manufacturing semiconductor device
JPH0922907A (en) Forming method for buried conductive layer
JP2616402B2 (en) Method for manufacturing semiconductor device
JPH05347269A (en) Manufacture of semiconductor device
JP2542617B2 (en) Method for manufacturing semiconductor device
JP2697796B2 (en) Method for manufacturing semiconductor device
JP2570857B2 (en) Method for manufacturing semiconductor device
JP3120517B2 (en) Method of forming silicide plug
JPH06140358A (en) Manufacture of semiconductor device
JPS6355932A (en) Manufacture of semiconductor device
JP2836371B2 (en) Method for manufacturing semiconductor device
JPS63133551A (en) Manufacture of semiconductor device
JPH0587133B2 (en)
JPH10209280A (en) Manufacture of semiconductor device
KR100237682B1 (en) Method of forming interconnector of semiconductor device
JP2660072B2 (en) Contact formation method
JP2833015B2 (en) Wiring formation method
JP3518110B2 (en) Multi-layer wiring formation method
JPH04291763A (en) Semiconductor device and manufacture thereof
JPH1187508A (en) Method of forming metal wiring of semiconductor device
JPH0645462A (en) Method for forming metal plug
JPH0279426A (en) Manufacturing process of integrated circuit having shallow junction

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080131

Year of fee payment: 12