JPH08106271A - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JPH08106271A JPH08106271A JP24283794A JP24283794A JPH08106271A JP H08106271 A JPH08106271 A JP H08106271A JP 24283794 A JP24283794 A JP 24283794A JP 24283794 A JP24283794 A JP 24283794A JP H08106271 A JPH08106271 A JP H08106271A
- Authority
- JP
- Japan
- Prior art keywords
- data
- liquid crystal
- crystal display
- vertical
- display data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】
【目的】 本発明は、アクティブマトリクス型ＬＣＤに
関し、ＥＣＢ方式のように比較的応答速度の遅い特性を
持った液晶表示パネルを高速に駆動可能とし、ひいては
液晶表示の高速処理に寄与することを目的とする。 【構成】 少なくとも表示データＤＴ及び垂直同期信号
ＶＳに基づいて液晶表示パネル内の各データラインにつ
ながる各画素への表示データの書き込みを制御する表示
データ制御回路を備え、該表示データ制御回路により、
垂直同期信号ＶＳの所定数の垂直周期期間において少な
くとも１垂直周期期間は、表示データＤＴにかかわらず
特定の電圧データＦＤを前記各データラインに印加する
ように構成する。
関し、ＥＣＢ方式のように比較的応答速度の遅い特性を
持った液晶表示パネルを高速に駆動可能とし、ひいては
液晶表示の高速処理に寄与することを目的とする。 【構成】 少なくとも表示データＤＴ及び垂直同期信号
ＶＳに基づいて液晶表示パネル内の各データラインにつ
ながる各画素への表示データの書き込みを制御する表示
データ制御回路を備え、該表示データ制御回路により、
垂直同期信号ＶＳの所定数の垂直周期期間において少な
くとも１垂直周期期間は、表示データＤＴにかかわらず
特定の電圧データＦＤを前記各データラインに印加する
ように構成する。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置（ＬＣ
Ｄ）に係り、特に、比較的応答速度の遅い液晶表示パネ
ルを高速に駆動するのに適応されたＴＦＴ（Thin Film
Transistor）方式のアクティブマトリクス型ＬＣＤに関
する。
Ｄ）に係り、特に、比較的応答速度の遅い液晶表示パネ
ルを高速に駆動するのに適応されたＴＦＴ（Thin Film
Transistor）方式のアクティブマトリクス型ＬＣＤに関
する。
【０００２】
【従来の技術】図５には典型的なＴＦＴ方式のアクティ
ブマトリクス型ＬＣＤにおける１画素の構成と液晶駆動
電圧の波形が示される。図５（ａ）において、Ｑはスイ
ッチング素子としてのＴＦＴ、ＳＬはＴＦＴのゲート
（Ｇ）に接続されるスキャンライン、ＤＬはＴＦＴのド
レイン（Ｄ）に接続されるデータラインを示し、ＰはＴ
ＦＴのソース（Ｓ）に接続される液晶を挟む画素電極を
等価的に表している。また、ＣLCは液晶容量、ＣＥＬは
対向電極、ＣGSは寄生容量を示す。
ブマトリクス型ＬＣＤにおける１画素の構成と液晶駆動
電圧の波形が示される。図５（ａ）において、Ｑはスイ
ッチング素子としてのＴＦＴ、ＳＬはＴＦＴのゲート
（Ｇ）に接続されるスキャンライン、ＤＬはＴＦＴのド
レイン（Ｄ）に接続されるデータラインを示し、ＰはＴ
ＦＴのソース（Ｓ）に接続される液晶を挟む画素電極を
等価的に表している。また、ＣLCは液晶容量、ＣＥＬは
対向電極、ＣGSは寄生容量を示す。
【０００３】かかる構成を有する画素を備えた液晶表示
パネルにおいて、表示データに応じた駆動電圧は、デー
タバス・ドライバにより各データラインＤＬに印加さ
れ、更に画素毎に設けられたＴＦＴを介して画素電極Ｐ
（つまり液晶）へ印加される。各画素のＴＦＴは、液晶
表示パネルの各スキャンラインＳＬに接続されたスキャ
ンバス・ドライバによってそのオン／オフが制御され
る。
パネルにおいて、表示データに応じた駆動電圧は、デー
タバス・ドライバにより各データラインＤＬに印加さ
れ、更に画素毎に設けられたＴＦＴを介して画素電極Ｐ
（つまり液晶）へ印加される。各画素のＴＦＴは、液晶
表示パネルの各スキャンラインＳＬに接続されたスキャ
ンバス・ドライバによってそのオン／オフが制御され
る。
【０００４】図５（ｂ）及び（ｃ）には、データライン
ＤＬに印加される駆動電圧（ドレイン電圧）とスキャン
ラインＳＬに印加される駆動電圧（ゲート電圧）の波形
が示される。同図に示すように、垂直同期信号の１周期
（１垂直周期）ＴVSの間のある水平周期間のみゲート電
圧の立ち上がりにより当該ＴＦＴはオンし、次の垂直周
期において新たな電圧を書き込むまでは当該ＴＦＴはオ
フしている。
ＤＬに印加される駆動電圧（ドレイン電圧）とスキャン
ラインＳＬに印加される駆動電圧（ゲート電圧）の波形
が示される。同図に示すように、垂直同期信号の１周期
（１垂直周期）ＴVSの間のある水平周期間のみゲート電
圧の立ち上がりにより当該ＴＦＴはオンし、次の垂直周
期において新たな電圧を書き込むまでは当該ＴＦＴはオ
フしている。
【０００５】一般に知られている捩じれネマティック
（ＴＮ:twisted nematic）方式の液晶セルを用いた液晶
表示パネルは、液晶駆動電圧（データライン印加電圧）
の増減に対して図６（ａ）に示すような光透過特性を有
している。従って、かかる液晶セルに赤（Ｒ），緑
（Ｇ）及び青（Ｂ）の３色のカラーフィルタを加えるこ
とでカラー表示が行える。
（ＴＮ:twisted nematic）方式の液晶セルを用いた液晶
表示パネルは、液晶駆動電圧（データライン印加電圧）
の増減に対して図６（ａ）に示すような光透過特性を有
している。従って、かかる液晶セルに赤（Ｒ），緑
（Ｇ）及び青（Ｂ）の３色のカラーフィルタを加えるこ
とでカラー表示が行える。
【０００６】これに対し、複屈折制御（ＥＣＢ:electri
cally controlled birefringence）方式の液晶セルを用
いた液晶表示パネルは、Ｒ，Ｇ及びＢのそれぞれの波長
毎に屈折率が大きく異なるため、図６（ｂ）に示すよう
な光透過特性を有している。また、液晶駆動電圧（デー
タライン印加電圧）の大きさに依存してＲ，Ｇ及びＢの
それぞれの光透過特性が異なるため、カラーフィルタ無
しでカラー表示が行えるという利点がある。
cally controlled birefringence）方式の液晶セルを用
いた液晶表示パネルは、Ｒ，Ｇ及びＢのそれぞれの波長
毎に屈折率が大きく異なるため、図６（ｂ）に示すよう
な光透過特性を有している。また、液晶駆動電圧（デー
タライン印加電圧）の大きさに依存してＲ，Ｇ及びＢの
それぞれの光透過特性が異なるため、カラーフィルタ無
しでカラー表示が行えるという利点がある。
【０００７】
【発明が解決しようとする課題】しかしながら、ＥＣＢ
型液晶表示パネルにおいては、液晶駆動電圧の変化に対
する応答が、ＴＮ型液晶表示パネルでは高々十数ｍｓな
のに対して、駆動電圧が減少する場合（つまり駆動電圧
の絶対値レベルが大きい値から小さい値に変化する場
合）には数十ｍｓから百数十ｍｓと遅く、また駆動電圧
が増大する場合（つまり駆動電圧の絶対値レベルが小さ
い値から大きい値に変化する場合）には数十ｍｓから数
百ｍｓと遅くなるといった問題があった。
型液晶表示パネルにおいては、液晶駆動電圧の変化に対
する応答が、ＴＮ型液晶表示パネルでは高々十数ｍｓな
のに対して、駆動電圧が減少する場合（つまり駆動電圧
の絶対値レベルが大きい値から小さい値に変化する場
合）には数十ｍｓから百数十ｍｓと遅く、また駆動電圧
が増大する場合（つまり駆動電圧の絶対値レベルが小さ
い値から大きい値に変化する場合）には数十ｍｓから数
百ｍｓと遅くなるといった問題があった。
【０００８】また、液晶駆動電圧の変化量による液晶セ
ルの応答特性のばらつきが比較的大きいといった不都合
もあった。本発明は、かかる従来技術における課題に鑑
み創作されたもので、ＥＣＢ方式のように比較的応答速
度の遅い特性を持った液晶表示パネルを高速に駆動可能
とし、ひいては液晶表示の高速処理に寄与することがで
きる液晶表示装置を提供することを目的とする。
ルの応答特性のばらつきが比較的大きいといった不都合
もあった。本発明は、かかる従来技術における課題に鑑
み創作されたもので、ＥＣＢ方式のように比較的応答速
度の遅い特性を持った液晶表示パネルを高速に駆動可能
とし、ひいては液晶表示の高速処理に寄与することがで
きる液晶表示装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】ＥＣＢ方式のように比較
的応答速度の遅い液晶セルでは、駆動電圧の変化に対す
る平均応答速度は、一般に、駆動電圧の絶対値が減少す
る場合に比べて駆動電圧の絶対値が増大する場合の方が
遅い。そこで、表示データが変化する場合に常に駆動電
圧の変化量が小さくなるように当該駆動電圧の大きさを
制御するようにすれば、液晶表示パネルの平均応答速度
を速くすることができる。
的応答速度の遅い液晶セルでは、駆動電圧の変化に対す
る平均応答速度は、一般に、駆動電圧の絶対値が減少す
る場合に比べて駆動電圧の絶対値が増大する場合の方が
遅い。そこで、表示データが変化する場合に常に駆動電
圧の変化量が小さくなるように当該駆動電圧の大きさを
制御するようにすれば、液晶表示パネルの平均応答速度
を速くすることができる。
【００１０】従って、本発明の第１の形態によれば、ア
クティブマトリクス型の液晶表示パネルを備えた液晶表
示装置において、少なくとも表示データ及び垂直同期信
号に基づいて前記液晶表示パネル内の各データラインに
つながる各画素への表示データの書き込みを制御する表
示データ制御回路を具備し、該表示データ制御回路によ
り、前記垂直同期信号の所定数の垂直周期期間において
少なくとも１垂直周期期間は、前記表示データにかかわ
らず特定の電圧データを前記各データラインに印加する
ことを特徴とする液晶表示装置が提供される。
クティブマトリクス型の液晶表示パネルを備えた液晶表
示装置において、少なくとも表示データ及び垂直同期信
号に基づいて前記液晶表示パネル内の各データラインに
つながる各画素への表示データの書き込みを制御する表
示データ制御回路を具備し、該表示データ制御回路によ
り、前記垂直同期信号の所定数の垂直周期期間において
少なくとも１垂直周期期間は、前記表示データにかかわ
らず特定の電圧データを前記各データラインに印加する
ことを特徴とする液晶表示装置が提供される。
【００１１】また、本発明の第２の形態によれば、アク
ティブマトリクス型の液晶表示パネルを備えた液晶表示
装置において、少なくとも表示データ及び垂直同期信号
に基づいて前記液晶表示パネル内の各データラインにつ
ながる各画素への表示データの書き込みを制御する表示
データ制御回路を具備し、該表示データ制御回路によ
り、前記表示データが変化した時に少なくとも１垂直周
期期間は特定の電圧データを前記各データラインに印加
し、その後前記変化した表示データに応じた駆動電圧を
前記各データラインに印加することを特徴とする液晶表
示装置が提供される。
ティブマトリクス型の液晶表示パネルを備えた液晶表示
装置において、少なくとも表示データ及び垂直同期信号
に基づいて前記液晶表示パネル内の各データラインにつ
ながる各画素への表示データの書き込みを制御する表示
データ制御回路を具備し、該表示データ制御回路によ
り、前記表示データが変化した時に少なくとも１垂直周
期期間は特定の電圧データを前記各データラインに印加
し、その後前記変化した表示データに応じた駆動電圧を
前記各データラインに印加することを特徴とする液晶表
示装置が提供される。
【００１２】後述するように本発明の好適な実施態様で
は、上記特定の電圧データは、各データラインに印加し
得る駆動電圧のうち絶対値レベルが最大の電圧に設定さ
れている。
は、上記特定の電圧データは、各データラインに印加し
得る駆動電圧のうち絶対値レベルが最大の電圧に設定さ
れている。
【００１３】
【作用】上述した本発明の第１の形態に係る構成によれ
ば、垂直同期信号の所定数の垂直周期期間のうち少なく
とも１垂直周期期間は、表示データに関係なく特定の電
圧データ（好適には液晶駆動電圧のうち絶対値レベルが
最大の電圧）を各データラインに印加するようにしてい
る。
ば、垂直同期信号の所定数の垂直周期期間のうち少なく
とも１垂直周期期間は、表示データに関係なく特定の電
圧データ（好適には液晶駆動電圧のうち絶対値レベルが
最大の電圧）を各データラインに印加するようにしてい
る。
【００１４】従って、ＥＣＢ方式のように比較的応答の
遅い液晶表示パネルに対しても液晶駆動を高速に行うこ
とができ、ひいてはＬＣＤ全体としての高速動作を実現
することが可能となる。また、本発明の第２の形態に係
る構成によれば、表示データが変化した場合のみ、少な
くとも１垂直周期期間は特定の電圧データを各データラ
インに印加し、その後上記変化した表示データに応じた
駆動電圧を各データラインに印加するようにしているの
で、第１の形態と同様、比較的応答速度の遅い特性を持
った液晶表示パネルでも高速に駆動することが可能とな
る。
遅い液晶表示パネルに対しても液晶駆動を高速に行うこ
とができ、ひいてはＬＣＤ全体としての高速動作を実現
することが可能となる。また、本発明の第２の形態に係
る構成によれば、表示データが変化した場合のみ、少な
くとも１垂直周期期間は特定の電圧データを各データラ
インに印加し、その後上記変化した表示データに応じた
駆動電圧を各データラインに印加するようにしているの
で、第１の形態と同様、比較的応答速度の遅い特性を持
った液晶表示パネルでも高速に駆動することが可能とな
る。
【００１５】なお、本発明の他の構成上の特徴及び作用
の詳細については、添付図面を参照しつつ以下に記述さ
れる実施例を用いて説明する。
の詳細については、添付図面を参照しつつ以下に記述さ
れる実施例を用いて説明する。
【００１６】
【実施例】図１には本発明の一実施例に係るアクティブ
マトリクス型ＬＣＤの全体構成が概略的に示される。同
図において、１０は液晶表示パネルを示し、その中のＰ
ij（ｉ＝１〜ｍ；ｊ＝１〜ｎ）が「画素」と称する最小
の表示単位を表している。各画素Ｐijは、マトリクス状
に配列された複数のスキャンラインＳＬi 及び複数のデ
ータラインＤＬj の交差部に配設されており、図５
（ａ）に示したような構成を有している。すなわち各画
素Ｐijは、対応するスキャンラインＳＬi が選択された
時に対応するデータラインＤＬj 上の表示データ電圧を
伝達するＴＦＴ（図５（ａ）におけるトランジスタＱ）
と、対応するＴＦＴを介して伝達された電圧情報を記憶
する液晶容量（図５（ａ）における容量ＣLC）とから成
っている。なお、液晶表示パネル１０において、横方向
（スキャンラインの方向）の画素の並びを表示ラインと
称し、ＬＣＤへの表示用のデータはこの表示ライン毎に
書き込まれる。
マトリクス型ＬＣＤの全体構成が概略的に示される。同
図において、１０は液晶表示パネルを示し、その中のＰ
ij（ｉ＝１〜ｍ；ｊ＝１〜ｎ）が「画素」と称する最小
の表示単位を表している。各画素Ｐijは、マトリクス状
に配列された複数のスキャンラインＳＬi 及び複数のデ
ータラインＤＬj の交差部に配設されており、図５
（ａ）に示したような構成を有している。すなわち各画
素Ｐijは、対応するスキャンラインＳＬi が選択された
時に対応するデータラインＤＬj 上の表示データ電圧を
伝達するＴＦＴ（図５（ａ）におけるトランジスタＱ）
と、対応するＴＦＴを介して伝達された電圧情報を記憶
する液晶容量（図５（ａ）における容量ＣLC）とから成
っている。なお、液晶表示パネル１０において、横方向
（スキャンラインの方向）の画素の並びを表示ラインと
称し、ＬＣＤへの表示用のデータはこの表示ライン毎に
書き込まれる。
【００１７】また、２０はＬＣＤ全体を制御する制御回
路を示し、外部から入力される表示データＤＴ、該表示
データと同期して与えられるタイミング用クロックＣ
Ｋ、水平同期信号ＨＳ及び垂直同期信号ＶＳに応答し
て、表示データＤＴの各画素への書き込み及び表示のた
めの各種制御を行う機能を有している。この制御回路２
０は、後述する各ドライバを介して液晶表示パネル１０
を駆動するのに必要な各制御信号Ｃ0,Ｃ1 及びＣ2 を生
成する機能、表示データＤＴをそれぞれ所定の極性を持
つ上表示データＵＤＴ及び下表示データＤＤＴに振り分
けて出力する機能、及び、各データラインＤＬj に印加
する液晶駆動電圧（すなわち、階調レベルに応じた複数
の基準電圧）を発生し、各ドライバへそれぞれＤＶ1,Ｄ
Ｖ2 として供給する機能を有している。
路を示し、外部から入力される表示データＤＴ、該表示
データと同期して与えられるタイミング用クロックＣ
Ｋ、水平同期信号ＨＳ及び垂直同期信号ＶＳに応答し
て、表示データＤＴの各画素への書き込み及び表示のた
めの各種制御を行う機能を有している。この制御回路２
０は、後述する各ドライバを介して液晶表示パネル１０
を駆動するのに必要な各制御信号Ｃ0,Ｃ1 及びＣ2 を生
成する機能、表示データＤＴをそれぞれ所定の極性を持
つ上表示データＵＤＴ及び下表示データＤＤＴに振り分
けて出力する機能、及び、各データラインＤＬj に印加
する液晶駆動電圧（すなわち、階調レベルに応じた複数
の基準電圧）を発生し、各ドライバへそれぞれＤＶ1,Ｄ
Ｖ2 として供給する機能を有している。
【００１８】２１はスキャンバス・ドライバを示し、制
御回路２０から供給される制御信号Ｃ0 に応答して液晶
表示パネル１０内のスキャンラインＳＬ1 〜ＳＬm を順
次駆動する。また、２２は上データバス・ドライバを示
し、制御回路２０から供給される上表示データＵＤＴ、
制御信号Ｃ1 及び階調レベルに応じた基準電圧ＤＶ1に
応答して液晶表示パネル１０内の各データラインＤＬ1,
ＤＬ3,ＤＬ5,………，を駆動する。同様に、２３は下デ
ータバス・ドライバを示し、制御回路２０から供給され
る下表示データＤＤＴ、制御信号Ｃ2 及び階調レベルに
応じた基準電圧ＤＶ2 に応答して液晶表示パネル１０内
の各データラインＤＬ2,ＤＬ4,ＤＬ6,………, を駆動す
る。本実施例では、複数のデータラインＤＬ1 〜ＤＬn
を駆動するために、上データバス・ドライバ２２と下デ
ータバス・ドライバ２３を、それぞれの出力ラインが櫛
形状に接続されるように上下に配置しているが、駆動方
式の種類によっては片側からの駆動でも実現することは
可能である。
御回路２０から供給される制御信号Ｃ0 に応答して液晶
表示パネル１０内のスキャンラインＳＬ1 〜ＳＬm を順
次駆動する。また、２２は上データバス・ドライバを示
し、制御回路２０から供給される上表示データＵＤＴ、
制御信号Ｃ1 及び階調レベルに応じた基準電圧ＤＶ1に
応答して液晶表示パネル１０内の各データラインＤＬ1,
ＤＬ3,ＤＬ5,………，を駆動する。同様に、２３は下デ
ータバス・ドライバを示し、制御回路２０から供給され
る下表示データＤＤＴ、制御信号Ｃ2 及び階調レベルに
応じた基準電圧ＤＶ2 に応答して液晶表示パネル１０内
の各データラインＤＬ2,ＤＬ4,ＤＬ6,………, を駆動す
る。本実施例では、複数のデータラインＤＬ1 〜ＤＬn
を駆動するために、上データバス・ドライバ２２と下デ
ータバス・ドライバ２３を、それぞれの出力ラインが櫛
形状に接続されるように上下に配置しているが、駆動方
式の種類によっては片側からの駆動でも実現することは
可能である。
【００１９】なお、図１には図示していないが、上下の
各データバス・ドライバ２２，２３は、例えば、シフト
レジスタと、それぞれＮビット（Ｎは表示データＤＴの
ビット数）の容量を持つ第１及び第２のメモリと、デコ
ーダと、セレクタとを備えて構成され得る。かかる構成
において、シフトレジスタは、表示ライン毎に制御回路
２０から供給されるスタート信号（制御信号Ｃ1,Ｃ2 ）
により動作を開始し、同じく制御回路２０から供給され
るクロック（制御信号Ｃ1,Ｃ2 ）により歩進してタイミ
ング信号を生成する。第１のメモリは、制御回路２０か
ら供給される上表示データＵＤＴを上記タイミング信号
に応答して取り込む。第２のメモリは、第１のメモリに
データが取り込まれた後、次の表示ラインのデータが到
来する前に第１のメモリ内のデータを、制御回路２０か
ら供給されるタイミング信号（制御信号Ｃ1,Ｃ2 ）に応
答して取り込む。デコーダは、第２のメモリに蓄積され
たディジタルデータをデコードする。セレクタは、この
デコード結果に基づき、制御回路２０から供給される階
調レベルに応じた複数の基準電圧ＤＶ1 のうちいずれか
１つを選択する。つまり、セレクタは、第２のメモリに
蓄積されたディジタルデータに対応したアナログ信号を
発生させるための一種のＤ／Ａ変換器として機能する。
このようにして複数の基準電圧のうちいずれか１つが選
択され、各データラインＤＬ1,ＤＬ3,ＤＬ5,………, 又
はＤＬ2,ＤＬ4,ＤＬ6,………, に出力される。
各データバス・ドライバ２２，２３は、例えば、シフト
レジスタと、それぞれＮビット（Ｎは表示データＤＴの
ビット数）の容量を持つ第１及び第２のメモリと、デコ
ーダと、セレクタとを備えて構成され得る。かかる構成
において、シフトレジスタは、表示ライン毎に制御回路
２０から供給されるスタート信号（制御信号Ｃ1,Ｃ2 ）
により動作を開始し、同じく制御回路２０から供給され
るクロック（制御信号Ｃ1,Ｃ2 ）により歩進してタイミ
ング信号を生成する。第１のメモリは、制御回路２０か
ら供給される上表示データＵＤＴを上記タイミング信号
に応答して取り込む。第２のメモリは、第１のメモリに
データが取り込まれた後、次の表示ラインのデータが到
来する前に第１のメモリ内のデータを、制御回路２０か
ら供給されるタイミング信号（制御信号Ｃ1,Ｃ2 ）に応
答して取り込む。デコーダは、第２のメモリに蓄積され
たディジタルデータをデコードする。セレクタは、この
デコード結果に基づき、制御回路２０から供給される階
調レベルに応じた複数の基準電圧ＤＶ1 のうちいずれか
１つを選択する。つまり、セレクタは、第２のメモリに
蓄積されたディジタルデータに対応したアナログ信号を
発生させるための一種のＤ／Ａ変換器として機能する。
このようにして複数の基準電圧のうちいずれか１つが選
択され、各データラインＤＬ1,ＤＬ3,ＤＬ5,………, 又
はＤＬ2,ＤＬ4,ＤＬ6,………, に出力される。
【００２０】同様に図１には図示していないが、スキャ
ンバス・ドライバ２１は、例えば、シフトレジスタと、
各スキャンラインＳＬ1 〜ＳＬm に対応して設けられる
ドライバとを備えて構成され得る。かかる構成におい
て、シフトレジスタは、制御回路２０から供給されるス
タート信号（制御信号Ｃ0 ）により動作を開始し、同じ
く制御回路２０から供給されるクロック（制御信号
Ｃ0 ）により歩進して液晶表示パネル１０の表示ライン
毎の各画素のＴＦＴを駆動するための信号を順次発生す
る。なお、上記スタート信号は前述した垂直同期信号Ｖ
Ｓと同じ周期を有し、上記クロックは水平同期信号ＨＳ
と同じ周期を有する。各ドライバは、シフトレジスタの
出力からＴＦＴのオン／オフを制御できる電圧にレベル
変換を行い、それぞれ対応するスキャンラインに出力す
る２値出力回路として機能する。これによって、アナロ
グスイッチであるＴＦＴのゲート電圧を制御してスイッ
チ機能をオン／オフすることができ、各データバス・ド
ライバ２２，２３から出力される各データラインＤＬ1
〜ＤＬn 上の表示データの信号電圧を表示ライン毎にＴ
ＦＴを通して液晶容量に書き込むことができる。
ンバス・ドライバ２１は、例えば、シフトレジスタと、
各スキャンラインＳＬ1 〜ＳＬm に対応して設けられる
ドライバとを備えて構成され得る。かかる構成におい
て、シフトレジスタは、制御回路２０から供給されるス
タート信号（制御信号Ｃ0 ）により動作を開始し、同じ
く制御回路２０から供給されるクロック（制御信号
Ｃ0 ）により歩進して液晶表示パネル１０の表示ライン
毎の各画素のＴＦＴを駆動するための信号を順次発生す
る。なお、上記スタート信号は前述した垂直同期信号Ｖ
Ｓと同じ周期を有し、上記クロックは水平同期信号ＨＳ
と同じ周期を有する。各ドライバは、シフトレジスタの
出力からＴＦＴのオン／オフを制御できる電圧にレベル
変換を行い、それぞれ対応するスキャンラインに出力す
る２値出力回路として機能する。これによって、アナロ
グスイッチであるＴＦＴのゲート電圧を制御してスイッ
チ機能をオン／オフすることができ、各データバス・ド
ライバ２２，２３から出力される各データラインＤＬ1
〜ＤＬn 上の表示データの信号電圧を表示ライン毎にＴ
ＦＴを通して液晶容量に書き込むことができる。
【００２１】図２には制御回路２０の本発明に係る部
分、すなわち表示データ制御部の一構成例が示される。
図示の回路は、垂直同期信号ＶＳに応答して第１，第２
の選択信号ＳＥＬ１，ＳＥＬ２を生成する選択信号生成
回路３０と、第１の選択信号ＳＥＬ１又は第２の選択信
号ＳＥＬ２に基づいて表示データＤＴと固定電圧データ
ＦＤの一方を選択的に出力するセレクタ３５とを有して
いる。セレクタ３５は、例えば、各選択信号ＳＥＬ１，
ＳＥＬ２が“Ｌ”レベルの時は表示データＤＴを、
“Ｈ”レベルの時は固定電圧データＦＤをそれぞれ選択
出力する。この選択出力されたデータは、上表示データ
ＵＤＴ又は下表示データＤＤＴとしてそれぞれデータバ
ス・ドライバ２２又は２３に供給される。
分、すなわち表示データ制御部の一構成例が示される。
図示の回路は、垂直同期信号ＶＳに応答して第１，第２
の選択信号ＳＥＬ１，ＳＥＬ２を生成する選択信号生成
回路３０と、第１の選択信号ＳＥＬ１又は第２の選択信
号ＳＥＬ２に基づいて表示データＤＴと固定電圧データ
ＦＤの一方を選択的に出力するセレクタ３５とを有して
いる。セレクタ３５は、例えば、各選択信号ＳＥＬ１，
ＳＥＬ２が“Ｌ”レベルの時は表示データＤＴを、
“Ｈ”レベルの時は固定電圧データＦＤをそれぞれ選択
出力する。この選択出力されたデータは、上表示データ
ＵＤＴ又は下表示データＤＤＴとしてそれぞれデータバ
ス・ドライバ２２又は２３に供給される。
【００２２】なお、固定電圧データＦＤは、液晶表示パ
ネル１０内の各データラインＤＬ1〜ＤＬn に印加し得
る駆動電圧のうち絶対値レベルが最大の電圧に設定され
ている。また、選択信号生成回路３０は、垂直同期信号
ＶＳを１周期ずつカウントするカウンタ３１（７４ＨＣ
１６３）と、該カウンタのカウント値〔２〕，〔４〕及
び〔８〕をデコードするデコーダ３２（７４ＨＣ１０）
とを有している。ここに各カウント値〔２〕，〔４〕及
び〔８〕は、カウンタ３１が垂直同期信号ＶＳをそれぞ
れ２周期分、４周期分及び８周期分カウントした時に、
“Ｈ”レベルで出力される。この“Ｈ”レベルのカウン
ト値〔２〕は第１の選択信号ＳＥＬ１としてセレクタ３
５に供給され、同様にデコーダ３２の“Ｈ”レベルの出
力は第２の選択信号ＳＥＬ２としてセレクタ３５に供給
される。
ネル１０内の各データラインＤＬ1〜ＤＬn に印加し得
る駆動電圧のうち絶対値レベルが最大の電圧に設定され
ている。また、選択信号生成回路３０は、垂直同期信号
ＶＳを１周期ずつカウントするカウンタ３１（７４ＨＣ
１６３）と、該カウンタのカウント値〔２〕，〔４〕及
び〔８〕をデコードするデコーダ３２（７４ＨＣ１０）
とを有している。ここに各カウント値〔２〕，〔４〕及
び〔８〕は、カウンタ３１が垂直同期信号ＶＳをそれぞ
れ２周期分、４周期分及び８周期分カウントした時に、
“Ｈ”レベルで出力される。この“Ｈ”レベルのカウン
ト値〔２〕は第１の選択信号ＳＥＬ１としてセレクタ３
５に供給され、同様にデコーダ３２の“Ｈ”レベルの出
力は第２の選択信号ＳＥＬ２としてセレクタ３５に供給
される。
【００２３】図２の回路構成によれば、カウンタ３１が
垂直同期信号ＶＳを２周期分カウントする毎に、カウン
ト値〔２〕すなわち第１の選択信号ＳＥＬ１が“Ｈ”レ
ベルとなるので、これを受けてセレクタ３５は、２垂直
周期毎に表示データＤＴと固定電圧データＦＤを交互に
選択出力する。また、カウンタ３１が垂直同期信号ＶＳ
を１４周期分カウントした時に、デコーダ３２の出力す
なわち第２の選択信号ＳＥＬ２が“Ｈ”レベルとなるの
で、これを受けてセレクタ３５は、１４垂直周期と２垂
直周期とで表示データＤＴと固定電圧データＦＤを切り
換えて選択出力する。
垂直同期信号ＶＳを２周期分カウントする毎に、カウン
ト値〔２〕すなわち第１の選択信号ＳＥＬ１が“Ｈ”レ
ベルとなるので、これを受けてセレクタ３５は、２垂直
周期毎に表示データＤＴと固定電圧データＦＤを交互に
選択出力する。また、カウンタ３１が垂直同期信号ＶＳ
を１４周期分カウントした時に、デコーダ３２の出力す
なわち第２の選択信号ＳＥＬ２が“Ｈ”レベルとなるの
で、これを受けてセレクタ３５は、１４垂直周期と２垂
直周期とで表示データＤＴと固定電圧データＦＤを切り
換えて選択出力する。
【００２４】このように図２に示す回路構成によれば、
垂直同期信号ＶＳの１６垂直周期期間のうち２垂直周期
期間は、表示データＤＴに関係なく固定電圧データＦＤ
を駆動電圧として各データラインに印加するようにして
いるので、例えばＥＣＢ方式のように比較的応答速度の
遅い液晶表示パネルでも高速に駆動することが可能とな
る。これは、ＬＣＤ全体としての高速動作に寄与するも
のである。
垂直同期信号ＶＳの１６垂直周期期間のうち２垂直周期
期間は、表示データＤＴに関係なく固定電圧データＦＤ
を駆動電圧として各データラインに印加するようにして
いるので、例えばＥＣＢ方式のように比較的応答速度の
遅い液晶表示パネルでも高速に駆動することが可能とな
る。これは、ＬＣＤ全体としての高速動作に寄与するも
のである。
【００２５】なお、図２の構成例では、セレクタ３５に
供給する選択信号ＳＥＬ１，ＳＥＬ２はカウンタ３１の
カウント値に基づいて生成するようにしたが、かかる選
択信号の生成手段はこれに限定されない。例えば、図示
はしないが垂直同期信号ＶＳを分周した信号を用いて各
選択信号ＳＥＬ１，ＳＥＬ２を生成することも可能であ
る。また、表示データＤＴと固定電圧データＦＤの切り
換えを垂直同期信号ＶＳの何周期毎に行うかは、カウン
タ３１とデコーダ３２の構成を適宜変更すれば任意に変
えられる。
供給する選択信号ＳＥＬ１，ＳＥＬ２はカウンタ３１の
カウント値に基づいて生成するようにしたが、かかる選
択信号の生成手段はこれに限定されない。例えば、図示
はしないが垂直同期信号ＶＳを分周した信号を用いて各
選択信号ＳＥＬ１，ＳＥＬ２を生成することも可能であ
る。また、表示データＤＴと固定電圧データＦＤの切り
換えを垂直同期信号ＶＳの何周期毎に行うかは、カウン
タ３１とデコーダ３２の構成を適宜変更すれば任意に変
えられる。
【００２６】図３には図２の回路で生成された選択信号
に基づく液晶駆動電圧の一波形例が示される。図示の例
では、第１の選択信号ＳＥＬ１に基づいてセレクタ３５
が表示データＤＴと固定電圧データＦＤを２垂直周期
（２ＴVS）毎に交互に選択出力した場合の液晶駆動電圧
（すなわち、データラインに接続される各画素のＴＦＴ
のドレイン電圧）の波形が示されている。図中、Ｔ1 は
表示データＤＴに応じた駆動電圧が印加されている期間
（＝２ＴVS）、Ｔ2 は固定電圧データＦＤに応じた駆動
電圧が印加されている期間（＝２ＴVS）を表す。
に基づく液晶駆動電圧の一波形例が示される。図示の例
では、第１の選択信号ＳＥＬ１に基づいてセレクタ３５
が表示データＤＴと固定電圧データＦＤを２垂直周期
（２ＴVS）毎に交互に選択出力した場合の液晶駆動電圧
（すなわち、データラインに接続される各画素のＴＦＴ
のドレイン電圧）の波形が示されている。図中、Ｔ1 は
表示データＤＴに応じた駆動電圧が印加されている期間
（＝２ＴVS）、Ｔ2 は固定電圧データＦＤに応じた駆動
電圧が印加されている期間（＝２ＴVS）を表す。
【００２７】図４には制御回路２０の本発明に係る部
分、すなわち表示データ制御部の他の構成例が示され
る。図示の回路は、垂直同期信号ＶＳに応答して読み出
し／書き込み（Ｒ／Ｗ）の切り換えを制御する信号（Ｒ
／Ｗ制御信号）を出力するＲ／Ｗ切り換え回路４１と、
Ｒ／Ｗ制御信号に応答するインバータ４２と、クロック
ＣＫ、水平同期信号ＨＳ及び垂直同期信号ＶＳに基づい
てメモリアクセス用のアドレスを生成する回路４３と、
インバータ４２を介して供給されるＲ／Ｗ制御信号とア
ドレス生成回路４３で生成されたアドレス信号に基づい
てデータ読み出し又は表示データＤＴの書き込みが行わ
れるメモリブロック４４と、Ｒ／Ｗ切り換え回路４１か
ら供給されるＲ／Ｗ制御信号とアドレス生成回路４３で
生成されたアドレス信号に基づいてデータ読み出し又は
表示データＤＴの書き込みが行われるメモリブロック４
５と、Ｒ／Ｗ切り換え回路４１から供給されるＲ／Ｗ制
御信号に基づいてメモリブロック４４，４５のいずれか
一方の出力を選択出力するセレクタ４６と、該セレクタ
の出力を表示データＤＴと比較する回路４７と、この比
較結果に基づいて表示データＤＴと固定電圧データＦＤ
の一方を選択出力するセレクタ４８とを有している。
分、すなわち表示データ制御部の他の構成例が示され
る。図示の回路は、垂直同期信号ＶＳに応答して読み出
し／書き込み（Ｒ／Ｗ）の切り換えを制御する信号（Ｒ
／Ｗ制御信号）を出力するＲ／Ｗ切り換え回路４１と、
Ｒ／Ｗ制御信号に応答するインバータ４２と、クロック
ＣＫ、水平同期信号ＨＳ及び垂直同期信号ＶＳに基づい
てメモリアクセス用のアドレスを生成する回路４３と、
インバータ４２を介して供給されるＲ／Ｗ制御信号とア
ドレス生成回路４３で生成されたアドレス信号に基づい
てデータ読み出し又は表示データＤＴの書き込みが行わ
れるメモリブロック４４と、Ｒ／Ｗ切り換え回路４１か
ら供給されるＲ／Ｗ制御信号とアドレス生成回路４３で
生成されたアドレス信号に基づいてデータ読み出し又は
表示データＤＴの書き込みが行われるメモリブロック４
５と、Ｒ／Ｗ切り換え回路４１から供給されるＲ／Ｗ制
御信号に基づいてメモリブロック４４，４５のいずれか
一方の出力を選択出力するセレクタ４６と、該セレクタ
の出力を表示データＤＴと比較する回路４７と、この比
較結果に基づいて表示データＤＴと固定電圧データＦＤ
の一方を選択出力するセレクタ４８とを有している。
【００２８】各メモリブロック４４，４５は、それぞれ
１垂直周期間の表示データを格納し得る記憶容量を有し
ており、垂直同期信号ＶＳに基づいてＲ／Ｗ切り換え回
路４１で生成されるＲ／Ｗ制御信号により、互いに且つ
交互に読み出し動作と書き込み動作が切り換えられるよ
うに制御される。例えば、メモリブロック４４にデータ
の書き込みが行われている垂直周期間は、メモリブロッ
ク４５ではデータの読み出しが行われている。従って、
Ｒ／Ｗ切り換え回路４１は、例えばフリップフロップ等
を用いて、垂直同期信号ＶＳを１／２分周するような回
路構成にすればよい。
１垂直周期間の表示データを格納し得る記憶容量を有し
ており、垂直同期信号ＶＳに基づいてＲ／Ｗ切り換え回
路４１で生成されるＲ／Ｗ制御信号により、互いに且つ
交互に読み出し動作と書き込み動作が切り換えられるよ
うに制御される。例えば、メモリブロック４４にデータ
の書き込みが行われている垂直周期間は、メモリブロッ
ク４５ではデータの読み出しが行われている。従って、
Ｒ／Ｗ切り換え回路４１は、例えばフリップフロップ等
を用いて、垂直同期信号ＶＳを１／２分周するような回
路構成にすればよい。
【００２９】セレクタ４６は、Ｒ／Ｗ制御信号により、
読み出し動作を行っているメモリブロック４４又は４５
のデータを選択出力する。例えば、Ｒ／Ｗ制御信号が
“Ｈ”レベルの時にメモリブロック４５がデータ読み出
しを行い、メモリブロック４４がデータ書き込みを行う
ものとすれば、この“Ｈ”レベルのＲ／Ｗ制御信号に基
づいてセレクタ４６はメモリブロック４５のデータを選
択出力する。
読み出し動作を行っているメモリブロック４４又は４５
のデータを選択出力する。例えば、Ｒ／Ｗ制御信号が
“Ｈ”レベルの時にメモリブロック４５がデータ読み出
しを行い、メモリブロック４４がデータ書き込みを行う
ものとすれば、この“Ｈ”レベルのＲ／Ｗ制御信号に基
づいてセレクタ４６はメモリブロック４５のデータを選
択出力する。
【００３０】セレクタ４８は、比較回路４７の比較結果
が「一致」を指示する時は表示データＤＴを、「不一
致」を指示する時は固定電圧データＦＤをそれぞれ選択
出力する。この選択出力されたデータは、上表示データ
ＵＤＴ又は下表示データＤＤＴとしてそれぞれデータバ
ス・ドライバ２２又は２３に供給される。図４に示す回
路構成によれば、比較回路４７により、表示データＤＴ
がメモリブロック４４又は４５に記憶された１垂直周期
前の表示データと比較され、両者が一致した場合には、
セレクタ４８により表示データＤＴが選択出力され、各
データバス・ドライバ２２，２３に供給される。また、
両者のデータが不一致の場合には、セレクタ４８により
固定電圧データＦＤが選択出力され、各データバス・ド
ライバ２２，２３に供給される。
が「一致」を指示する時は表示データＤＴを、「不一
致」を指示する時は固定電圧データＦＤをそれぞれ選択
出力する。この選択出力されたデータは、上表示データ
ＵＤＴ又は下表示データＤＤＴとしてそれぞれデータバ
ス・ドライバ２２又は２３に供給される。図４に示す回
路構成によれば、比較回路４７により、表示データＤＴ
がメモリブロック４４又は４５に記憶された１垂直周期
前の表示データと比較され、両者が一致した場合には、
セレクタ４８により表示データＤＴが選択出力され、各
データバス・ドライバ２２，２３に供給される。また、
両者のデータが不一致の場合には、セレクタ４８により
固定電圧データＦＤが選択出力され、各データバス・ド
ライバ２２，２３に供給される。
【００３１】つまり、表示データＤＴが変化した場合の
み、固定電圧データＦＤが液晶表示パネル１０内の各デ
ータラインに駆動電圧として印加され、その後、変化し
た表示データに応じた駆動電圧が各データラインに印加
される。これによって、図２に示す回路と同様、比較的
応答速度の遅い特性を持った液晶表示パネルでも高速に
駆動することが可能となる。
み、固定電圧データＦＤが液晶表示パネル１０内の各デ
ータラインに駆動電圧として印加され、その後、変化し
た表示データに応じた駆動電圧が各データラインに印加
される。これによって、図２に示す回路と同様、比較的
応答速度の遅い特性を持った液晶表示パネルでも高速に
駆動することが可能となる。
【００３２】
【発明の効果】以上説明したように本発明によれば、Ｅ
ＣＢ方式のように比較的応答速度の遅い特性を持った液
晶表示パネルでも高速に駆動することが可能となるの
で、その平均応答速度を速くすることができる。これ
は、ＬＣＤ全体としての高速動作に大いに寄与するもの
である。
ＣＢ方式のように比較的応答速度の遅い特性を持った液
晶表示パネルでも高速に駆動することが可能となるの
で、その平均応答速度を速くすることができる。これ
は、ＬＣＤ全体としての高速動作に大いに寄与するもの
である。
【図１】本発明の一実施例に係るアクティブマトリクス
型ＬＣＤの全体構成を概略的に示したブロック図であ
る。
型ＬＣＤの全体構成を概略的に示したブロック図であ
る。
【図２】図１における制御回路の本発明に係る部分の一
構成例を示す図である。
構成例を示す図である。
【図３】図２の回路で生成された選択信号に基づく液晶
駆動電圧の一例を示す波形図である。
駆動電圧の一例を示す波形図である。
【図４】図１における制御回路の本発明に係る部分の他
の構成例を示す図である。
の構成例を示す図である。
【図５】典型的なＴＦＴ−ＬＣＤにおける１画素の構成
と液晶駆動電圧の波形を示す図である。
と液晶駆動電圧の波形を示す図である。
【図６】液晶駆動電圧に対する光の透過特性を示す図で
ある。
ある。
１０…液晶表示パネル ２０…制御回路 ２１…スキャンバス・ドライバ ２２，２３…データバス・ドライバ ３０…選択信号生成回路 ３１…カウンタ ３２…デコーダ ３５…セレクタ ４４，４５…メモリブロック ４７…比較回路 ４８…セレクタ ＣＫ…タイミング用クロック ＤＬ1 〜ＤＬn …データライン ＤＴ…表示データ ＦＤ…特定の電圧データ（固定電圧データ） ＨＳ…水平同期信号 Ｐij…画素 ＳＥＬ１，ＳＥＬ２…選択信号 ＳＬ1 〜ＳＬm …スキャンライン ＶＳ…垂直同期信号 ＴVS…垂直同期信号ＶＳの１垂直周期期間
───────────────────────────────────────────────────── フロントページの続き (72)発明者 小野寺 俊也 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 岸田 克彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (7)
- 【請求項１】 アクティブマトリクス型の液晶表示パネ
ルを備えた液晶表示装置において、 少なくとも表示データ（ＤＴ）及び垂直同期信号（Ｖ
Ｓ）に基づいて前記液晶表示パネル内の各データライン
につながる各画素への表示データの書き込みを制御する
表示データ制御回路を具備し、 該表示データ制御回路により、前記垂直同期信号の所定
数の垂直周期期間において少なくとも１垂直周期期間
は、前記表示データにかかわらず特定の電圧データ（Ｆ
Ｄ）を前記各データラインに印加することを特徴とする
液晶表示装置。 - 【請求項２】 前記表示データ制御回路は、前記表示デ
ータと前記特定の電圧データのいずれか一方を選択信号
（ＳＥＬ１，ＳＥＬ２）に基づいて選択出力するセレク
タ（３５）と、前記垂直同期信号に基づいて前記選択信
号を生成する回路（３０）とを有することを特徴とする
請求項１に記載の液晶表示装置。 - 【請求項３】 前記選択信号を生成する回路は、前記垂
直同期信号を１周期ずつカウントするカウンタ（３１）
と、該カウンタによる少なくとも１つの所定数周期分の
カウント値をデコードするデコーダ（３２）とを有し、
前記カウンタ及びデコーダの少なくとも一方の出力から
前記選択信号を生成することを特徴とする請求項２に記
載の液晶表示装置。 - 【請求項４】 前記選択信号を生成する回路は、前記垂
直同期信号を分周する手段を有し、該分周された信号か
ら前記選択信号を生成することを特徴とする請求項２に
記載の液晶表示装置。 - 【請求項５】 アクティブマトリクス型の液晶表示パネ
ルを備えた液晶表示装置において、 少なくとも表示データ（ＤＴ）及び垂直同期信号（Ｖ
Ｓ）に基づいて前記液晶表示パネル内の各データライン
につながる各画素への表示データの書き込みを制御する
表示データ制御回路を具備し、 該表示データ制御回路により、前記表示データが変化し
た時に少なくとも１垂直周期期間は特定の電圧データ
（ＦＤ）を前記各データラインに印加し、その後前記変
化した表示データに応じた駆動電圧を前記各データライ
ンに印加することを特徴とする液晶表示装置。 - 【請求項６】 前記表示データ制御回路は、前記垂直同
期信号の１垂直周期期間における表示データを記憶する
メモリ手段（４４，４５）と、現垂直周期期間における
表示データを前記メモリ手段に記憶された１垂直周期期
間前の表示データと比較する手段（４７）と、該比較の
結果に基づいて現表示データ又は前記特定の電圧データ
を選択的に出力するセレクタ（４８）とを有することを
特徴とする請求項５に記載の液晶表示装置。 - 【請求項７】 前記特定の電圧データは、前記各データ
ラインに印加し得る駆動電圧のうち絶対値レベルが最大
の電圧に設定されていることを特徴とする請求項１から
６のいずれか一項に記載の液晶表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24283794A JPH08106271A (ja) | 1994-10-06 | 1994-10-06 | 液晶表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24283794A JPH08106271A (ja) | 1994-10-06 | 1994-10-06 | 液晶表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08106271A true JPH08106271A (ja) | 1996-04-23 |
Family
ID=17095036
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24283794A Withdrawn JPH08106271A (ja) | 1994-10-06 | 1994-10-06 | 液晶表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08106271A (ja) |
-
1994
- 1994-10-06 JP JP24283794A patent/JPH08106271A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3476241B2 (ja) | アクティブマトリクス型表示装置の表示方法 | |
| JP3253481B2 (ja) | メモリインターフェイス回路 | |
| KR100654073B1 (ko) | 전기 광학장치 및 그 구동방법, 액정 표시장치 및 그 구동방법, 전기 광학장치의 구동회로 및 전자기기 | |
| JP3538841B2 (ja) | 表示装置及び電子機器 | |
| US20140078035A1 (en) | Electrophoretic display device and driving method thereof | |
| US4395709A (en) | Driving device and method for matrix-type display panel using guest-host type phase transition liquid crystal | |
| US20080013005A1 (en) | Display Devices and Driving Method Therefor | |
| KR20040030873A (ko) | 액정디스플레이용 행 어드레싱 회로 | |
| US5801671A (en) | Liquid crystal driving device | |
| US6597335B2 (en) | Liquid crystal display device and method for driving the same | |
| JP4599049B2 (ja) | 表示装置及びこれを用いた携帯機器 | |
| JPH08106271A (ja) | 液晶表示装置 | |
| JPH03189621A (ja) | 液晶装置およびその駆動方法 | |
| JP2002149119A (ja) | 液晶表示装置の駆動方法および駆動回路 | |
| JP3960043B2 (ja) | 液晶表示装置の駆動方法および駆動回路 | |
| JP3632957B2 (ja) | アクティブマトリクス型表示装置 | |
| JPH0230028B2 (ja) | ||
| JPH11142807A (ja) | 液晶駆動回路および液晶駆動方法 | |
| JP2003131265A (ja) | 液晶表示装置の駆動方法 | |
| WO2007010482A2 (en) | Display devices and driving method therefor | |
| JPH02116823A (ja) | 表示装置の駆動法 | |
| JPS6363094A (ja) | 表示装置 | |
| JP2001275128A (ja) | 情報表示装置、表示方法及び筆記方法 | |
| JPH07253766A (ja) | 表示装置の駆動回路及び表示装置及び表示方法 | |
| KR100350533B1 (ko) | 쌍안정 트위스티드네마틱 액정소자의 계조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020115 |