JPH08102491A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】 【目的】 必要となる配線チャネルをそのままで、パラ
レル信号配線の信号伝播遅延時間のばらつきを防止する
こと。 【構成】 複数の論理信号線がパラレルに配置されたパ
ラレル信号配線を有する半導体集積回路において、前記
複数のパラレル信号配線の一本置きごとに、信号の論理
値を反転するインバータを中継アンプとして、そのパラ
レル信号配線の所定位置に設ける。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路に関
し、特に、ディレイ（信号伝播遅延時間）を考慮して設
計する論理生成技術、配置技術、配線技術を必要とする
半導体集積回路に適用して有効な技術に関するものであ
る。

【０００２】

【従来の技術】従来の半導体集積回路におけるディレイ
を考慮した配線方法としては、例えば特開平０４−１５
１８５３号公報に記載されている配線方法が知られてい
る。これは、半導体集積回路の自動配線処理後にディレ
イ計算を行い、ディレイ違反となった配線について、パ
ラレル配線を取り除くことにより、パラレル配線との間
の負荷容量によるディレイを短縮するものであった。

【０００３】

【発明が解決しようとする課題】本発明者は、上記従来
技術を検討した結果、以下の問題点を見いだした。

【０００４】上記従来技術は、バス配線のように多数の
信号線の始点となるゲートと終点となるゲートがそれぞ
れ近くに配置され、しかも長距離転送となっているよう
な場合は、それらの多くの配線が同時にクリティカルパ
スとなってパラレル信号配線の径路を変更する際に、径
路を変更する配線の物量が多く配線径路が見つからず変
更が不可能な場合や、またあらかじめパラレル配線を禁
止して隣接配線チャネルを空けると配線チャネルは２倍
必要となって他の配線ができなくなるという問題があ
る。

【０００５】また、パラレル信号配線で特に問題となる
のは、隣接信号線の信号状態によってパラレル配線容量
が変動し、信号伝播遅延時間がばらつくという点であ
る。

【０００６】例えば、２つのパラレル信号配線間の信号
の電位が同時にハイ（Ｈｉ）に切り替わるとすると、両
配線間のパラレル配線容量はほとんど０となり、一方が
ロー（Ｌｏｗ）からＨｉへ、他方がＨｉからＬｏｗへ同
時に切り替わったとすると両配線間のパラレル配線容量
は、最大（信号の電位変化がない、すなわち、Ｌｏｗま
たはＨｉの固定の信号配線から影響を受けるパラレル配
線容量のほぼ倍）となる。

【０００７】この他方側の信号の電位及び切り替わるタ
イミングは特殊な場合を除いて不確定となり、パラレル
配線容量が変化するので、転送経路の信号伝播遅延時間
はばらつくことになり、このばらつきは平行配線距離が
長ければ長いほど大きくなる。

【０００８】このような信号配線について、ばらつきを
減らすためにはパラレル信号配線を無くして信号配線間
を空ければ良いが、長距離配線のため配線物量がもとも
と多くそれに対してさらに倍の配線チャネルを確保しな
ければならないという問題点があった。

【０００９】本発明の目的は、必要となる配線チャネル
をそのままで、パラレル信号配線の信号伝播遅延時間の
ばらつきを防止することが可能な技術を提供することに
ある。

【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。

【００１１】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【００１２】複数の論理信号線がパラレルに配置された
パラレル信号配線を有する半導体集積回路において、前
記複数のパラレル信号配線の一本置きごとに、信号の論
理値を反転するインバータを中継アンプとして、そのパ
ラレル信号配線の所定位置に設ける。

【００１３】

【作用】上述した手段によれば、複数（例えば、２本）
の論理信号線がパラレルに配置されたパラレル信号配線
を有する半導体集積回路において、２つのパラレル信号
配線の一方の中間にインバータを挿入することにより、
両者信号配線の信号の電位が同時にＨｉに切り替わる場
合を取り挙げてみると、インバータの挿入位置前のパラ
レル信号配線間のパラレル配線容量はほとんど０とな
り、インバータの挿入位置後のパラレル信号配線間のパ
ラレル配線容量は電位変化が逆になり、信号の電位変化
がない、すなわち、ＬｏｗまたはＨｉの固定の信号配線
から影響を受けるパラレル配線容量のほぼ倍になる。

【００１４】従って、インバータの挿入位置前後のパラ
レル信号配線のパラレル配線容量の合計（パラレル信号
配線におけるパラレル配線容量）は、信号の電位変化が
ない、すなわち、ＬｏｗまたはＨｉの固定の信号配線か
ら影響を受けるパラレル配線容量と等しいとみなすこと
ができるので、そのパラレル配線容量で設計すること
で、必要となる配線チャネルをそのままで、パラレル信
号配線の信号伝播遅延時間のばらつきを防止することが
可能となる。

【００１５】以下、本発明の構成について、実施例とと
もに説明する。

【００１６】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。

【００１７】

【実施例】図１は、本発明の一実施例である半導体集積
回路における２本のパラレル信号配線を示した図であ
る。

【００１８】図１において、ｇ１０１，ｇ１０２，ｇ１
０３，ｇ１０４はゲート、ｓｉｇ１０１，ｓｉｇ１０
２，ｓｉｇ１０５は信号、ｇ１０５はインバータをそれ
ぞれ示す。

【００１９】本実施例の半導体集積回路におけるゲート
ｇ１０１からｇ１０３への信号配線とゲートｇ１０２か
らｇ１０４への信号配線において、ゲートｇ１０２から
ｇ１０４への信号がどのような状態であっても、パラレ
ル配線間のパラレル配線容量を一定値にするためにゲー
トｇ１０２からｇ１０４への配線経路の中間点にインバ
ータｇ１０５を挿入してある。

【００２０】ここで、図１に示すように、ゲートｇ１０
１からの信号がＬｏｗからＨｉに切り替わり（ｓｉｇ１
０１）、ゲートｇ１０２からの信号ＨｉからＬｏｗに切
り替わる（ｓｉｇ１０２）とすると、インバータｇ１０
５挿入位置前のパラレル配線容量は、信号の電位変化な
しのとき（ＬｏｗまたはＨｉの固定の信号配線から影響
を受けるパラレル配線容量）のおよそ倍であり、インバ
ータｇ１０５挿入位置後のパラレル配線容量は、インバ
ータｇ１０５により信号電位が反転されるため、０とな
る。

【００２１】このため、インバータｇ１０５挿入位置前
後のｓｉｇ１０２及びｓｉｇ１０５から影響を受けるパ
ラレル配線容量の合計、すなわち、パラレル配線間のパ
ラレル配線容量は、ゲートｇ１０２からｇ１０４への信
号配線の信号電位が無変化の状態のパラレル配線容量
（ＬｏｗまたはＨｉの固定の信号配線から影響を受ける
パラレル配線容量）とほぼ同じになる。

【００２２】したがって、ゲートｇ１０２からｇ１０４
への信号配線の信号電位がどのように変化しても、常に
一定のＬｏｗまたはＨｉの固定の信号配線から影響を受
けるパラレル配線容量で設計可能になり、パラレル信号
配線の信号伝播遅延時間のばらつきを防止することが可
能となる。

【００２３】これは、パラレル信号配線において、イン
バータ挿入位置後で信号が反転される配線長とインバー
タを挿入位置前の信号が反転されない配線長を等しくす
ることで、パラレル信号配線の信号がどのように変化し
ても、パラレル配線容量は、ＬｏｗまたはＨｉの固定の
信号配線から影響を受けるパラレル配線容量として等価
できるからである。

【００２４】次に、図２に示すように、始点ゲートｇ２
０１〜ｇ２０４と終点ゲートｇ２１１〜ｇ２１４がそれ
ぞれ近くに配置されている４本の長距離転送信号配線グ
ループの隣接配線間のパラレル配線容量を一定値にする
ように配線する配線方法について説明する。

【００２５】本実施例における半導体集積回路のパラレ
ル信号配線の配線方法は、まず、隣接するパラレル信号
配線の配線順序をＬ２０１，Ｌ２０２，Ｌ２０３，Ｌ２
０４の順に決定する。

【００２６】そして、隣接する信号配線に対して一つ置
きにインバータｇ２２２とｇ２２４を挿入し、その先の
配線をそれぞれＬ２２２，Ｌ２２４とする。

【００２７】また、実際にはインバータのゲート遅延が
あるので、隣接する信号配線で信号変化のタイミングを
同じにするために正極の中継アンプｇ２２１とｇ２２３
をインバータを挿入しない方の信号配線に挿入し、その
先の配線をそれぞれＬ２２１，Ｌ２２３とする。

【００２８】さらに、挿入した中継アンプの前の信号線
Ｌ２０１，Ｌ２０２，Ｌ２０３，Ｌ２０４の隣接配線順
序と中継アンプの後の信号線Ｌ２２１，Ｌ２２２，Ｌ２
２３，Ｌ２２４の隣接配線順序を同じにして同様に配線
する。

【００２９】これによって、すべてのパラレル配線容量
を隣接する信号配線の信号状態にかかわらず同じにする
ことができる。

【００３０】次に、ＣＡＤシステムを用いて、上記のイ
ンバータ或いは正極アンプを自動的に挿入し、さらに、
それらの配置及び配線を自動的に行なう場合について、
図３〜図７を用いて詳細に説明する。

【００３１】図３は、そのＣＡＤシステムにおける動作
を説明するための図である。

【００３２】図３において、ｆ３０１は部品情報ライブ
ラリ、ｆ３０２Ａ，ｆ３０２Ｂは、論理情報ファイル、
ｆ３０３は配線情報ファイルをそれぞれ示す。

【００３３】本実施例のＣＡＤシステムを用いた自動配
線の手順は、図３に示すように、まず、論理情報ファイ
ルｆ３０２Ａより始点ゲートと終点ゲートの結線情報及
び配置情報を入力し、部品情報ライブラリｆ３０１より
インバータ及び正極アンプ及び始点ゲートの正極出力ピ
ンと負極出力ピンの情報を入力する。

【００３４】入力されたそれらの情報より、長距離配線
グループを抽出する（Ｐ３０１）。続いて、パラレル信
号配線の配線順序を決定する（Ｐ３０２）。

【００３５】そして、パラレル信号配線について交互に
インバータと正極アンプを挿入する（Ｐ３０３）。その
時インバータを奇数個挿入した場合には論理的等価性を
保証するために始点ゲートの出力ピンの極性を反転させ
る。そして、それらの論理変換情報を論理情報ファイル
ｆ３０２Ａの情報に更新し、論理情報ファイルｆ３０２
Ｂとして出力する。

【００３６】このようにして、図４に示すように、ゲー
トｇ４０１，ｇ４０３間には正極アンプｇ４０５を挿入
し、ゲートｇ４０２，ｇ４０４間にはインバータｇ４０
６を挿入して始点ゲートｇ４０２の出力ピンの極性を反
転させた論理結線情報を自動的に作成する。

【００３７】さらに、図４の例のように挿入するゲート
がそれぞれ一つならば、始点ゲートと終点ゲートの中間
点に自動配置して、図４のように正極アンプｇ４０５，
インバータｇ４０６を始点ゲート、終点ゲート間がそれ
ぞれＬ／２となる位置を自動探索し、配置する（Ｐ３０
４）。

【００３８】また、図３に示すＣＡＤシステムの配線方
法において、パラレル信号配線順序が変わると一つ置き
にインバータを挿入する効果が無くなるので、常に、配
線順序を守って自動的に配線し、その結果を配線情報フ
ァイルｆ３０４に出力する（Ｐ３０５）。

【００３９】このようにして、図５に示すように、Ｌ５
０１からＬ５０４とＬ５１１からＬ５１４の配線順序を
守り、互いに隣接する配線として自動配線する。

【００４０】さらに、図３のＣＡＤシステムの中継アン
プ挿入処理（Ｐ３０３）において、挿入する中継アンプ
がそれぞれ複数個となる場合は、ｐ３０４において始点
ゲートから終点ゲートまでの途中の信号線の論理値を認
識して、転送元の信号と同じ論理値をもつ信号線の配線
長の合計と、インバータにより論理値を反転させている
信号線の配線長との合計が同じになるようにそれぞれの
中継アンプを自動配置する。

【００４１】例えば、図７のように、始点ゲートから終
点ゲートまでの転送距離をＬとすると、まずインバータ
によって論理値が反転されるＬ７１２の配線長とそうで
ないＬ７０２とＬ７２２の配線長合計が等しくなるよう
にインバータｇ７１２とｇ７２２の配置位置を決定す
る。

【００４２】つまり、Ｌ７１２の配線長をＬ／２とし、
Ｌ７０２の配線長をＬ’とするとＬ７２２の配線長を
（Ｌ／２−Ｌ’）とする。同様にインバータｇ７１４，
ｇ７２４の配置位置を決定する。

【００４３】或いは、配線長の代わりに、論理値が反転
されるＬ７１２のパラレル配線容量と、そうでないＬ７
０２とＬ７２２のパラレル配線容量の合計が等しくなる
ようにインバータｇ７１２とｇ７２２の配置位置を決定
し、同様にインバータｇ７１４，ｇ７２４の配置位置を
決定する。

【００４４】次に、インバータによって論理値を反転し
ないで転送する信号については、ゲートによる遅延も揃
えるために、正極アンプｇ７１１とｇ７１３はインバー
タｇ７１２とｇ７１４のそばに配置し、正極アンプｇ７
２１とｇ７２３はインバータｇ７２２とｇ７２４のそば
に配置する。

【００４５】その後、前述のように常にパラレル信号配
線順序を守って、図７のようにＬ７０１からＬ７０４と
Ｌ７１１からＬ７１４とＬ７２１からＬ７２４の配線順
序を守り、互いに隣接する配線として自動配線する。

【００４６】上述した図３におけるＣＡＤシステムのよ
うに、後から正極アンプ或いはインバータを生成して最
適位置を探索するのでは、パラレル信号配線グループの
数が多い場合、また、挿入する中継アンプの数が多い場
合、配置する場所が無いことが生じてくる。

【００４７】次に、予め正極アンプとインバータを埋め
込んでおき、その情報をチップマスタ情報ファイルとし
て持つＣＡＤシステムについて図６を用いて説明する。

【００４８】図６に示すＣＡＤシステムでは、まず、あ
らかじめ正極アンプとインバータを埋め込んでおきその
情報をチップマスタ情報ファイルｆ６０１に格納してお
き、その中継アンプの埋め込み情報を入力し、かつ、図
３で示したＣＡＤシステムと同様に、論理情報ファイル
ｆ３０２Ａより始点ゲートと終点ゲートの結線情報及び
配置情報を入力し、部品情報ライブラリｆ３０１よりイ
ンバータ及び正極アンプ及び始点ゲートの正極出力ピン
と負極出力ピンの情報を入力する。

【００４９】そして、長距離転送配線ｓｉｇ６０１とｓ
ｉｇ６０２を抽出し（ｐ６０１）、配線順序を決定する
（ｐ６０２）。

【００５０】そして、例えば、ｓｉｇ６０２にはインバ
ータをｓｉｇ６０１には正極アンプを挿入することを決
定し、ゲートｇ６０２の出力ピンの極性を反転する（ｐ
６０３）。

【００５１】次に、あらかじめ埋め込んでいるインバー
タｇ６２１からｇ６２４までのうち前後の配線長あるい
はパラレル配線容量が等しくなる位置としてインバータ
ｇ６２２を選択しｓｉｇ６０２に挿入する（ｐ６０
４）。

【００５２】さらに、選択したインバータｇ６２２の最
も近くの正極アンプｇ６１２をｓｉｇ６０１に挿入す
る。

【００５３】その後、Ｌ６０１とＬ６０２及びＬ６１２
とＬ６２２が隣接する配線となるように自動配線する
（ｐ６０５）。

【００５４】そして、それらの論理変換情報を論理情報
ファイルｆ３０２Ｂとして更新し、配線結果を配線情報
ファイルｆ３０４に出力する。

【００５５】以上本発明によれば、半導体集積回路にお
ける長距離転送信号線グループの途中にインバータと正
極アンプを交互に挿入して適切な位置に配置し、配線順
序を守って隣接するように配線することにより、配線チ
ャネルを余分に使うことなくパラレル配線容量の不確定
要素によるばらつきを無くすことができ、パラレル信号
配線の信号伝播遅延時間のばらつきを防止することが可
能となる。

【００５６】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。

【００５７】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。

【００５８】半導体集積回路におけるパラレル信号配線
において、隣接する信号配線の信号電位がどのように変
化しても、常に一定のＬｏｗまたはＨｉの固定の信号配
線から影響を受けるパラレル配線容量で設計可能にな
り、パラレル信号配線の信号伝播遅延時間のばらつきを
防止することが可能となる。

【図面の簡単な説明】

【図１】本発明の一実施例である半導体集積回路におけ
る２本のパラレル信号配線を示した図である。

【図２】本発明の一実施例である半導体集積回路におけ
る４本のパラレル信号配線を示した図である。

【図３】本実施例の半導体集積回路を設計するＣＡＤシ
ステムの動作を説明するための図である。

【図４】ＣＡＤシステムによって論理変換された論理と
中継アンプの自動配置を説明するための図である。

【図５】ＣＡＤシステムによって論理変換された論理と
中継アンプの自動配置を説明するための図である。

【図６】本実施例の半導体集積回路を設計するＣＡＤシ
ステムの動作を説明するための図である。

【図７】ＣＡＤシステムによって論理変換された論理と
中継アンプの自動配置を説明するための図である。

【符号の説明】

ｇ１０１〜ｇ１０４，ｇ２０１〜ｇ２０４，ｇ２１１〜
ｇ２１４，ｇ４０１〜ｇ４０３，ｇ５０１〜ｇ５０４，
ｇ５１１〜ｇ５１４，ｇ７０１〜ｇ７０４，ｇ７３１〜
ｇ７３４…ゲート、ｇ１０５，ｇ２２２，ｇ２２４，ｇ
４０６，ｇ７１２，ｇ７１４，ｇ７２２，ｇ７２４…イ
ンバータ、ｇ２２１，ｇ２２３，ｇ４０５，ｇ７１１，
ｇ７１３，ｇ７２１，ｇ７２３…正極アンプ、Ｌ２０１
〜Ｌ２０４，Ｌ２２１〜Ｌ２２４，Ｌ５０１〜Ｌ５０
４，Ｌ５１１〜Ｌ５１４，Ｌ７０１〜Ｌ７０４，Ｌ７１
１〜Ｌ７１４，Ｌ７２１〜Ｌ７２４…配線、ｆ３０１…
部品情報ライブラリ、ｆ３０２Ａ，ｆ３０２Ｂ…論理情
報ファイル、ｆ３０３…配線情報ファイル、ｆ６０１…
チップマスタ情報ファイル。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁶ 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/822 Ｈ０１Ｌ 27/04 Ｈ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 複数の論理信号線がパラレルに配置され
   たパラレル信号配線を有する半導体集積回路において、 前記複数のパラレル信号配線の一本置きごとに、信号の
   論理値を反転するインバータを中継アンプとして、その
   パラレル信号配線の所定位置に設けたことを特徴とする
   半導体集積回路。