JPH0794711A

JPH0794711A - 半導体装置

Info

Publication number: JPH0794711A
Application number: JP5187600A
Authority: JP
Inventors: Akira Honma; 明本間
Original assignee: Victor Company of Japan Ltd
Current assignee: Victor Company of Japan Ltd
Priority date: 1993-06-30
Filing date: 1993-06-30
Publication date: 1995-04-07

Abstract

(57)【要約】【目的】液晶駆動に好適なＣＣＤモジュールを提供す
る。【構成】同一画素内の垂直ＣＣＤシフトレジスタ３と
出力接合部４とは、フィールド酸化膜７とトランスファ
電極８とによって分離されている。また、同一画素内に
は、トランスファ電極８以外に垂直ＣＣＤシフトレジス
タ３に形成される２つの垂直ＣＣＤ電極１０，１１とリ
セット電極１２とがそれぞれＭＯＳゲート電極として設
けられている。さらに、出力接合部４には、コンタクト
孔５を通じて外部に電圧を印加するための出力電極１３
が設けられ、リセット電極１２を挟んで出力接合部４の
反対側にはリセット接合部６が形成されている。そし
て、出力接合部４はリセット接合部６から移動された電
荷のうち垂直ＣＣＤ電極１０下の信号電荷に対応した電
荷量を垂直ＣＣＤシフトレジスタ３に移動して、残った
電荷に対応する電圧を出力電極１３に誘起する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置に係り、特
に投射型液晶表示装置などの高精細液晶表示装置の液晶
を駆動するのに好適なＣＣＤ（Charge Coupled Device
）に関するものである。

【０００２】

【従来の技術】投射型液晶表示装置などの液晶を使用し
て画像を表示する表示装置は、ＴＦＴ（Thin Film Tran
sistor）を使用したアクティブマトリックス型の液晶パ
ネルを使用して、１５０万画素や２００万画素の表示を
可能にしている。そして、この液晶パネルは、図７
（Ａ），（Ｂ）に示すように、ＴＦＴ４１がゲートバス
ライン（ゲートライン）４２とソースバスライン（デー
タライン）４３の交差部に各画素電極４４とは直列に接
続されるように設けられ、液晶層４５を挟んで全画素に
対して共通の電極（共通電極）４６が全面に形成され、
これらをガラス４７，４８が挟んでいる。そして、表示
する映像信号を駆動信号に変換してそれぞれゲートドラ
イバ４９、ソースドライバ（コムドライバ）５０からゲ
ートバスライン４２とソースバスライン４３に供給し、
画像に対応するＴＦＴ４１をオンしにて、各画素電極４
４と共通電極４６との間に電圧をかけることにより、各
画素ごとに液晶層４５の配向方向を変化させて、ガラス
４７の下から照射されるバックライトの光を透過させた
り遮断させたりして画像を表示させている。

【０００３】このようにＴＦＴ４１を用いた液晶パネル
とその駆動回路４９，５０を含めた液晶モジュールは、
以下に記す（ａ）〜（ｄ）のような欠点があった。

【０００４】（ａ）アモルファスシリコンやポリシリコ
ンを使用したＴＦＴは、電流駆動能力が低いので、個々
のＴＦＴの形状を小さくすると高速で駆動することがで
きなくなる。その結果、２００万画素の液晶モジュール
では、画面サイズを４〜５インチ以下に小形化すること
ができなかった。この結果、光学系を小さくすることが
できず、装置全体を小形化することが困難であった。

【０００５】（ｂ）また、光を照射した状態でＴＦＴを
長時間駆動すると、ゲート絶縁膜の膜質が変化して、し
きい値電圧が変わり、色むらを生じることがあった。

【０００６】（ｃ）さらに、ＴＦＴはリーク電流が大き
いので、ＴＦＴがオフになって電極の電圧を保持してい
る期間にも電圧変化が生じてコントラストが悪くなると
いう問題点があった。

【０００７】（ｄ）そして、液晶モジュールに必要な全
ての周辺回路をＴＦＴと同じチップ内に作り込むことは
難しく、周辺回路を形成したＳｉＬＳＩチップと配線結
合しなければならない等、組み立て工程が繁雑となって
いた。

【０００８】一方、このような問題点を解決するため、
ＴＦＴを使用する変わりにシリコン単結晶内にＭＯＳＦ
ＥＴ（Metal Oxide Semiconductor Field Effect Trans
istor ）をマトリクス状に配置し、液晶パネルを駆動し
ようとする試みもなされている。シリコン結晶内に形成
されたＭＯＳＦＥＴは、電流駆動能力が高く、ゲート絶
縁膜が安定であり、リーク電流も少なく、周辺回路もチ
ップとして作り込めるので、上記したＴＦＴにおいて生
じる各種の欠点は生じない。しかしながら、フォトリソ
グラフィーにおけるステッパの最大露光可能範囲などの
制約により、単結晶シリコンでの実用的なチップサイズ
の上限は、１６×１６ｍｍ²程度が限界であり、この大
きさ内に２００万画素に対応するＭＯＳＦＥＴを製造し
ようとすると、ＭＯＳＦＥＴを駆動するためのシフトレ
ジスタをその中に作ることができず、別のチップとして
構成しなければならなかった。

【０００９】そこで、シリコン単結晶にＭＯＳＦＥＴの
マトリックスを形成するのではなく、ＣＣＤを形成して
液晶を駆動しようとする試みもなされている。ＣＣＤ
は、それ自体に電荷転送機能を有しているので、ＣＣＤ
の駆動回路は、ＭＯＳＦＥＴの駆動回路に比べて簡単に
構成することができ、チップ面積による制約が少なくな
る。また、ＭＯＳＦＥＴの場合と同様にシリコン単結晶
を使用することにより得られる特徴はそのままＣＣＤを
形成した場合にもあてはまるので、高性能で高精細な液
晶モジュールを作ることができる可能性がある。

【００１０】そして、「１９９１・ＳＰＩＥ予稿集Ｐ
２３７１９９１．２．２５」には、図６に示すような
液晶駆動用ＣＣＤモジュールが開示されている。なお、
図中の矢印は電荷の流れを示すものである。同図に示す
ＣＣＤは、信号入力回路１から入った信号電荷が水平Ｃ
ＣＤシフトレジスタ３２に順次供給され、この水平ＣＣ
Ｄシフトレジスタ３２全体に信号電荷が蓄積されると、
垂直ＣＣＤシフトレジスタ３３に順次供給されて、２次
元的に電荷を分布させた後、チップ裏面に転送してこの
裏面に形成されている液晶駆動用電極３１に出力して電
圧を得るように構成したものである。

【００１１】

【発明が解決しようとする課題】図６に示した従来の液
晶駆動用ＣＣＤモジュールは、チップの表面から裏面側
へ電荷を転送しているので、その間に電荷が拡散して解
像度が悪くなるという欠点があった。また、チップの両
面に微細加工を施す必要があるので、表面に形成するＣ
ＣＤと裏面に形成する液晶駆動用電極との位置合わせが
難しく、歩留まりや精度が悪くなり、高精細化が困難で
あった。そこで本発明は、ＣＣＤと同じ面に液晶駆動用
電極を形成したＣＣＤを提供することにより、上記課題
を解決することを目的とする。

【００１２】

【課題を解決するための手段】上記目的を達成するため
の手段として、信号電荷を転送するＣＣＤと、第１のＭ
ＯＳゲート領域を介してこのＣＣＤに接続され、このＣ
ＣＤに電荷を移動する第１の接合部と、この第１の接合
部と第２のＭＯＳゲート領域を介して接続され、この第
１の接合部に前記電荷を移動して前記第１の接合部をリ
セットする第２の接合部と、前記第１の接合部に接続さ
れ、前記第１の接合部に蓄積された前記電荷に対応した
電圧を誘起する出力電極とを有し、前記第１の接合部が
前記第２の接合部から移動された前記電荷のうち前記Ｃ
ＣＤに蓄積されている前記信号電荷に対応した電荷量を
前記ＣＣＤに移動して、残った前記電荷をリセットされ
るまでの所定時間保持するように構成したことを特徴と
する半導体装置を提供しようとするものである。

【００１３】

【作用】本発明の半導体装置の全体構成図を図５に示
し、その動作の概要について説明する。なお、図中の矢
印は電荷の流れを示すものである。

【００１４】信号入力回路１から供給された信号電荷
は、水平ＣＣＤシフトレジスタ２の図中左側から順次入
力され、右側へ移動していく。そして、垂直ＣＣＤシフ
トレジスタ３に隣接している全ての水平ＣＣＤシフトレ
ジスタ２に信号電荷が蓄積されると、この隣接した垂直
ＣＣＤシフトレジスタ３に信号電荷を移す。この動作を
繰り返して、所定の垂直ＣＣＤシフトレジスタ３に信号
電荷が蓄積されると、それぞれの垂直ＣＣＤシフトレジ
スタ３に隣接して設けられ、一定の電荷が蓄積されてい
る出力接合部４の電荷をこの垂直ＣＣＤシフトレジスタ
３に移す。このとき、出力接合部４から垂直ＣＣＤシフ
トレジスタ３に移動される電荷の量は、垂直ＣＣＤシフ
トレジスタ３に蓄積されている電荷量に対応した量であ
り、この移動電荷量に応じて出力接合部４に残る電荷量
が決定される。そして、出力接合部４に残った電荷は、
その出力接合部４がリセットされるまでの間、その出力
接合部４に保持される。また、出力接合部４に接続され
る（液晶駆動用）電極（図示せず）には、出力接合部４
に保持される電荷量に対応した電圧が誘起される。

【００１５】このように、信号入力回路１からシリアル
に供給された信号電荷により、２次元に配列した電極群
に、異なった電圧のパターンを誘起させることができ
る。これを液晶を使用した表示装置の液晶を挟む液晶駆
動用電極のうち一方の電極として使用することにより、
液晶等に画像を表示させることができる。

【００１６】

【実施例】本発明の半導体装置の一実施例を図面と共に
説明する。図１は本発明の半導体装置の一実施例である
ＣＣＤの主要部分の構成を示す平面図、図２はそのＡ−
Ａ断面図、図３（Ａ）〜（Ｆ）はその動作を説明するた
めの各部分におけるポテンシャルを示す図、図４は本発
明の他の実施例の主要部分の構成を示す平面図である。
そして、図１は図５に示したＣＣＤモジュールの垂直Ｃ
ＣＤシフトレジスタ３と出力接合部４の基本単位ブロッ
クを示すものであり、以下、この基本単位ブロックを１
画素という。

【００１７】図１に示すように、同一画素内の垂直ＣＣ
Ｄシフトレジスタ３と出力接合部（第１の接合部）４と
は、フィールド酸化膜７とトランスファ電極（第１のＭ
ＯＳゲート電極）８とによって分離されており、隣の列
の垂直ＣＣＤシフトレジスタ３及び出力接合部４とは、
フィールド酸化膜９によって分離されている。また、同
一画素内には、トランスファ電極８以外に垂直ＣＣＤシ
フトレジスタ３に形成される２つの垂直ＣＣＤ電極１
０，１１とリセット電極１２とがそれぞれＭＯＳゲート
電極として設けられている。そして、出力接合部４に
は、コンタクト孔５を通じて外部に電圧を印加するため
の出力電極１３が設けられ、リセット電極１２を挟んで
出力接合部４の反対側にはリセット接合部（第２の接合
部）６が形成されている。

【００１８】さらに、図２において、ｎ型基板１４上に
ｐ型ウエル１５があり、垂直ＣＣＤ電極１０の下には、
ゲート酸化膜１６を介して埋め込みチャネル１７が形成
されている。そして、本実施例では、トランスファ電極
８と垂直ＣＣＤ電極１０は共にリンをドープしたポリシ
リコンによって形成されており、トランスファ電極８の
表面を酸化することにより、トランスファ電極８と垂直
ＣＣＤ電極１０とを絶縁している。また、垂直ＣＣＤ電
極１０上には、層間絶縁膜１８が形成され、さらに出力
電極１３が１画素全体を覆うようように形成されてい
る。最後に、必要に応じて出力電極１３を保護するため
の絶縁膜１９が形成される。なお、本実施例では、埋め
込みチャネル１７をｎチャネル型としているが、表面チ
ャネル型でもｐチャネル型でも良く、注入する不純物を
適宜変えることにより、実施可能である。

【００１９】このような構成のＣＣＤの動作を図１、図
２を参照しながら図３（Ａ）〜（Ｆ）の各部分における
ポテンシャルを示す図を用いて説明する。なお、同図
（Ｂ）〜（Ｆ）は、（Ａ）に示したＣＣＤの各部分での
ポテンシャルと信号電荷の変化を時系列的に示したもの
である。

【００２０】所定の垂直ＣＣＤシフトレジスタ３に電荷
が転送され終った時点を考えると、２次元に配列された
垂直ＣＣＤシフトレジスタ３のポテンシャル井戸の何個
かおきかに電荷が保持されている。同図（Ｂ）に示すよ
うにトランスファ電極８に接する垂直ＣＣＤ電極１０の
下に信号電荷２１が保持されているとき、出力接合部４
に保持されている電荷は、リセット状態に比べて１サイ
クル前の電荷の掃き出し分２０が少ない状態となってい
る。そこで、最初にこの出力接合部４の電荷をリセット
して、出力接合部４の電荷量を一定値Ｑ_Oにする必要が
ある。

【００２１】そこでこの状態から、リセット電極１２に
電圧を加えると、同図（Ｃ）に示すように、リセット電
極１２のポテンシャルが下がって、リセット電極１２下
のチャネルがオンになり、リセット接合部６のポテンシ
ャルと出力接合部４のポテンシャルが同じになるまでリ
セット接合部６から出力接合部４に電荷が流れ込んでリ
セットされる。その後、リセット電極１２の電圧を下げ
てリセット電極１２下のチャネルをカットオフすると、
同図（Ｄ）に示すように、出力接合部４には一定の電荷
量Ｑ_Oが蓄積されることになる。

【００２２】次に、同図（Ｅ）に示すように、トランス
ファ電極８に電圧を加えてポテンシャルを下げると、出
力接合部４から垂直ＣＣＤ電極１０下の埋め込みチャネ
ル１７にポテンシャルが同じになるまで電荷が流れ込む
（この移動する電荷量をＱ_Rとする）。

【００２３】最後に、同図（Ｆ）に示すように、トラン
スファ電極８の電圧を下げてトランスファ電極８下のチ
ャネルをカットオフすると、出力接合部４は垂直ＣＣＤ
シフトレジスタ３と分離され、次のリセット動作が始ま
るまでの間、リセットされた電荷量Ｑ_Oから掃き出した
電荷量Ｑ_Rを引いた残りの電荷（Ｑ_O−Ｑ_R）を保持す
る。そして、出力接合部４が電荷（Ｑ_O−Ｑ_R）を保持
している間に、ＣＣＤシフトレジスタ２，３は次のフレ
ームの信号を転送しており、上記動作を繰り返すことに
なる。

【００２４】このような動作を行うＣＣＤにおいて、最
初に垂直ＣＣＤ電極１０下の埋め込みチャネル１７に蓄
積された信号電荷２１の電荷量をＱ_Sとすると、同図
（Ｅ）に示した掃き出し状態における移動電荷量Ｑ
_Rは、信号電荷量Ｑ_Sが多いときには少なくなり、信号
電荷量Ｑ_Sが少ないときには多くなる。したがって、同
図（Ｆ）において、出力接合部４にて保持されている電
荷量（Ｑ_O−Ｑ_R）は、信号電荷量Ｑ_Sが多いときには
多くなり、信号電荷量Ｑ_Sに比例した値となる。仮に、
出力接合部４と埋め込みチャネル１７の容量が同じであ
れば、出力接合部４に残存する電荷量（Ｑ_O−Ｑ_R）
は、（Ｑ_O＋Ｑ_S）／２となり、信号電荷量Ｑ_Sに依存
した値となることが容易に判る。

【００２５】そして、出力接合部４には、コンタクト孔
５において出力電極１３が接続されているので、この出
力接合部４に保持されている電荷量（Ｑ_O−Ｑ_R）に対
応した出力電圧がこの出力電極１３に誘起される。この
出力電圧は、トランスファ電極８に電圧が印加されて出
力接合部４から移動電荷量Ｑ_Rが掃き出されてから、次
のリセットが始まるまでの間はほぼ同じ値であるので、
出力電極１３を液晶モジュールの駆動電極として使用す
ることができる。

【００２６】なお、同図（Ｆ）において、埋め込みチャ
ネル１７に残っている電荷（Ｑ_S＋Ｑ_R）は、次のフレ
ームの信号電荷の流入と共に垂直ＣＣＤシフトレジスタ
３内を順次転送される。したがって、それぞれの垂直Ｃ
ＣＤシフトレジスタ３の水平ＣＣＤシフトレジスタ２と
は反対側の終端に、電荷吸収のための接合部を設けてお
くことにより、垂直ＣＣＤシフトレジスタ３の信号転送
と同時に掃き出すことになる。そして、この場合は、埋
め込みチャネル１７に残っている電荷（Ｑ_S＋Ｑ_R）を
掃き出すための特別な期間を設ける必要がないので、高
速動作が可能となる。

【００２７】以上図１〜図３を用いて説明した実施例で
は、リセット接合部６、リセット電極１２及び垂直ＣＣ
Ｄ電極１０，１１をそれぞれ分離して別々の電圧を加え
るように構成しているが、高集積化を考えると、なるべ
く配線数を少なくしたい。

【００２８】そこで図３のポテンシャル図を見てみる
と、垂直ＣＣＤ電極１０，１１のどちらか一方とリセッ
ト電極１２とを同一電位とすることもできる。但しこの
場合、図３（Ｂ）のＣＣＤ電荷転送時の電圧でリセット
電極１２下のチャネルがオンしないようにそのチャネル
の不純物濃度を高くしてポテンシャルを高めておく必要
がある。

【００２９】さらに、トランスファ電極８とこれに接す
る垂直ＣＣＤ電極１０とを同一電位とすることもでき
る。この場合は、図３（Ｅ）の掃き出しモードのとき
に、垂直ＣＣＤ電極１０下の埋め込みチャネル１７のポ
テンシャルも同時に下がるので、この場合でも、掃き出
しモード時に出力接合部４の電荷を掃き出して、埋め込
みチャネル１７のポテンシャルと同一にすることができ
るように、出力接合部４をリセットしたときに蓄積する
電荷量Ｑ_Oを増やしておく必要がある。このためには、
出力接合部４の面積を広くしたり、リセット接合部６の
電位をそれに合わせて調整しておけば良い。

【００３０】このように構成した他の実施例を図４に示
す。なお、上記した実施例とほぼ同じ動作を行うので、
同一構成部分及び動作の説明は省略する。この実施例の
場合、１画素あたりの配線は、垂直ＣＣＤ電極１０，１
１用２本とリセット接合部６用１本の合計３本で済み、
３本の配線Ｂ〜Ｄを図中ａ〜ｃで接続すれば良い。

【００３１】また、垂直ＣＣＤ電極１０，１１、トラン
スファ電極８及びリセット電極１２は一般的にはポリシ
リコンで形成しているが、図４に示すように、垂直ＣＣ
Ｄ電極１０，１１のどちらか一方（図では垂直ＣＣＤ電
極１１）とリセット電極１２とを同一のポリシリコン層
で連続して形成すると共に、トランスファ電極８と垂直
ＣＣＤ電極１０とを連続して別のポリシリコン層を用い
て形成すれば、２層のポリシリコン層でこれらの電極を
形成することができ、製造工程が極めて簡略になるとい
う効果がある。

【００３２】そして、電極１０（８）と電極１１（１
２）とは異なる層で形成されているので、これらの間に
短絡を防ぐための間隔を設ける必要はなく、理論上限り
無く微細化することができ、さらなる高集積化が可能と
なる。

【００３３】

【発明の効果】本発明の半導体装置は、信号電荷を転送
するＣＣＤと、第１のＭＯＳゲート領域を介してこのＣ
ＣＤに接続され、このＣＣＤに電荷を移動する第１の接
合部と、この第１の接合部と第２のＭＯＳゲート領域を
介して接続され、この第１の接合部に前記電荷を移動し
て前記第１の接合部をリセットする第２の接合部と、前
記第１の接合部に接続され、前記第１の接合部に蓄積さ
れた前記電荷に対応した電圧を誘起する出力電極とを有
し、前記第１の接合部が前記第２の接合部から移動され
た前記電荷のうち前記ＣＣＤに蓄積されている前記信号
電荷に対応した電荷量を前記ＣＣＤに移動して、残った
前記電荷をリセットされるまでの所定時間保持するよう
に構成したので、液晶駆動用として使用した場合、次の
ような利点がある。

【００３４】（ａ）光を照射した状態で長時間駆動して
も、しきい値電圧の変化がなく、色むらを生じることが
ない。（ｂ）ＴＦＴとは異なり、リーク電流が小さいので、出
力電圧を一定の値に保持することができ、コントラスト
を良くすることができる。（ｃ）ＴＦＴと比較してキャリア移動度が高いので、高
速動作をさせることができる。（ｄ）単結晶ＭＯＳＦＥＴマトリクス方式と比較して駆
動回路を簡単に構成することができるので、周辺回路を
同一チップ内に作り込んでも十分高画質の得られる画素
数に増やすことができる。（ｅ）裏面電極型のＣＣＤのように電荷の移動時に拡散
しないので、高解像度の画像を表示させることができ
る。（ｆ）２００万画素に対応するものを１６×１６ｍｍ²
程度の大きさで実現することができるので、液晶プロジ
ェクタ等に使用したときに、光学系を小さくすることが
でき、装置全体を小形化することができる。

【００３５】また、第１のＭＯＳゲート領域のゲート電
極とＣＣＤを形成する電極のうちこのゲート電極と接す
る第１のＣＣＤ電極を同一電位とし、ＣＣＤを形成する
電極のうち前記第１のＣＣＤ電極と異なる第２のＣＣＤ
電極と第２のＭＯＳゲート領域のゲート電極とを同一電
位とした場合、幾つかの電極を共通化するもしくは同時
に製造することができ、製造工程を簡略化することがで
きる。さらに、この場合、配線を少なくすることがで
き、高集積化が可能となるという効果がある。

【図面の簡単な説明】

【図１】本発明の半導体装置の一実施例であるＣＣＤの
主要部分の構成を示す平面図である。

【図２】図１に示した本発明の半導体装置の一実施例の
Ａ−Ａ断面図である。

【図３】（Ａ）〜（Ｆ）は動作を説明するための各部分
におけるポテンシャルを示す図である。

【図４】本発明の半導体装置の他の実施例を示す平面図
である。

【図５】本発明の半導体装置の全体構成を示す平面構成
図である。

【図６】従来の液晶駆動用ＣＣＤの例を示す構成図であ
る。

【図７】（Ａ）はＴＦＴアクティブマトリクス液晶を示
す構成図、（Ｂ）はその等価回路図である。

【符号の説明】

１信号入力回路２水平ＣＣＤシフトレジスタ３垂直ＣＣＤシフトレジスタ４出力接合部（第１の接合部）５コンタクト孔６リセット接合部（第２の接合部）７，９フィールド酸化膜８トランスファ電極（第１のＭＯＳゲート電極）１０，１１垂直ＣＣＤ電極１２リセット電極（第２のＭＯＳゲート電極）１３出力電極１４ｎ型基板１５ｐ型ウエル１６ゲート酸化膜１７埋め込みチャネル１８層間絶縁膜１９絶縁膜２０電荷２１信号電荷

Claims

【特許請求の範囲】

【請求項１】信号電荷を転送するＣＣＤと、第１のＭＯＳゲート領域を介してこのＣＣＤに接続さ
れ、このＣＣＤに電荷を移動する第１の接合部と、この第１の接合部と第２のＭＯＳゲート領域を介して接
続され、この第１の接合部に前記電荷を移動して前記第
１の接合部をリセットする第２の接合部と、前記第１の接合部に接続され、前記第１の接合部に蓄積
された前記電荷に対応した電圧を誘起する出力電極とを
有し、前記第１の接合部が前記第２の接合部から移動された前
記電荷のうち前記ＣＣＤに蓄積されている前記信号電荷
に対応した電荷量を前記ＣＣＤに移動して、残った前記
電荷をリセットされるまでの所定時間保持するように構
成したことを特徴とする半導体装置。
【請求項２】請求項１記載の半導体装置において、第１
のＭＯＳゲート領域のゲート電極とＣＣＤを形成する電
極のうちこのゲート電極と接する第１のＣＣＤ電極を同
一電位とし、ＣＣＤを形成する電極のうち前記第１のＣＣＤ電極と異
なる第２のＣＣＤ電極と第２のＭＯＳゲート領域のゲー
ト電極とを同一電位としたことを特徴とする半導体装
置。