JPH0792784B2 - 信号およびデータを伝送する装置 - Google Patents

信号およびデータを伝送する装置

Info

Publication number
JPH0792784B2
JPH0792784B2 JP61175831A JP17583186A JPH0792784B2 JP H0792784 B2 JPH0792784 B2 JP H0792784B2 JP 61175831 A JP61175831 A JP 61175831A JP 17583186 A JP17583186 A JP 17583186A JP H0792784 B2 JPH0792784 B2 JP H0792784B2
Authority
JP
Japan
Prior art keywords
host computer
peripheral device
address
data
peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP61175831A
Other languages
English (en)
Other versions
JPS6240569A (ja
Inventor
ピーター・ビー・アシユキン
マイケル・クラーク
Original Assignee
アプル・コンピュータ・インコーポレーテツド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by アプル・コンピュータ・インコーポレーテツド filed Critical アプル・コンピュータ・インコーポレーテツド
Publication of JPS6240569A publication Critical patent/JPS6240569A/ja
Publication of JPH0792784B2 publication Critical patent/JPH0792784B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G06F12/0653—Configuration or reconfiguration with centralised address assignment
    • G06F12/0661—Configuration or reconfiguration with centralised address assignment and decentralised selection
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
    • G06F13/376—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a contention resolving method, e.g. collision detection, collision avoidance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/403—Bus networks with centralised control, e.g. polling

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer And Data Communications (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は複数のデータ処理装置の間でデータや指令を伝
送する装置に関する。
（従来の技術） コンピュータ分野において、複数のデータ処理装置、例
えばコンピュータ、プリンタ、メモリなどの間で、デー
タや指令を伝送することは極めて一般的なことである。
コンピュータや他の周辺装置の相互接続はコンピュータ
・ネットワーク・システムの発展とともに1970年代の始
めに開発された。これにより、コンピュータのごく近く
のものだけでなく離れた位置にあるコンピュータ資源へ
のアクセスを分散させることができるようになった。
APPAネットワークのようなネットワークは、様々なユー
ザによる大規模な時分割システムでアクセスを行い、シ
ステム間でデータを伝送することができる。地理的な局
所的なネットワークの場合、いわゆる「ローカル・エリ
ヤ・ネットワーク」（LAN）が、同じビル又は隣のビル
に設置されたコンピュータの集団、端末および周辺装置
を相互に接続するために開発され、これらの装置相互間
又は他のネットワークに取り付けられた装置と伝送する
ことができるようになった。また、ローカル・エリヤ・
ネットワークにより、分散演算を行うことができる。言
い替えると、ローカル・エリヤ・ネットワークに接続し
た装置のいくつかは、例えばファイル蓄積、データベー
ス管理、端末操作などの特定の機能を行うのに使用され
る。このように別々のマシンが別々のタスクを行うこと
により、分散演算は簡単でより有効なシステムを提供す
ることができる。
現在、ネットワーキングは、マシン入力装置であるデー
タ処理装置間での通信に利用されているだけである。し
かし、これは単一のコンピュータと複数の周辺装置、例
えば人間入力装置、リスン・オンリー装置、アプライア
ンス、その他のものなどとの間で相互にデータなどを伝
送するネットワークの手段としても有用であろう。ここ
で人間入力装置とは、キーボード、カーソル制御装置
（例えば「マウス」）およびスケッチ・パッドなどの人
間の操作でデータなどをコンピュータに入力するための
ものである。リスン・オンリー装置は、トランザクショ
ン・ログなどである。このような周辺装置は従来、ホス
ト・コンピュータに各周辺装置に専用のポートを設け、
それぞれのポートに接続されていた。さらに周辺装置を
加えるには付加「カード」を必要としていた。可動中の
システムに周辺装置を加える機能がないので、カードを
付加するには従来ホスト・コンピュータをパワーダウン
しなければならなかった。通常周辺装置は複数のものが
同時には使用されないので（例えば、マウスを使用して
いる人は、同時にキーボード又はスケッチ・パッドを使
用することはない）、このような従来のシステムでは効
率が悪かった。したがってカードが必要でなくなれば、
データ通信の混乱の問題無しに周辺装置はホスト・コン
ピュータへの共通ラインを共有することができる。
一方、従来のネットワーク技術では装置がデータを伝送
するためのネットワークの精巧な制御方法が確立されて
いる。周辺装置のネットワークは一度に一つの周辺装置
しか利用できないので、このような制御方法は必要でな
い。さらに従来のネットワーク技術では接続された装置
がお互いを識別するために「ハンドシェーキング」技法
を必要としていた。しかしながら、ホスト・コンピュー
タと周辺装置とのネットワークには、ホストコンピュー
タの他には他の周辺装置を識別する必要がないので、そ
のような複雑な技法は必要でない。
（発明が解決しようとする課題） したがって、本発明の目的は複数の周辺装置をホスト・
コンピュータに接続する簡単でしかも有効な装置を提供
することである。
本発明の他の目的は、周辺装置の全てをホストコンピュ
ータの単一の入力に接続することができる装置を提供す
ることである。
本発明のさらに他の目的は、通信媒体が使用中であるか
どうかを知ることができる装置を提供することである。
本発明のさらに他の目的は、システムの動作中にホスト
・コンピュータをパワーダウンせずに周辺装置を加える
ことができる装置を提供することである。
［発明の構成］ （課題を解決するための手段） 本発明は、同じハード・ワイヤード・アドレスを有する
第１及び第２の周辺装置をホスト・コンピュータに１本
のバスで接続し、そのホスト・コンピュータの制御の下
で一度にはいずれか一つの周辺装置とホスト・コンピュ
ータとの間でのみデータの伝送を行うことができ、しか
もホスト・コンピュータから周辺装置への最初のアドレ
ス指定は上記した同じハード・ワイヤード・アドレスで
双方へ同時に行うようになっているコンピュータシステ
ムでのそれらの周辺装置とホスト・コンピュータとの間
で相手を識別して信号およびデータを混乱なく伝送する
装置である。
さらに具体的には、ハード・ワイヤード・アドレスでホ
スト・コンピュータからのデータ伝送要求に応じて第１
の周辺装置が所定の時間バスを論理１状態に保持する構
成とされ、そのデータ伝送要求に応じて第１の周辺装置
がホスト・コンピュータにデータを送ろうとしてバスに
アクセスするためにバスを所定の時間論理１状態に保持
しようとしたとき、そのバスが論理１状態になるか、な
ろうとしていると、第１の周辺装置と第２の周辺装置と
の間で衝突が発生したことを検出して第１の衝突検出ビ
ットを第１論理状態にセットし、第１の周辺装にデータ
の伝送を中止させる、前記第１の周辺装置に接続された
第１の衝突検出回路と、ハード・ワイヤード・アドレス
でホスト・コンピュータからのデータ伝送要求に応じて
第２の周辺装置が所定の時間バスを論理１状態に保持す
る構成とされ、そのデータ伝送要求に応じて第２の周辺
装置がホスト・コンピュータにデータを送ろうとしてバ
スにアクセスするためにバスを所定の時間論理１状態に
保持しようとしたとき、そのバスが論理１状態になる
か、なろうとしていると、第１の周辺装置と第２の周辺
装置との間で衝突が発生したことを検出して第２の衝突
検出ビットを第１論理状態にセットし、第２の周辺装置
にデータの伝送を中止させる、前記第２の周辺装置に接
続された第２の衝突検出回路と、前記衝突が検出され、
かつ第１および第２の周辺装置が同じハード・ワイヤー
ド・アドレスを有していると、第１ソフト・アドレス・
ロケーションから第１の周辺装置に特有の第１の数字を
第１の周辺装置へ割り当てるとともに、第２ソフト・ア
ドレス・ロケーションから第２の周辺装置に特有の第２
の数字を第２の周辺装置へ割り当て、それ等の数字の割
当によりホスト・コンピュータが、ハード・ワイヤード
・アドレスと第１の数字とを発生させると第１の周辺装
置をアドレスし、かつハード・ワイヤード・アドレスと
第２の数字とを発生させると第２の周辺装置をアドレス
することとなるホスト・コンピュータに接続された回路
と、を有することを特徴とするものである。
（実施例） 本実施例では、周辺装置は全てをホスト・コンピュータ
へその単一の入力に接続することができるようになって
いる。
また本実施例では周辺装置からホスト・コンピュータへ
サービス要求を行うことができるようにもなっている。
以下本発明の複数の周辺装置とホスト・コンピュータと
の間でデータを伝送する装置について実施例をもとに詳
細に説明する。
一実施例では前述した人間入力装置、アプライアンス、
リスン・オンリー装置などの複数の周辺装置が、データ
伝送および指令の受信のために一つの共通ケーブルに接
続されている。そのケーブルに接続された周辺装置はサ
ービス要求時にホスト・コンピュータに信号を送る。そ
のサービス要求した周辺装置はホスト・コンピュータか
らデータを伝送するよう指令されるまでそのサービス要
求をし続ける。同じ形態の全ての周辺装置（たとえば全
てのキーボード）は、同一のハード・ワイヤード・アド
レスを識別番号として与えられている。これによってホ
スト・コンピュータは同一の形態の周辺装置を他の形態
の周辺装置から識別する。同一形態の周辺装置が複数
（例えばマウスが二つ）がある場合は、ホスト・コンピ
ュータはそれらのマウスに設けられているレジスタに新
しいアドレスを割り当てることによってそれらを区別す
る。
本実施例ではデータおよび指令の伝送に後述の零変調技
法を用いている。したがって周辺装置が高信号を出し、
接続しているケーブルが他の装置によって低に引かれる
と周辺装置が衝突状態となる。システムのプロトコルを
簡単にするために、ホスト・コンピュータだけが通信を
開始できるようにしている。
本発明は動作中にパワーダウンせずに周辺装置をホスト
・コンピュータに接続することができる。また本発明は
広帯域同様狭帯域媒体、ファイバ・オプティック、赤外
線その他の媒体で使用することができる。
本発明は、ホスト・コンピュータとこれに接続した複数
の周辺装置間でデータを伝送する装置を開示している。
以下の説明に示すように、本発明の理解を助けるため
に、様々な特定の記載、例えば特定の数、レジスタ、ア
ドレス、時間、信号およびフォーマットなどが開示され
るが、本発明はこれら特定の記載に限定されずに実施し
得ることは、当業者には明白であろう。また、周知の回
路や装置は、本発明を不明瞭にしないためブロック形式
で示されている。
第１図は本発明の一実施例である。複数の周辺装置11〜
16が単一ケーブル17を介してホスト・コンピュータ10に
接続されている。「高」信号「１」は2.4ボルトで
「低」信号「０」は最高で0.8ボルトである。本実施例
では通信媒体としてケーブルが用いられているが、前述
のようにファイバ・オプティックなどの他の通信媒体を
用いても良いのは言うまでもない。
本実施例のバスは、コード化された周辺装置（キーボー
ドのようなキー操作が記号又は機能を表すもの）、相対
周辺装置（移動がマウス11、12のような制御装置に応じ
て表示カーソルがいずれかの開始点から始まるもの）、
および絶対周辺装置（スケット・パッド13のような表示
位置と装置位置との間に一定の直接的な関係が存在する
もの）が接続されている。
本装置はさらに複数の拡張アドレス装置を接続すること
ができる。これらの拡張アドレス装置は共通のハード・
ワイヤード・アドレス35を有しているとともに、ホスト
・コンピュータが個々の装置をアドレスするときに識別
するための独特の拡張アドレスをも有している。複数の
拡張アドレス装置のためのそれぞれ拡張アドレス29が第
１図に拡張アドレス装置15に結合された単一のブロック
29として代表させて示されている。以下この拡張アドレ
ス装置に付いて説明する。
その一例として、例えば複数のアプライアンスがホスト
・コンピュータに接続され、ホスト・コンピュータで制
御される場合を想定する。その場合、本実施例では全て
のアプライアンスは固定された同じハード・ワイヤード
・アドレスを有している。最初、ホスト・コンピュータ
は単純にハード・ワイヤード・アドレスでアプライアン
スをアドレスする。このときはまだ同じアドレスを有す
る全てのアプライアンスは休止している。さらにホスト
・コンピュータが特定のアプライアンスの拡張アドレス
に一致する信号を送ると、その拡張アドレスを有するア
プライアンスはホスト・コンピュータによって動作状態
になる。すなわち拡張アドレスは個々の装置の識別番号
であり、本実施例では最高64バイトの長さである。従っ
て、数十個のアプライアンスを一つのハード・ワイヤー
ド・アドレスに接続することも可能である。ホスト・コ
ンピュータが拡張アドレスを供給すると、そのアドレス
を有している特定の拡張アドレス装置、すなわち今の例
では特定のアプライアンスが動作状態となる。その後の
その装置への指令はその都度拡張アドレスを供給しなく
ともハード・ワイヤード・アドレスのみでその装置へ伝
送され、実行される。動作状態にされているアプライア
ンスはそのハード・ワイヤード・アドレスに対する全指
令に対して応答し、非動作状態のアプライアンスはその
まま動作しない。動作状態のアプライアンスを非動作と
するためには他のアプライアンスの拡張アドレスをアク
セスすれば良い。それによって動作状態にあったアプラ
イアンスが非動作状態となり、拡張アドレスでアドレス
された他のアプライアンスが動作状態となる。ホスト・
コンピュータで制御されるあらゆる周辺装置、たとえば
照明、オーブン、スプリンクラー・システム、音声応答
マシンなどに本ネットワーク技術を適用することができ
る。拡張アドレス装置のために少なくとも一つの他のハ
ード・ワイヤード・アドレスが本システムに用意されて
いる。このアドレスはシステムの保護又はユーザ識別に
使用される。たとえば、この位置に接続された周辺装置
はシステムがイネーブルされる前にシステム・ユーザに
よって準備されなければならない拡張アドレスとするこ
とができる。また他の例では、個々の動作が、その実行
前に他の保護装置の拡張アドレスがホスト・コンピュー
タによって供給されることを必要とするようにすること
もできる。そのような保護装置はシステムで実行される
ある動作又は全システムをロックする「キー」として作
用する。
本発明のネットワークでは、ソフト・アドレス・ロケー
ション16が準備されている。ソフト・アドレス・ロケー
ションはバスに接続された周辺装置の重複用のものであ
る。例えば、バスに複数のマウスが接続されていると
き、ホスト・コンピュータは新しいアドレスを割り当て
るが、それらのアドレスはソフト・アドレス・ロケーシ
ョンから割り当てる。
バスに接続された各種の装置として特定の例が示されて
いるが、そのアドレスを持った周辺装置に複数の種類が
あることがある。たとえば、スケッチパッドは絶対装置
として示されているが、タッチ・スクリーンも絶対装置
と考えられるので、スケッチパッドと同じ固定されたア
ドレスを割り当てられる。このような場合、ホスト・コ
ンピュータは、ソフト・アドレス・ロケーションから各
周辺装置へ新しいアドレスを割り当てて識別する。
本実施例においては、各種の周辺装置が以下のようにア
ドレスを割り当てられている。
なお、他のアドレスが、本実施例より多いか又は少ない
ビットを有する周辺装置に割り当てられることがあるの
は当業者には明白であろう。固定されたハード・ワイヤ
ード・アドレス31、32、33、34がそれぞれマウス11、マ
ウス12、スケッチパット13およびキーボード14用として
第１図に表されている。
第１図にマウス11のデータ伝送／受信回路23がマウス11
に結合されたブロックとして示されている。マウス12の
データ伝送／受信回路24がマウス12に結合されたブロッ
クとして示されている。スケッチパッド13のデータ伝送
／受信回路25がスケッチパット13に結合されたブロック
として示されている。キーボード14のデータ伝送／受信
回路26がキーボードに結合されたブロックとして示され
ている。それぞれの拡張アドレス装置15のデータ伝送／
受信回路27が共同的に拡張アドレス装置15に結合された
一つのブロック27として示されている。
本実施例の全ての周辺装置はデータを送り、かつデータ
を受信するために四つのレジスタR0ないしR3を設けてい
る。各周辺装置のレジスタR3に対するトーク指令および
リスン指令は、装置のアドレスおよびハンドラ情報のよ
うなステータス情報を有している。その他のレジスタは
レジスタR2リスン指令を除いて装置特有のデータレジス
タである。レジスタR2リスン指令は拡張マドレス装置の
ための拡張アドレス又はソフトアドレスでアドレスされ
た装置のための装置特定内容を含む。
本発明の実施例の周辺装置に対するバスによる通信には
三つの形態がある。すなわち、指令、データ及びグロー
バル信号である。指令はホスト・コンピュータから周辺
装置へ送られ、データはホスト・コンピュータから周辺
装置へまた逆に周辺装置からホスト・コンピュータへ送
られ、グローバル信号はシステム全体に送られる特別な
メッセージである。
本実施例ではデータその他の伝送は高期間対低期間の比
として示されるビットセルでコード化されて行われる。
第２図に示すように低期間が広いビットが「０」で高期
間が広いビットが「１」を表している。ビットセルの境
界はバス上での立ち下がり縁で定義される。通信の開始
は常に「１」ビットから始まり、終了を示す停止ビット
は立ち下がり縁がない「０」ビットである。この停止ビ
ットはバス上でのトランザクションの停止と同期させる
のに使用される。
指令信号と低速データ伝送の各ビットセルの期間は約10
0マイクロ秒±30％である。本実施例はデータを高速で
送ることも可能で、その場合ビットセル期間は50マイク
ロ秒±１％である。データ・トランザクション・フォー
マットは「１」で始まり、その後に最高256ビットのデ
ータが続き、前記した停止ビットで終了する。
指令は、常にホスト・コンピュータから送られる。本実
施例では指令に３種類ある。後述するトーク指令とリス
ン指令とフラッシュ指令とである。指令の開始を周辺装
置に知らせるにはホスト・コンピュータはバスを一定期
間、「Ｔ−attn」だけ低にする。本実施例ではこの「Ｔ
−attn」期間は約560〜1040秒である。このアテンショ
ン・パルスの後ろにはバスのタイミングを初期化するた
めの同期パルスが続いている。この同期パルスの立ち下
がり縁が指令の第１ビットのタイミング基準として利用
されている。指令の後には停止ビット（本実施例では
「０」）が続く。停止ビットの後は、装置がサービスを
要求しない限り、バスの通常の状態である高状態に戻
る。
本実施例では指令は８ビットである。周辺装置に与えら
れている固定ハードワイヤード・アドレス（たとえばマ
ススは0011）を指定する４ビット、指令を識別する２ビ
ット及び指定された周辺装置の前記四つのレジスタR0〜
R3の内の一つを選択するための２ビットで構成されてい
る。本実施例での指令は以下のビットコードである。
指令 コード フラッシュ 01 リスン 10 トーク 11 トーク指令はアドレスした周辺装置にデータをホスト・
コンピュータへ送ることを指示する指令である。リスン
指令はアドレスした周辺装置にホスト・コンピュータか
ら送るデータを受け取り、その受け取ったデータをレジ
スタの一つに保管することを命ずるものである。フラッ
シュ指令は各装置で決められている効果を生じさせる指
令である。すなわち、再び送信できるようにレジスタを
クリヤしたり、キーボードの全キーをリセットするのに
利用する。アテンション・パルス、同期パルス、指令及
び停止ビットを生成する発生器20が第１図のホスト・コ
ンピュータ10に結合されて示されている。また第１図に
はホスト・コンピュータ10からデータを送りかつ周辺装
置からデータを受信する回路21がホスト・コンピュータ
10に結合されたブロックとして示されている。
本実施例では周辺装置がトーク指令を受けると「タイム
アウト」期間と呼ばれるある期間の間に応答しなければ
ならないようになっている。その「タイムアウト」期間
「Tlt」は約140〜260マイクロ秒（２ビットセル）であ
る。選択された装置はタイムアウトするまでバス上で活
動状態となってデータトランザクションを実行し、終わ
れば「アントーク」となって非活動状態となる。
データ・トランザクションでなくかつ指令トランザクシ
ョンでもないトランザクションのためにグローバル信号
が用いられる。このグローバル信号には、指令の開始を
知らせる初期タイミングを与えるために用いるアテンシ
ョンと同期、周辺装置がサービスを必要とすることをホ
スト・コンピュータに知らせるために用いるトランザク
ションであるサービス要求、及びバスを中断するために
用いられるリセットかある。リセットはバスを約2.8〜
5.2ミリ秒（40ビットセル）の期間である「Tres」の間
バスを低とすることによって行われる。
周辺装置はホスト・コンピュータからトーク指令が与え
られたときだけデータを送ることができる。自発的にデ
ータを送ることができない。したがって本実施例の場合
は周辺装置がデータを送る必要があることをホスト・コ
ンピュータに知らせるサービス要求をホスト・コンピュ
ータに対して行うことができるようになっている。すな
わち周辺装置はホスト・コンピュータへサービス要求信
号を出す。このサービス要求は、本実施例の場合、いず
れかのトランザクションの停止ビット後に、バスを低く
保持することによって行われる。前述のように本実施例
の周辺装置は四つのレジスタを有している。第３図はそ
のうちの一つのレジスタR3である。そのビットA13をサ
ービス要求イネーブル・ビットとして利用している。こ
のビットがホスト・コンピュータによって高にセットさ
れると、第６図のように指令トランザクションの停止ビ
ットの後でその周辺装置はバスを低くすることができ
る。そしてその周辺装置はホスト・コンピュータからト
ーク指令を受けるまでサービス要求をし続ける。第４図
のフローチャートはサービス要求をするまでの経過を示
すものである。
まず装置はサービス要求をするか否かを決定する（ブロ
ック41）。すなわちホスト・コンピュータに送るデータ
を有するかどうかである。もしあれば内部フラッグビッ
トを１にセットする（ブロック42）。この内部フラッグ
ビットは装置の中にあって、装置がサービスを要求して
いることを示すものである。したがってこの内部フラッ
グビットが装置のサービス要求フラッグビットである。
次の指令がホスト・コンピュータから送られる（ブロッ
ク43）とその指令が自分にアドレスしたものであるかど
うかをチェックする（ブロック44）。もし指令がその周
辺装置宛のものでなかった場合（枝45）は、その周辺装
置はサービス要求イネーブルビット（レジスタR3のA13
ビット）が高になっているかどうかをチェックする（ブ
ロック47）。もし高になっていれば（枝48）指令の停止
ビットの後に再びバスを低とする（第６図）。その後そ
の周辺装置はホスト・コンピュータから次の指令を受け
るまで待機する（ブロック43）。指令が自分に向けられ
ているならば（枝46）、それがトーク指令かどうかを判
断する（ブロック51）。もしトーク指令でない場合（枝
52）、サービス要求を送り（ブロック57）、指令された
ものを実行して（ブロック58）次の指令を待つ（ブロッ
ク43）。指令がトーク指令であった場合（枝53）送るべ
きデータを送る（ブロック59）。それによってサービス
要求が満足されたと判断する（ブロック60）。周辺装置
はサービス要求するときを決めるため自分自身をモニタ
し続ける（ブロック41）。ホスト・コンピュータがサー
ビス要求イネーブルビットを制御することによってバス
のより有効な利用を図ることができる。サービス要求を
受信すると、ホストコンピュータは、サービス要求ビッ
トがイネーブルされた周辺装置にサービスが必要かどう
かを問うだけで良い。さらにホスト・コンピュータは特
別のアプリケーションを要求していない装置をディスエ
ーブルすることができる。
第１図にマウス11のサービス要求信号発生器71がマウス
11に結合したブロックとして示されている。同様に、マ
ウス12のサービス要求信号発生器72がマウス12に結合し
たブロックとして示されている。スケッチパッド13のサ
ービス要求信号発生器73がスケッチパッド13に結合した
ブロックとして示されている。キーボード14のサービス
要求信号発生器74がキーボード14に結合したブロックと
して示されている。関連する全ての拡張アドレス装置15
のサービス要求信号発生器75が拡張アドレス装置15に結
合した全体を一つのブロックとして示されている。
データを送るとき周辺装置は衝突を検出することができ
る。第１図にマウス11の衝突検出回路81がマウス11に結
合したブロックとして示されている。同様に、マウス12
の衝突検出回路82がマウス12に結合したブロックとして
示されている。スケッチパッド13の衝突検出回路83がス
ケッチパッド13に結合したブロックとして示されてい
る。キーボード14の衝突検出回路84がキーボード14に結
合したブロックとして示されている。関連する全ての拡
張アドレス装置15の衝突検出回路85が拡張アドレス装置
15に結合した全体を一つのブロックとして示されてい
る。周辺装置が１を出力しようとしたときにバスが０ま
たは０になろうとしているとすれば、その周辺装置は他
の周辺装置との衝突に負けたことを意味する。これは他
の周辺装置がバスで送ろうとしていることを意味する。
その場合、衝突に負けた周辺装置はバスで送ることはで
きず、送ろうとしていたデータを再発送のために保持す
る。衝突に負けた場合、周辺装置は内部の衝突フラッグ
ビットを１にセットする。従来の周辺装置は衝突を検出
することができなかった。本発明のこの優れた特徴は通
信媒体の動作をより有効にする。周辺装置が衝突を検出
すると、送られるべきデータを保持し、ホスト・コンピ
ュータにサービスを要求していることを知らせることが
できる。本発明の衝突検出機構は衝突が生じる前に待機
期間を必要としない。周辺装置は、バスが他の周辺装置
が異なったデータを送ることで衝突に負けるとデータの
伝送を中止する。さらにこの衝突検出機構は、マウス1
1、12のように一つのハードワイヤ・アドレスに複数の
装置が位置されたような場合に有用である。
このような場合、ホストは同じアドレスを共有する周辺
装置に衝突を強要することで周辺装置のアドレスを変え
ることができる。ホスト・コンピュータはそれらの周辺
装置にトーク指令を出すことによって行うことができ
る。その前にレジスタR3に付いて説明する。
周辺装置のレジスタのひとつであるレジスタR3（22）は
第３図に示す以下の情報を含んでいる。ビットA0〜A7は
装置の機能と装置によって供給されるデータの用途をホ
スト・コンピュータに知らせる装置ハンドラを含んでい
る。ビットA8〜A11は同じ指令アドレスを有する複数の
装置がバスに接続されている場合に変化させられるアド
レス・フィールド32である。その位置にはソフト・アド
レス・ロケーションの一つが、その後に指令アドレスと
して働くように割り当てられる。そのときまで、それら
のビット位置には衝突の検出を助けるランダムな数字が
含まれている。ビットA12は高速イネーブル・ビットで
あり、これがセットされるとデータの伝送が高速で行わ
れる（ビット・フレーム当たり50マイクロ秒）。この高
速イネーブル・ビットはホスト・コンピュータによって
セットされる。ホスト・コンピュータが高速でデータを
受信できないときは各装置の高速イネーブル・ビットを
低にセットする。もしホスト・コンピュータが高速でデ
ータを受信でき、かつ装置が高速で伝送できるとき（そ
の情報はレジスタR3のハンドラ・ビット31に含まれてい
る）、ホスト・コンピュータは高速イネーブル・ビット
34をその装置のために高とする。前述したようにビット
A13（35）は装置がサービス要求トランザクションを実
行できるようにするためにホスト・コンピュータによっ
てセットされるサービス要求イネーブルである。ビット
A14、A15（36、37）は将来使用するために保留され、０
にセットされている。
たとえば、もし二つのマウスがトーク指令を受信する
と、双方とも同時に衝突を検出しないでトークを始め
る。しかしながら、レジスタR3（22）のアドレス・フィ
ールド32のランダムな数字によって双方の出力は最終的
には相違する。これが生じるといずれか一方が衝突を検
出し、トークに対する応答を停止する。周辺装置がトー
ク指令を受信すると、そのスティタス（ハンドラ及びア
ドレス）をホスト・コンピュータに供給する。その際バ
スに同じ形態の二つの装置が接続されていても衝突を検
出することで一つだけが応答する。第５図にその新しい
アドレスを与える方法が示されている。
トーク指令を受信した（ブロック101）後、周辺装置は
レジスタR3からそのスティタスを送る。もしバスが低に
なると装置は衝突があると判断し、データの伝送を停止
し、内部フラッグを衝突を示すようにセットする（ブロ
ック106）。ホスト・コンピュータはマウス・アドレス
にリスン指令を送る（ブロック107）。トーク指令は装
置の内部衝突フラッグをリセットする。周辺装置は衝突
ビットがセットされているかどうかを確認するためにチ
ェックする（ブロック108）。もし衝突ビットがセット
されていないと（枝109）、周辺装置はそのビットA8〜A
11をリスン指令によって供給されたソフト・アドレスに
変える（ブロック111）。このようにして勝った装置の
アドレスがその装置の新しいアドレスへの経路を保持す
るホスト・コンピュータによって変えられる。リスン指
令の後に衝突ビットが周辺装置によって検出されると
（枝110）、装置はソフト・アドレス・ビットを変化さ
せない。レジスタR3の他のフィールドを変えることはあ
る。ホスト・コンピュータは、マウスのアドレスにまだ
他の装置が残っているかどうかを確認するために他のト
ーク指令を送り出す（ブロック101）。残りのマウスは
その開始ビットを送る（ブロック102）。この状況では
衝突を検出しないので（枝105）、レジスタR3からその
スティタスを送る（ブロック112）。ホスト・コンピュ
ータはマウス・アドレスにリスン指令を送り返す（ブロ
ック107）。この時には残りの装置は衝突ビットがセッ
トされていないので（枝109）、レジスタR3のA8〜A11ビ
ットをホスト・コンピュータから受け取ったソフト・ア
ドレスに変える。その後さらにホスト・コンピュータは
マウス・アドレスに他のトーク指令を送る（ブロック10
1）。その時にはすでにマウス・アドレスにはマウスが
残っていないので、バスはタイムアウトし、ホスト・コ
ンピュータはマウス・アドレスを共有していた各マウス
に新しいアドレスが割り当てられたことを知る。
ある実施例においては、更に周辺装置はアクティベータ
と呼ばれるアクティビティを表示する装置を有してい
る。このアクティベータはキーボードの特定のキーまた
はマウスのボタンでよい。アクティベータを有する場
合、バスに複数の周辺装置が接続さていると、ホスト・
コンピュータはその装置のひとつにアクティベータを使
用することのメッセージをディスプレイに表示する。ホ
スト・コンピュータはアクティベータを使用した周辺装
置のアドレスを変えるリスン指令を出す。このようにし
て個々の装置は新しいアドレスを割り当てられる。
以上のように、本発明によれば周辺装置ごとの専用のポ
ートを必要とせず、単一のポートでホスト・コンピュー
タに複数の周辺装置を接続することができる。したがっ
て、新たに周辺装置を追加するときにパワーダウンする
必要がない。
さらに本発明は周辺装置からサービス要求を出してホス
ト・コンピュータから許可を得て伝送する構成とされて
いるので、単一のポートに複数の周辺装置を接続しても
データ、信号の通信路が混乱する恐れがない。
さらに本発明は周辺装置からサービス要求するときに衝
突を勘一することができるので、単一のポートの複数の
周辺装置が接続されていてもデータが混乱することがな
い。
以上のように、本発明ではコンピュータと周辺装置とは
１本のバスで接続することができるので、その接続関係
が簡潔になる。
しかも、上記のように１本のバスで接続しても複数の周
辺装置から同時にデータを送ろうとすると衝突を検出し
てデータの伝送を中止することができるので、データの
伝送に混乱が生じすることがない。
さらに、本発明では上記した衝突検出を利用して同じハ
ード・ワイヤード・アドレスを有する周辺装置に別々の
それぞれの装置に固有のアドレスを与えることができる
ので、新しく周辺装置を追加する場合でも電源を落とさ
ずに簡単に追加することができる。
【図面の簡単な説明】
第１図は本実施例のネットワーク・システムを示してブ
ロック図、第２図はゼロ復帰エンコーディングの使用法
を示したタイミング図、第３図は実施例の周辺装置のレ
ジスタを示す図、第４図はホスト・コンピュータによる
サービスを要求する周辺装置により使用されるオペレー
ションのシーケンスを示したフローチャート、第５図は
同じハードワイヤード・アドレスを割り当てる装置に新
しいアドレスを供給するのに使用されるオペレーション
のシーケンスを示したフローチャート、第６図は本実施
例の指令トランザクションを示したタイミング図であ
る。 10……ホスト・コンピュータ、11、12……マウス、13…
…スケッチパッド、14……キーボード、15……拡張アド
レス・装置、16……ソフト・アドレス・ロケーション、
17……ケーブル。
フロントページの続き (72)発明者 マイケル・クラーク アメリカ合衆国・カリフオルニア州・グレ ンデール・コロナド ドライブ・953 (56)参考文献 特開 昭51−59214（ＪＰ，Ａ)

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】同じハード・ワイヤード・アドレスを有す
    る第１及び第２の周辺装置をホスト・コンピュータに１
    本のバスで接続し、データ伝送のためにホスト・コンピ
    ュータから上記ハード・ワイヤード・アドレスでアドレ
    スされて、ホスト・コンピュータと第１及び第２の周辺
    装置のいずれか一つの周辺装置との間で零変調法を用い
    てデータの伝送を行うコンピュータシステムの装置にお
    いて、 前記第１の周辺装置に接続され、ハード・ワイヤード・
    アドレスでホスト・コンピュータからのデータ伝送要求
    に応じて第１の周辺装置が論理１状態をバスに送ろうと
    試みるて、そのバスが論理０状態になるか、なろうとし
    ていると、第１の周辺装置と第２の周辺装置との間で衝
    突が発生したことを検出して第１の衝突検出ビットを第
    １論理状態にセットし、第１の周辺装置にデータの伝送
    を中止させる第１の衝突検出回路と、 前記第２の周辺装置に接続され、ハード・ワイヤード・
    アドレスでホスト・コンピュータからのデータ伝送要求
    に応じて第２の周辺装置が論理１状態をバスに送ろうと
    試みて、そのバスが論理０状態になるか、なろうとして
    いると、第１の周辺装置と第２の周辺装置との間で衝突
    が発生したことを検出して第２の衝突検出ビットを第１
    論理状態にセットし、第２の周辺装置にデータの伝送を
    中止させる第２の衝突検出回路と、 第１の数がホスト・コンピュータがハード・ワイヤード
    ・アドレスとその第１の数とを生成した場合には第１の
    周辺装置がアドレスされる数字で、第２の数がホスト・
    コンピュータがハード・ワイヤード・アドレスと前記第
    ２の数とを生成した場合には第２の周辺装置がアドレス
    される数字であるとき、（１）第１の周辺装置にその装
    置特有の前記第１の数を格納させるように、かつ（２）
    第２の周辺装置にその装置に特有の前記第２の数を格納
    させるように割り当てる回路であって、第２の衝突検出
    ビットがセットされた状態でハード・ワイヤード・アド
    レスと第１の数とでホスト・コンピュータからのデータ
    受取要求に応じて第１の周辺装置に前記第１の数を受信
    させ、ハード・ワイヤード・アドレスによるホスト・コ
    ンピュータからの他のデータ伝送要求で第２の衝突検出
    ビットをクリアさせ、ハード・ワイヤード・アドレスと
    第２の数とでのホスト・コンピュータからの他のデータ
    受取要求に応じて第２の周辺装置に第２の数を受信させ
    る、ホスト・コンピュータに接続された回路と を有することを特徴とする信号およびデータを伝送する
    装置。
JP61175831A 1985-08-14 1986-07-28 信号およびデータを伝送する装置 Expired - Lifetime JPH0792784B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/765,396 US4910655A (en) 1985-08-14 1985-08-14 Apparatus for transferring signals and data under the control of a host computer
US765396 1985-08-14

Related Child Applications (3)

Application Number Title Priority Date Filing Date
JP4283465A Division JP2571741B2 (ja) 1985-08-14 1992-09-30 信号およびデータを伝送する方法
JP4283467A Division JPH0650492B2 (ja) 1985-08-14 1992-09-30 周辺装置からサービスを要求する方法
JP4283466A Division JP2549599B2 (ja) 1985-08-14 1992-09-30 指令アドレスを割り当てる方法

Publications (2)

Publication Number Publication Date
JPS6240569A JPS6240569A (ja) 1987-02-21
JPH0792784B2 true JPH0792784B2 (ja) 1995-10-09

Family

ID=25073454

Family Applications (4)

Application Number Title Priority Date Filing Date
JP61175831A Expired - Lifetime JPH0792784B2 (ja) 1985-08-14 1986-07-28 信号およびデータを伝送する装置
JP4283465A Expired - Lifetime JP2571741B2 (ja) 1985-08-14 1992-09-30 信号およびデータを伝送する方法
JP4283466A Expired - Lifetime JP2549599B2 (ja) 1985-08-14 1992-09-30 指令アドレスを割り当てる方法
JP4283467A Expired - Lifetime JPH0650492B2 (ja) 1985-08-14 1992-09-30 周辺装置からサービスを要求する方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP4283465A Expired - Lifetime JP2571741B2 (ja) 1985-08-14 1992-09-30 信号およびデータを伝送する方法
JP4283466A Expired - Lifetime JP2549599B2 (ja) 1985-08-14 1992-09-30 指令アドレスを割り当てる方法
JP4283467A Expired - Lifetime JPH0650492B2 (ja) 1985-08-14 1992-09-30 周辺装置からサービスを要求する方法

Country Status (10)

Country Link
US (1) US4910655A (ja)
JP (4) JPH0792784B2 (ja)
CN (1) CN1010261B (ja)
BR (1) BR8603240A (ja)
CA (2) CA1272807A (ja)
FR (1) FR2586331B1 (ja)
GB (1) GB2179225B (ja)
HK (4) HK95390A (ja)
IN (1) IN167031B (ja)
SG (1) SG47890G (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5241627A (en) * 1987-04-09 1993-08-31 Tandem Computers Incorporated Automatic processor module determination for multiprocessor systems for determining a value indicating the number of processors
US5107256A (en) * 1987-11-02 1992-04-21 Matsushita Electric Industrial Co., Ltd. Method and apparatus for controlling terminals on communication network
JP3169590B2 (ja) * 1988-12-29 2001-05-28 カシオ計算機株式会社 受信情報表示システム
JP2574892B2 (ja) * 1989-02-15 1997-01-22 株式会社日立製作所 自動車における負荷分担制御方法
US5121487A (en) * 1989-02-21 1992-06-09 Sun Microsystems, Inc. High speed bus with virtual memory data transfer capability using virtual address/data lines
US5175750A (en) * 1989-09-15 1992-12-29 Apple Computer, Inc. Application specific integrated circuit for a serial data bus
US5038345A (en) * 1989-10-30 1991-08-06 Amp Incorporated Traffic pattern information for a local area network
US5274771A (en) * 1991-04-30 1993-12-28 Hewlett-Packard Company System for configuring an input/output board in a computer
US5367640A (en) * 1991-04-30 1994-11-22 Hewlett-Packard Company System for configuring an input/output board in a computer
US5371863A (en) * 1991-05-30 1994-12-06 Tandem Computers Incorporated High speed processor bus extension
US5546587A (en) * 1991-05-30 1996-08-13 Tandem Computers Incorporated Decentralized bus arbitration system which continues to assert bus request signal to preclude other from asserting bus request signal until information transfer on the bus has been completed
JP2935307B2 (ja) * 1992-02-20 1999-08-16 株式会社日立製作所 ディスプレイ
JP3334211B2 (ja) * 1993-02-10 2002-10-15 株式会社日立製作所 ディスプレイ
US5768542A (en) * 1994-06-08 1998-06-16 Intel Corporation Method and apparatus for automatically configuring circuit cards in a computer system
US5566304A (en) * 1995-05-08 1996-10-15 Apple Computer, Inc. Method of dynamic selection between immediate and delayed read access acknowledgement
US5799203A (en) * 1996-05-17 1998-08-25 Advanced Micro Devices, Inc. System for receiving peripheral device capability information and selectively disabling corresponding processing unit function when the device failing to support such function
US6279114B1 (en) 1998-11-04 2001-08-21 Sandisk Corporation Voltage negotiation in a single host multiple cards system
US6901457B1 (en) 1998-11-04 2005-05-31 Sandisk Corporation Multiple mode communications system
US6820148B1 (en) * 2000-08-17 2004-11-16 Sandisk Corporation Multiple removable non-volatile memory cards serially communicating with a host
EP1470478A2 (en) * 2002-01-18 2004-10-27 PACT XPP Technologies AG Method and device for partitioning large computer programs
US6892267B2 (en) * 2002-04-15 2005-05-10 Relax Technology, Inc. Method for message transmission exploiting unused device addresses
CN1818796B (zh) * 2006-03-16 2010-11-10 上海微电子装备有限公司 光强数据总线系统及其总线控制器
JP2008041995A (ja) 2006-08-08 2008-02-21 Yazaki Corp プリント配線基板及びプリント配線基板の製造方法
EP1887452A1 (en) * 2006-08-09 2008-02-13 STMicroelectronics (Research & Development) Limited Human-Computer Interface
US11501809B1 (en) * 2021-06-15 2022-11-15 Arm Limited Contention-adapted read-write pulse generation circuitry

Family Cites Families (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3221307A (en) * 1960-12-07 1965-11-30 Ibm Automatic tape unit selector
US3646534A (en) * 1969-05-05 1972-02-29 Wendell S Miller High-density data processing
US3715725A (en) * 1971-01-11 1973-02-06 Dick Co Ab Address responsive controller for computer handling of peripheral equipment
US3787627A (en) * 1971-12-15 1974-01-22 Adaptive Tech Central address distributor
US3836888A (en) * 1972-05-22 1974-09-17 C Boenke Variable message length data acquisition and retrieval system and method using two-way coaxial cable
US3863025A (en) * 1973-04-25 1975-01-28 Gte Automatic Electric Lab Inc Data transmission method
US4063220A (en) * 1975-03-31 1977-12-13 Xerox Corporation Multipoint data communication system with collision detection
GB1508854A (en) * 1975-07-04 1978-04-26 Ibm Data handling system
US3979723A (en) * 1975-10-29 1976-09-07 International Business Machines Corporation Digital data communication network and control system therefor
US4038644A (en) * 1975-11-19 1977-07-26 Ncr Corporation Destination selection apparatus for a bus oriented computer system
US4071908A (en) * 1977-03-17 1978-01-31 Bell Telephone Laboratories, Incorporated Adaptive polling technique
IT1100916B (it) * 1978-11-06 1985-09-28 Honeywell Inf Systems Apparato per gestione di richieste di trasferimento dati in sistemi di elaborazione dati
FR2462745B1 (fr) * 1979-07-30 1986-01-03 Jeumont Schneider Dispositif de partage temporel de l'acces a une memoire connectee a un bus unique entre un calculateur central et une pluralite de calculateurs peripheriques
US4360870A (en) * 1980-07-30 1982-11-23 International Business Machines Corporation Programmable I/O device identification
US4373181A (en) * 1980-07-30 1983-02-08 Chisholm Douglas R Dynamic device address assignment mechanism for a data processing system
CA1162316A (en) * 1980-10-29 1984-02-14 Steven A. Rose Bus access control circuitive
US4345250A (en) * 1980-12-22 1982-08-17 Honeywell Information Systems Inc. Information communication system with collision avoidance
US4442502A (en) * 1981-03-30 1984-04-10 Datapoint Corporation Digital information switching system
US4608689A (en) * 1981-12-04 1986-08-26 Canon Kabushiki Kaisha Data processing and transfer apparatus
US4562535A (en) * 1982-04-05 1985-12-31 Texas Instruments Incorporated Self-configuring digital processor system with global system
JPS5925536A (ja) * 1982-07-30 1984-02-09 シャープ株式会社 電力線デ−タ伝送システム
US4608559A (en) * 1982-08-19 1986-08-26 Computer Automation, Inc. Local modulated carrier data network with a collision avoidance protocol
JPS5952331A (ja) * 1982-09-20 1984-03-26 Toshiba Corp 機器アドレス設定装置
EP0104545A3 (en) * 1982-09-27 1985-12-04 Kabushiki Kaisha Toshiba Input and output port control unit
US4568930A (en) * 1983-01-21 1986-02-04 E-Systems, Inc. Multinodal data communication network
US4498169A (en) * 1983-03-14 1985-02-05 Scientific Atlanta, Inc. Multiaccess broadcast communication system
US4628478A (en) * 1983-07-07 1986-12-09 Motorola, Inc. Remote data controller for a communication system
US4589063A (en) * 1983-08-04 1986-05-13 Fortune Systems Corporation Data processing system having automatic configuration
US4595921A (en) * 1983-08-11 1986-06-17 Wang Laboratories, Inc. Method of polling to ascertain service needs
US4620278A (en) * 1983-08-29 1986-10-28 Sperry Corporation Distributed bus arbitration according each bus user the ability to inhibit all new requests to arbitrate the bus, or to cancel its own pending request, and according the highest priority user the ability to stop the bus
US4608562A (en) * 1983-10-31 1986-08-26 International Business Machines Corp. Address personalization of a remotely attached device
US4570220A (en) * 1983-11-25 1986-02-11 Intel Corporation High speed parallel bus and data transfer method
US4660141A (en) * 1983-12-06 1987-04-21 Tri Sigma Corporation Self configuring computer network with automatic bus exchange of module identification numbers and processor assigned module numbers
US4667193A (en) * 1983-12-13 1987-05-19 Honeywell, Inc. Addressing system for simultaneously polling plural remote stations
JPS60130282A (ja) * 1983-12-16 1985-07-11 Pioneer Electronic Corp Ｃａｔｖにおけるデ−タ伝送方式
DE3347357A1 (de) * 1983-12-28 1985-07-11 Siemens AG, 1000 Berlin und 8000 München Einrichtung zum vergeben von adressen an steckbare baugruppen
US4775931A (en) * 1984-05-11 1988-10-04 Hewlett-Packard Company Dynamically configured computing device
US4626846A (en) * 1984-05-22 1986-12-02 Northern Telecom Limited Bus arrangement for addressing equipment units and a method therefor
US4710893A (en) * 1984-06-22 1987-12-01 Autek Systems Corporation High speed instrument bus
US4773005A (en) * 1984-09-07 1988-09-20 Tektronix, Inc. Dynamic address assignment system
US4638313A (en) * 1984-11-08 1987-01-20 Spacelabs, Inc. Addressing for a multipoint communication system for patient monitoring
GB2167274A (en) * 1984-11-14 1986-05-21 Philips Electronic Associated Local area network
US4675813A (en) * 1985-01-03 1987-06-23 Northern Telecom Limited Program assignable I/O addresses for a computer
US4677613A (en) * 1985-02-05 1987-06-30 The Braegen Corporation Network system for connecting multiple I/O devices to computers
US4760553A (en) * 1985-06-03 1988-07-26 International Business Machines Corporation Terminal system configuration tracing method and apparatus
US4675864A (en) * 1985-06-04 1987-06-23 Hewlett-Packard Company Serial bus system

Also Published As

Publication number Publication date
CA1272807C (en) 1990-08-14
JPH0652084A (ja) 1994-02-25
JPS6240569A (ja) 1987-02-21
JPH0650492B2 (ja) 1994-06-29
CN1010261B (zh) 1990-10-31
US4910655A (en) 1990-03-20
JP2549599B2 (ja) 1996-10-30
CA1272807A (en) 1990-08-14
FR2586331A1 (fr) 1987-02-20
JPH0675894A (ja) 1994-03-18
CN86102839A (zh) 1987-02-11
GB2179225A (en) 1987-02-25
IN167031B (ja) 1990-08-18
GB2179225B (en) 1990-02-21
HK95290A (en) 1990-11-23
HK100890A (en) 1990-12-07
CA1294710C (en) 1992-01-21
BR8603240A (pt) 1987-03-17
JP2571741B2 (ja) 1997-01-16
HK95490A (en) 1990-11-23
GB8607632D0 (en) 1986-04-30
FR2586331B1 (fr) 1994-01-14
SG47890G (en) 1990-10-26
HK95390A (en) 1990-11-23
JPH0644177A (ja) 1994-02-18

Similar Documents

Publication Publication Date Title
JPH0792784B2 (ja) 信号およびデータを伝送する装置
US4918598A (en) Method for selectively activating and deactivating devices having same first address and different extended addresses
EP1094395B1 (en) Method and apparatus for arbitrating on an acyclic directed graph
EP1197870B1 (en) Method and apparatus for unique address assignment, node self-identification and topology mapping for a direct acyclic graph
US5623610A (en) System for assigning geographical addresses in a hierarchical serial bus by enabling upstream port and selectively enabling disabled ports at power on/reset
EP0674790B1 (en) Method and apparatus for transforming an arbitrary topology collection of nodes into an acyclic directed graph
US4912627A (en) Method for storing a second number as a command address of a first peripheral device and a third number as a command address of a second peripheral device
US4875158A (en) Method for requesting service by a device which generates a service request signal successively until it is serviced
US4488232A (en) Self-adjusting, distributed control, access method for a multiplexed single-signal data bus
JPS5923142B2 (ja) デ−タ通信システム用アダプタ
EP0076401B1 (en) Self adjusting, distributed control, access method for a multiplexed single signal data bus
GB2217561A (en) Data transfer method
CA1287689C (en) Method for transferring signals and data between a host computer and peripheral devices which are initially inactive and which have the same first address wherein the signals and data are transferred over a bus coupling the peripheral devices to the host computer
WO1994015305A1 (en) Method and apparatus for transforming an arbitrary acyclic topology collection of nodes into an acyclic directed graph
JP3345102B2 (ja) 結合したモジュールをリセットする方法及びこの方法を用いるシステム
CN1016834B (zh) 用于传输信号和数据的方法
JPS6129179B2 (ja)
JPH06250859A (ja) メモリ−マップド割込み方式

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term