JPH0787354B2 - 集積回路のパワ−セ−ブ回路 - Google Patents
集積回路のパワ−セ−ブ回路Info
- Publication number
- JPH0787354B2 JPH0787354B2 JP59273091A JP27309184A JPH0787354B2 JP H0787354 B2 JPH0787354 B2 JP H0787354B2 JP 59273091 A JP59273091 A JP 59273091A JP 27309184 A JP27309184 A JP 27309184A JP H0787354 B2 JPH0787354 B2 JP H0787354B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- integrated circuit
- initial state
- specific
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、必要時以外の無駄な電力消費を低減するため
の集積回路パワーセーブ回路に関する。
の集積回路パワーセーブ回路に関する。
一般に、論理回路を含む集積回路においては、特定のモ
ードの動作を行なわせる特定の回路ブロックはそのモー
ド以外では電力供給を必要としない場合が多い。そのた
め、上記モード以外には前記特定の回路ブロックへの電
源供給を遮断して、集積回路の電力消費を低減する所謂
パワーセーブ処理が行なわれている。
ードの動作を行なわせる特定の回路ブロックはそのモー
ド以外では電力供給を必要としない場合が多い。そのた
め、上記モード以外には前記特定の回路ブロックへの電
源供給を遮断して、集積回路の電力消費を低減する所謂
パワーセーブ処理が行なわれている。
ところで、集積回路に論理回路が含まれている場合は、
該集積回路への電源投入時に論理回路の初期状態を設定
する必要があるケースが多く、そのような場合は初期状
態設定回路が内蔵される。
該集積回路への電源投入時に論理回路の初期状態を設定
する必要があるケースが多く、そのような場合は初期状
態設定回路が内蔵される。
しかしながら、上記した初期状態設定回路は、集積回路
全体への電源投入時のみ初期状態が設定されるものであ
るため、前記特定のモード以外で前記特定の回路ブロッ
クへの電源供給を遮断したパワーセーブ状態から、特定
のモードへの移行指令が為されて前記特定の回路ブロッ
クへ電源が供給された時は、その回路ブロックの初期状
態は設定されないという不都合があった。
全体への電源投入時のみ初期状態が設定されるものであ
るため、前記特定のモード以外で前記特定の回路ブロッ
クへの電源供給を遮断したパワーセーブ状態から、特定
のモードへの移行指令が為されて前記特定の回路ブロッ
クへ電源が供給された時は、その回路ブロックの初期状
態は設定されないという不都合があった。
上記した従来技術の問題点を第７図、第８図、第９図お
よび第10図により説明する。
よび第10図により説明する。
第７図は、集積回路のパワーセーブ回路の従来例を示す
ブロック図であり、第８図はその各部の信号波形図であ
る。第７図において、１は集積回路、５は初期状態設定
回路で抵抗２とコンデンサ３とからなる遅延手段及びコ
ンパレータ４から構成される。６はパワーセーブ如何に
かかわらず動作する回路ブロックＢ、７は前記特定のモ
ードで動作する特定の回路ブロックＡ、８はパワーセー
ブ指令信号PSの反転信号▲▼で制御される電子スイ
ッチである。
ブロック図であり、第８図はその各部の信号波形図であ
る。第７図において、１は集積回路、５は初期状態設定
回路で抵抗２とコンデンサ３とからなる遅延手段及びコ
ンパレータ４から構成される。６はパワーセーブ如何に
かかわらず動作する回路ブロックＢ、７は前記特定のモ
ードで動作する特定の回路ブロックＡ、８はパワーセー
ブ指令信号PSの反転信号▲▼で制御される電子スイ
ッチである。
次に第７図に示した回路の動作を第８図の信号波形を参
照して説明する。
照して説明する。
電源が集積回路１に投入されてVccが第８図のように立
上ると、コンデンサ３の電圧VRは第８図に示したように
遅れて上昇する。コンパレータ４は、入力電圧であるVR
が所定のスレッシホールド電圧Vthを越えると、出力電
圧Reが“H"から“L"になるように構成されているので、
コンパレータ４からは、電源電圧Vccの立上り時点での
みリセットパルスが発生する。この出力Reを回路ブロッ
クB6と特定の回路ブロックA7に与えることにより、両者
は初期状態に設定される。
上ると、コンデンサ３の電圧VRは第８図に示したように
遅れて上昇する。コンパレータ４は、入力電圧であるVR
が所定のスレッシホールド電圧Vthを越えると、出力電
圧Reが“H"から“L"になるように構成されているので、
コンパレータ４からは、電源電圧Vccの立上り時点での
みリセットパルスが発生する。この出力Reを回路ブロッ
クB6と特定の回路ブロックA7に与えることにより、両者
は初期状態に設定される。
しかし、特定のモード（以下、特定のモードＡと言う）
に設定するための信号▲▼（パワーセーブ指令信号
PSの反転信号）が“L"で電子スイッチ８がオフ、すなわ
ち特定の回路ブロックA7への供給電圧VAが“L"の状態か
ら▲▼が“H"に立上った場合は、コンパレータ４の
出力電圧Reは“L"のままであるから、特定の回路ブロッ
クA7の初期状態は設定されない。
に設定するための信号▲▼（パワーセーブ指令信号
PSの反転信号）が“L"で電子スイッチ８がオフ、すなわ
ち特定の回路ブロックA7への供給電圧VAが“L"の状態か
ら▲▼が“H"に立上った場合は、コンパレータ４の
出力電圧Reは“L"のままであるから、特定の回路ブロッ
クA7の初期状態は設定されない。
そこで、前記特定のモードＡへの移行指令が為された時
にも、前記特定の回路ブロックＡの初期状態を設定する
ためには、前記特定の回路ブロックA7への電圧VAの供給
によって働く、初期状態設定回路５と同様の手段が必要
となる。これを第９図と第10図によって説明する。
にも、前記特定の回路ブロックＡの初期状態を設定する
ためには、前記特定の回路ブロックA7への電圧VAの供給
によって働く、初期状態設定回路５と同様の手段が必要
となる。これを第９図と第10図によって説明する。
第９図は特定の回路ブロックA7のための初期状態設定回
路を備えた従来の集積回路のパワーセーブ回路を示すブ
ロック図、第10図はその各部の信号波形図である。
路を備えた従来の集積回路のパワーセーブ回路を示すブ
ロック図、第10図はその各部の信号波形図である。
第９図において、13は特定の回路ブロックＡのための初
期状態設定回路で、抵抗10とコンデンサ11から成る遅延
手段及び前記した回路ブロックＢの初期状態設定回路５
と同じスレッシホールド電圧Vthをもつコンパレータ12
から構成されており、14は外付けの前記コンデンサ11を
接続するための集積回路１の端子、15はオアゲートであ
り、その他の部分は第７図と同様である。
期状態設定回路で、抵抗10とコンデンサ11から成る遅延
手段及び前記した回路ブロックＢの初期状態設定回路５
と同じスレッシホールド電圧Vthをもつコンパレータ12
から構成されており、14は外付けの前記コンデンサ11を
接続するための集積回路１の端子、15はオアゲートであ
り、その他の部分は第７図と同様である。
この様な構成において、特定のモードＡへの移行指令が
為された時、すなわち▲▼がVccの“H"の状態で立
上がった時（第10図において、PSの矢印部分）は、第７
図の初期設定回路５と同じ構成である初期状態設定回路
13の出力として第10図のReAに示したような“L"から
“H"となるパルスが得られる。このReAは、オアゲート1
5を通して特定の回路ブロックA7に供給されているた
め、該特定の回路ブロックA7は電源投入時のみならず、
特定のモードＡへの移行指令が為された時、すなわちパ
ワーセーブが解除された時にも、初期状態に設定され
る。しかし、上記の構成では、回路ブロックB6の初期状
態設定回路６に加えて、特定の回路ブロックA7の初期状
態設定回路13を必要とし、集積回路の回路規模が増加
し、端子14を設ける必要があるなどの問題があった。
為された時、すなわち▲▼がVccの“H"の状態で立
上がった時（第10図において、PSの矢印部分）は、第７
図の初期設定回路５と同じ構成である初期状態設定回路
13の出力として第10図のReAに示したような“L"から
“H"となるパルスが得られる。このReAは、オアゲート1
5を通して特定の回路ブロックA7に供給されているた
め、該特定の回路ブロックA7は電源投入時のみならず、
特定のモードＡへの移行指令が為された時、すなわちパ
ワーセーブが解除された時にも、初期状態に設定され
る。しかし、上記の構成では、回路ブロックB6の初期状
態設定回路６に加えて、特定の回路ブロックA7の初期状
態設定回路13を必要とし、集積回路の回路規模が増加
し、端子14を設ける必要があるなどの問題があった。
なお、上記したような論理回路の初期状態設定回路の従
来例としては、特開昭56−132813および特開昭56−1523
21に記載されている。
来例としては、特開昭56−132813および特開昭56−1523
21に記載されている。
本発明の目的は、上記従来技術の欠点を解消し、パワー
セーブ解消時にも初期状態の設定がなされ、しかも回路
規模、端子数を低減した集積回路のパワーセーブ回路を
提供するにある。
セーブ解消時にも初期状態の設定がなされ、しかも回路
規模、端子数を低減した集積回路のパワーセーブ回路を
提供するにある。
この目的を達成するために、本発明は、パワーセーブ指
令信号で集積回路全体への電源投入時の初期状態を設定
する回路に用いるコンデンサを短絡状態として放電し、
単一の初期状態設定回路でパワーセーブ解消時の初期状
態設定を可能とした点に特徴がある。
令信号で集積回路全体への電源投入時の初期状態を設定
する回路に用いるコンデンサを短絡状態として放電し、
単一の初期状態設定回路でパワーセーブ解消時の初期状
態設定を可能とした点に特徴がある。
以下、本発明の実施例を図面を用いて説明する。
第１図は本発明による集積回路のパラーセーブ回路の一
実施例を示すブロック図であって、20は信号反転のため
のインバータ、21は抵抗、22はパワーセーブ指令信号PS
でコンデンサ３を短絡し放電するためのトランジスタで
あり、その他の符号１ないし８で示したものは第７図の
ものと同様である。
実施例を示すブロック図であって、20は信号反転のため
のインバータ、21は抵抗、22はパワーセーブ指令信号PS
でコンデンサ３を短絡し放電するためのトランジスタで
あり、その他の符号１ないし８で示したものは第７図の
ものと同様である。
第２図は第１図の動作を説明するための信号波形図であ
り、Vrとreはそれぞれ第８図のVRとReに対応する。
り、Vrとreはそれぞれ第８図のVRとReに対応する。
第１図において、電源が投入されてVccが立上ると、コ
ンデンサ３の電圧Vrは第２図に示したように抵抗２（集
積回路であるため、抵抗、トランジスタ等による定電流
源でもよい）、コンデンサ３により遅れて上昇する。第
７図と同様に、コンパレータ４は入力電圧Vrが所定のス
レッシホールド電圧Vthを越えると、出力電圧reが“H"
から“L"となるように構成されているので、出力電圧re
として電源電圧Vccの立上りでリセットパルスが発生す
る。このリセットパルスを回路ブロックＢ及び特定の回
路ブロックA7に送ることにより、両回路ブロックＢ及び
Ａは共に初期状態に設定される。
ンデンサ３の電圧Vrは第２図に示したように抵抗２（集
積回路であるため、抵抗、トランジスタ等による定電流
源でもよい）、コンデンサ３により遅れて上昇する。第
７図と同様に、コンパレータ４は入力電圧Vrが所定のス
レッシホールド電圧Vthを越えると、出力電圧reが“H"
から“L"となるように構成されているので、出力電圧re
として電源電圧Vccの立上りでリセットパルスが発生す
る。このリセットパルスを回路ブロックＢ及び特定の回
路ブロックA7に送ることにより、両回路ブロックＢ及び
Ａは共に初期状態に設定される。
次に、PSが“L"即ちパワーセーブ状態となると、電子ス
イッチ８により、特定の回路ブロックA7への電源供給が
断たれると同時に、インバータ20を通して“H"となった
PSにより、トランジスタ22はオンとなって、コンデンサ
３は短絡されて放電される。
イッチ８により、特定の回路ブロックA7への電源供給が
断たれると同時に、インバータ20を通して“H"となった
PSにより、トランジスタ22はオンとなって、コンデンサ
３は短絡されて放電される。
そして、特定のモードＡへの移行指令が為された時（パ
ワーセーブ解除時）、即ちPSがVccの“H"の状態で立上
った時は、VAが“H"になると共に、PSが“L"となってト
ランジスタ22がオフとなり、コンデンサ３の電圧Vrは遅
れて上昇し、初期状態設定回路５の出力reには、第２図
に示したように、“L"から“H"となるリセットパルスが
得られ、特定の回路ブロックA7は初期状態に設定され
る。
ワーセーブ解除時）、即ちPSがVccの“H"の状態で立上
った時は、VAが“H"になると共に、PSが“L"となってト
ランジスタ22がオフとなり、コンデンサ３の電圧Vrは遅
れて上昇し、初期状態設定回路５の出力reには、第２図
に示したように、“L"から“H"となるリセットパルスが
得られ、特定の回路ブロックA7は初期状態に設定され
る。
また、この信号reは、見方を変えれば、特定のモードＡ
への移行指令の開始信号（立上りを検出した信号）とな
っており、初期状態設定信号とは違った意味の特定のモ
ードＡの開始信号（スタート信号）として用いることも
可能であり、このスタート信号は第７図に示した従来例
では、作成することが困難である。
への移行指令の開始信号（立上りを検出した信号）とな
っており、初期状態設定信号とは違った意味の特定のモ
ードＡの開始信号（スタート信号）として用いることも
可能であり、このスタート信号は第７図に示した従来例
では、作成することが困難である。
この特定のモードＡへの移行開始情報が必要な具体例
を、第３図に示したVTR（ビデオテープレコーダ）の記
録テープ速度判別回路に適用した例により説明する。な
お、第４図は第３図の回路の動作を説明するための信号
波形図である。
を、第３図に示したVTR（ビデオテープレコーダ）の記
録テープ速度判別回路に適用した例により説明する。な
お、第４図は第３図の回路の動作を説明するための信号
波形図である。
第３図において、１は集積回路、７は前記したものと同
様の特定の回路ブロックＡであり、ここではVTRの記録
テープ速度判別回路、８は同じく電子スイッチ、そし
て、50はVTR、51はVTRのテープ走行情報INを得て数種類
の記録テープ速度（記録テープ速度は、記録テープ速度
を遅くして長時間記録を行なうために通常数種類有して
いる）を判別する判別回路、52は判別禁止回路である。
様の特定の回路ブロックＡであり、ここではVTRの記録
テープ速度判別回路、８は同じく電子スイッチ、そし
て、50はVTR、51はVTRのテープ走行情報INを得て数種類
の記録テープ速度（記録テープ速度は、記録テープ速度
を遅くして長時間記録を行なうために通常数種類有して
いる）を判別する判別回路、52は判別禁止回路である。
第３図において、特定のモードＡの指令信号としては、
VTR50の再生モード指令信号PBが対応し、この信号PBは
第７図ないし第10図の説明におけるPSに相当する。そし
て、このPBが“L"の状態はVTR50では主に記録モードで
あり、判別回路51を含む特定ブロックA7は動作する必要
がないため、電子スイッチ８をオフとして、第４図に示
したように、パワーセーブ状態となっている。
VTR50の再生モード指令信号PBが対応し、この信号PBは
第７図ないし第10図の説明におけるPSに相当する。そし
て、このPBが“L"の状態はVTR50では主に記録モードで
あり、判別回路51を含む特定ブロックA7は動作する必要
がないため、電子スイッチ８をオフとして、第４図に示
したように、パワーセーブ状態となっている。
そして、再生モードへの移行指令がなされた時（すなわ
ちPBが“H"になった時）、VAが“H"となってテープ速度
の判別を開始する訳であるが、この時再生時のテープ速
度はゼロから立上るため不安定で、そのまま速度判別を
行なうと誤動作を起こす。したがって、リセットパルス
Reをスタート信号STとしてカウンタ等で構成した遅延回
路による判別禁止回路52で禁止信号INHを、第４図に示
したように、τの期間“H"として判別回路51を禁止する
ものである。その後、INHが“H"から“L"になったDETの
期間で記録テープ速度を判別し、その判別出力OUTをVTR
に送り、VTR50の再生テープ速度を所望の値に切換える
ものである。
ちPBが“H"になった時）、VAが“H"となってテープ速度
の判別を開始する訳であるが、この時再生時のテープ速
度はゼロから立上るため不安定で、そのまま速度判別を
行なうと誤動作を起こす。したがって、リセットパルス
Reをスタート信号STとしてカウンタ等で構成した遅延回
路による判別禁止回路52で禁止信号INHを、第４図に示
したように、τの期間“H"として判別回路51を禁止する
ものである。その後、INHが“H"から“L"になったDETの
期間で記録テープ速度を判別し、その判別出力OUTをVTR
に送り、VTR50の再生テープ速度を所望の値に切換える
ものである。
このように、判別回路51では前記Reを通常のリセット情
報Re1として用いているが、禁止回路52では、PBモード
（再生モード）のスタート信号STとして有効に利用して
いる。
報Re1として用いているが、禁止回路52では、PBモード
（再生モード）のスタート信号STとして有効に利用して
いる。
第５図は第１図のパワーセーブ回路５に用いるコンパレ
ータ４の一具体例を示す回路図であり、このコンパレー
タは、トランジスタ30,31と抵抗32,33,34,35とから成る
差動アンプと、インバータ36とから構成される。このコ
ンパレータは、入力電圧Vrが抵抗34と35で定まるスレッ
シュホールド電圧Vthを越えると、出力電圧reが“H"か
ら“L"になるように動作する。
ータ４の一具体例を示す回路図であり、このコンパレー
タは、トランジスタ30,31と抵抗32,33,34,35とから成る
差動アンプと、インバータ36とから構成される。このコ
ンパレータは、入力電圧Vrが抵抗34と35で定まるスレッ
シュホールド電圧Vthを越えると、出力電圧reが“H"か
ら“L"になるように動作する。
第６図は第１図に用いる電子スイッチ８の一具体例を示
す回路図であり、トランジスタ40,41とダイオード42及
び抵抗43,44とから構成される。この電子スイッチ８
は、パワーセーブ状態即ちPSが“L"の時、トランジスタ
41がオフとなり、トランジスタ40がオンとなって特定の
回路ブロックA7へ電圧VAを供給する。この回路では、特
定の回路ブロックA7としてI2L（インテグレーテッドイ
ンジェクションロジック）論理回路を用いている。この
場合、供給電圧VAと抵抗45により定まるインジェクショ
ン電流Ｉが、電源電圧Vccにより大きく変動しない（即
ちVAの変動を少なくする）ように、第６図に示したよう
な電子スイッチの構成にしてVAをVccの半分程度に落す
ケースが多い。このようなケースでは、第９図に示した
従来例のような供給電圧VAから初期状態設定回路13を働
かせることは、動作電圧が低くなり過ぎるためきわめて
困難であり、本発明はこのようなI2L論理回路の場合に
特に有利となるものである。
す回路図であり、トランジスタ40,41とダイオード42及
び抵抗43,44とから構成される。この電子スイッチ８
は、パワーセーブ状態即ちPSが“L"の時、トランジスタ
41がオフとなり、トランジスタ40がオンとなって特定の
回路ブロックA7へ電圧VAを供給する。この回路では、特
定の回路ブロックA7としてI2L（インテグレーテッドイ
ンジェクションロジック）論理回路を用いている。この
場合、供給電圧VAと抵抗45により定まるインジェクショ
ン電流Ｉが、電源電圧Vccにより大きく変動しない（即
ちVAの変動を少なくする）ように、第６図に示したよう
な電子スイッチの構成にしてVAをVccの半分程度に落す
ケースが多い。このようなケースでは、第９図に示した
従来例のような供給電圧VAから初期状態設定回路13を働
かせることは、動作電圧が低くなり過ぎるためきわめて
困難であり、本発明はこのようなI2L論理回路の場合に
特に有利となるものである。
以上説明したように、本発明によれば、パワーセーブ指
令信号で電源投入時の初期状態設定回路のコンデンサを
短絡し、単一の初期状態設定回路でパワーセーブ解除時
（特定のモードへの移行時）の初期状態設定も行なわせ
ることができ、更に特定のモードへの移行開始情報も同
時に得ることができ、しかも集積回路の回路規模と端子
数を低減でき、上記従来技術の欠点を除いて優れた機能
の集積回路のパワーセーブ回路を提供することができ
る。
令信号で電源投入時の初期状態設定回路のコンデンサを
短絡し、単一の初期状態設定回路でパワーセーブ解除時
（特定のモードへの移行時）の初期状態設定も行なわせ
ることができ、更に特定のモードへの移行開始情報も同
時に得ることができ、しかも集積回路の回路規模と端子
数を低減でき、上記従来技術の欠点を除いて優れた機能
の集積回路のパワーセーブ回路を提供することができ
る。
第１図は本発明による集積回路のパワーセーブ回路の一
実施例を示すブロック図、第２図は第１図の動作を説明
するための信号波形図、第３図は本発明による集積回路
のパワーセーブ回路をVTRの記録テープ速度判別回路に
適用した具体例を説明するためのブロック図、第４図は
第３図の動作を説明するための信号波形図、第５図は第
１図のコンパレータの一具体例を示す回路図、第６図は
第１図の電子スイッチの一具体例を示す回路図、第７図
は従来の集積回路のパワーセーブ回路の一例を示すブロ
ック図、第８図は第７図の動作を説明するための信号波
形図、第９図は従来の集積回路のパワーセーブ回路の他
の例を示すブロック図、第10図は第９図の動作を説明す
るための信号波形図である。 １……集積回路、３……コンデンサ、４……コンパレー
タ、５……初期状態設定回路、７……特定の回路ブロッ
ク、８……電子スイッチ、20……インバータ、22……ト
ランジスタ。
実施例を示すブロック図、第２図は第１図の動作を説明
するための信号波形図、第３図は本発明による集積回路
のパワーセーブ回路をVTRの記録テープ速度判別回路に
適用した具体例を説明するためのブロック図、第４図は
第３図の動作を説明するための信号波形図、第５図は第
１図のコンパレータの一具体例を示す回路図、第６図は
第１図の電子スイッチの一具体例を示す回路図、第７図
は従来の集積回路のパワーセーブ回路の一例を示すブロ
ック図、第８図は第７図の動作を説明するための信号波
形図、第９図は従来の集積回路のパワーセーブ回路の他
の例を示すブロック図、第10図は第９図の動作を説明す
るための信号波形図である。 １……集積回路、３……コンデンサ、４……コンパレー
タ、５……初期状態設定回路、７……特定の回路ブロッ
ク、８……電子スイッチ、20……インバータ、22……ト
ランジスタ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 藤森 義朗 神奈川県横浜市戸塚区吉田町292番地 日 立ビデオエンジニアリング株式会社内 (72)発明者 松島 正 群馬県高崎市西横手町111番地 株式会社 日立製作所高崎工場内 (56)参考文献 特開 昭52−51824（ＪＰ，Ａ) 特開 昭58−205225（ＪＰ，Ａ)
Claims (1)
- 【請求項１】論理回路を含む集積回路の特定のモードの
動作を行なわせる特定の回路ブロックへの電力供給を前
記特定のモード以外では遮断して集積回路の電力消費を
低減するようにした集積回路のパワーセーブ回路におい
て、コンデンサと抵抗を用いた遅延手段を有し電源投入
後集積回路の論理回路を初期状態に設定するための初期
状態設定回路と、少なくとも前記コンデンサを集積回路
の外側に接続するための集積回路の１個の端子と、集積
回路の特定の回路ブロックへの電源供給を遮断するため
のパワーセーブ指令信号で前記初期状態設定回路のコン
デンサを放電させパワーセーブ解除時に前記コンデンサ
を充電させる手段とを有し、パワーセーブ解除時に前記
初期状態設定回路を再度動作させて集積回路の論理回路
と集積回路の特定の回路ブロックとを初期状態に設定す
ることにより、集積回路の論理回路の初期状態設定と特
定の回路ブロックのパワーセーブ解除時の初期状態設定
のための集積回路の端子を共通の１個とすることを特徴
とする集積回路のパワーセーブ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59273091A JPH0787354B2 (ja) | 1984-12-26 | 1984-12-26 | 集積回路のパワ−セ−ブ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59273091A JPH0787354B2 (ja) | 1984-12-26 | 1984-12-26 | 集積回路のパワ−セ−ブ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61152120A JPS61152120A (ja) | 1986-07-10 |
| JPH0787354B2 true JPH0787354B2 (ja) | 1995-09-20 |
Family
ID=17523013
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59273091A Expired - Fee Related JPH0787354B2 (ja) | 1984-12-26 | 1984-12-26 | 集積回路のパワ−セ−ブ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0787354B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5251824A (en) * | 1975-10-23 | 1977-04-26 | Nec Corp | Early-time state setting system |
| JPS58205225A (ja) * | 1982-05-26 | 1983-11-30 | Sanyo Electric Co Ltd | 複合リセツト回路 |
-
1984
- 1984-12-26 JP JP59273091A patent/JPH0787354B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61152120A (ja) | 1986-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4461003A (en) | Circuit arrangement for preventing a microcomputer from malfunctioning | |
| EP0039945B1 (en) | I2l logic circuit | |
| JPH0787354B2 (ja) | 集積回路のパワ−セ−ブ回路 | |
| US5986442A (en) | Load drive device having short-circuit protection function | |
| JP2730729B2 (ja) | スイッチング素子駆動装置 | |
| US4480216A (en) | Motor driving circuits | |
| JPH018026Y2 (ja) | ||
| US6353560B1 (en) | Semiconductor memory device | |
| JPH051011Y2 (ja) | ||
| JP2552693B2 (ja) | 単安定マルチバイブレータ | |
| JPS6160513B2 (ja) | ||
| KR940000245Y1 (ko) | 오디오 데크에서의 녹음, 재생시의 오동작 방지회로 | |
| JPH0430643Y2 (ja) | ||
| KR900003161Y1 (ko) | 자동 더빙 시스템 | |
| JP2972960B2 (ja) | デジタル出力回路 | |
| JP2565018B2 (ja) | 突入電流防止回路 | |
| JP2626915B2 (ja) | 出力バツフア回路 | |
| KR870002314Y1 (ko) | 전자식 구동 카세트 데크에서의 무신호 녹음부분 형성회로 | |
| KR0159412B1 (ko) | 브이씨알의 영상신호 판별장치 | |
| SU1150653A1 (ru) | Устройство дл управлени механизмом перемещени магнитного носител | |
| KR860001399B1 (ko) | 테이프 레코더의 패이더회로 | |
| JPH045060Y2 (ja) | ||
| KR840002636Y1 (ko) | 카세트 테이프 레코더의 모터 콘트롤 회로 | |
| JP2705085B2 (ja) | デコーダのテスト回路 | |
| KR900004186Y1 (ko) | Vcr의 파우어 스위칭 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |