JPH0784284A

JPH0784284A - 液晶表示装置

Info

Publication number: JPH0784284A
Application number: JP18887393A
Authority: JP
Inventors: Mitsushi Ikeda; 光志池田; Yujiro Hara; 雄二郎原; Yoshiko Tsuji; 佳子辻; Hisao Toeda; 久郎戸枝
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1993-06-30
Filing date: 1993-06-30
Publication date: 1995-03-31

Abstract

(57)【要約】【目的】開口率の低下を招くこと無くディスクリネーシ
ョン線による表示品質の劣化を防止できるアクティブマ
トリクス型液晶表示装置を提供すること。【構成】ガラス基板１上にマトリクス配列された画素電
極１０，１１と、画素電極１１の下部に設けられたスイ
ッチング素子としての薄膜トランジスタと、隣接する二
つの画素電極１０，１１の間隙の下部に設けられた信号
線９と、画素電極１０，１１上に設けられた対向電極１
３と、画素電極１０，１１と向対電極１３との間に設け
られ、厚さが隣接する二つの画素電極１０，１１間の距
離よりも大きい液晶層１２とを備えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、液晶表示装置に係り、
特にスイッチング素子として薄膜トランジスタを用いた
アクティブマトリクス型液晶表示装置に関する。

【０００２】

【従来の技術】液晶表示装置は薄型・軽量であり、低電
圧駆動が可能で更にカラ―化も容易である等の特徴を有
し、近年、パ―ソナルコンピュ―タ，ワ―プロなどの表
示装置として利用されている。中でも、アモルファスシ
リコンの薄膜トランジスタ（ａ−ＳｉＴＦＴ）をスイッ
チング素子として用いたアクティブマトリックス型液晶
表示装置は、多画素にしてもコントラスト，レスポンス
等の劣化がなく、更に、中間調表示も可能であることか
ら、フルカラ―テレビや、ＯＡ用の表示装置として期待
されている。

【０００３】図６は、従来のａ−ＳｉＴＦＴを用いたア
クティブマトリックス型液晶表示装置の概略構成を示す
模式図である。

【０００４】図中、８１は画素電極を示しており、この
画素電極８１はＴＦＴのソース電極７８に接続されてい
る。また、画素電極８１上には液晶層８２を介して対向
電極８３が設けられている。

【０００５】上記ＴＦＴは、大きく分けて、ガラス基板
７１上に設けられたゲート電極７２と、このゲート電極
７２を覆うように形成されたゲート絶縁膜７３と、この
ゲート絶縁膜７３上に設けられた活性層７６と、この活
性層７６にコンタクトするソース電極７７、ドレイン電
極７８とで構成されている。

【０００６】ソース電極７７とドレイン電極７８との間
の活性層７６上には保護膜７５が設けられ、また、活性
層７６はオーミックコンタクト層７６を介してソース電
極７７、ドレイン電極７８とコンタクトしている。ソー
ス電極７８は信号線７９に繋がっている。そして、信号
線７９，ＴＦＴは層間絶縁膜８４により液晶層８２と直
接コンタクトしないようになっている。

【０００７】ところで、このように構成された液晶表示
装置を高精細化する場合、開口率を上げるために、画素
電極８１と信号線７９とをなるべく近づけることが必要
になる。

【０００８】しかし、画素電極８１と信号線７９とを近
づけるとこれらの間の電界が大きくなり、この大きい電
界によって、画素電極８１および信号線７９に近接する
部分の液晶層８２の液晶分子８２₁の配向が変化する。
この結果、液晶層８２の配向に不連続が生じ、いわゆ
る、ディスクリネーション線８６が発生し、表示品質が
劣化するという問題が生じる。

【０００９】このような問題を解決するには、ディスク
リネーション線８６が生じる部分上の対向電極８３にブ
ラックマトリクス８５を設け、ディスクリネーション線
８６を隠すという技術が提案されている。

【００１０】しかし、ブラックマトリクス８５の分だ
け、実際の表示に寄与する表示部が減少し、開口率が低
下するという問題があった。

【００１１】

【発明が解決しようとする課題】上述の如く、従来の液
晶表示装置にあっては、高精細化のために、画素電極と
信号線とを近づけるとこれらの間の電界が大きくなり、
ディスクリネーション線が発生し、表示品質が劣化する
という問題があった。

【００１２】このような問題は、ブラックマトリクスに
よりディスクリネーション線を隠せば解決できるが、こ
の場合、ブラックマトリクスの分だけ、開口率が低下す
るという問題があった。

【００１３】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、開口率の低下を招くこ
と無くディスクリネーション線による表示品質を防止で
きる液晶表示装置を提供することにある。

【００１４】

【課題を解決するための手段】上記の目的を達成するた
めに、本発明の液晶表示装置（請求項１）は、基板上に
マトリクス配列された画素電極と、前記画素電極の各下
部に設けられたスイッチング素子としての薄膜トランジ
スタと、隣接する二つの前記画素電極間の間隙の下部に
設けられた配線と、前記画素電極上に設けられた対向電
極と、前記画素電極と前記対向電極との間に設けられ、
厚さが隣接する二つの前記画素電極間の距離よりも大き
い液晶層とを備えたことを特徴とする。

【００１５】また、本発明の液晶表示装置（請求項２）
は、基板上にマトリクス配列された画素電極と、前記画
素電極の各下部に設けられたスイッチング素子としての
薄膜トランジスタと、隣接する二つの前記画素電極間の
間隙の下部に設けられた配線と、前記画素電極上に設け
られた対向電極と、前記画素電極と前記向対電極との間
に設けられた液晶層と、前記配線と前記対向電極との間
に設けられた電界集中部材とを備えたことを特徴とす
る。

【００１６】上記配線とは信号線、ゲート線等の配線で
ある。

【００１７】

【作用】本発明の液晶表示装置（請求項１）によれば、
隣接する二つの画素電極間の距離が液晶層の厚さよりも
小さいので、隣接する二つの画素電極間の電界は、画素
電極と対向電極と間の電界よりも強くなる。

【００１８】このため、ディスクリネーション線を隣接
する二つの画素電極の間の液晶層に発生させ、そこに固
定することができる。また、隣接する二つの画素電極間
の間隙の下部には配線が位置している。すなわち、ディ
スクリネーション線が固定される部分はもともと表示に
寄与しない部分である。

【００１９】したがって、開口率の低下を招くこと無く
ディスクリネーション線による表示品質の劣化を防止で
きる。

【００２０】また、本発明の他の液晶表示装置（請求項
２）によれば、配線と対向電極との間に電界集中部材が
設けられているため、配線と画素電極とを近づけても、
ディスクリネーション線は電界集中部材に発生し、固定
される。しかも、電界集中部材の下部には配線が位置し
ているため、ディスクリネーション線が固定される部分
はもともと表示に寄与しない部分である。

【００２１】したがって、開口率の低下を招くこと無く
ディスクリネーション線による表示品質の劣化を防止で
きる。

【００２２】

【実施例】以下、図面を参照しながら実施例を説明す
る。

【００２３】図１は、本発明の第１の実施例に係るアク
ティブマトリクス型液晶表示装置の概略構成を示す模式
図である。

【００２４】図中、１１は画素電極を示しており、この
画素電極１１はＴＦＴのソース電極８に接続されてい
る。また、画素電極１０，１１上には液晶層１２を介し
て対向電極１３が設けられている。

【００２５】ここで、画素電極１０，１１間の距離は、
従来とは異なり、液晶層１２の厚さよりも小さくなって
いる。具体的には、画素電極１０，１１間の距離は、例
えば、４μｍとし、液晶層１２の厚さは５μｍとする。

【００２６】上記ＴＦＴは、大きく分けて、ガラス基板
１上に設けられたゲート電極（ゲート配線）２と、この
ゲート電極２を覆うように形成されたゲート絶縁膜３
と、このゲート絶縁膜３上に設けられた活性層４と、こ
の活性層４にコンタクトするドレイン電極７、ソース電
極８とで構成されている。

【００２７】ドレイン電極７とソース電極８との間の活
性層４上には保護膜５が設けられ、また、活性層４はオ
ーミックコンタクト層６を介してドレイン電極７、ソー
ス電極８とコンタクトしている。ソース電極８は信号線
９に繋がっている。そして、信号線９，ＴＦＴは層間絶
縁膜１４によって液晶層１２とは直接コンタクトしない
ようになっている。

【００２８】このような液晶表示装置は、例えば、次の
ように製造する。

【００２９】まず、ガラス基板１上にＭｏＴａ合金膜を
３００ｎｍの厚さに堆積した後、このＭｏＴａ合金膜を
パターニングしてゲート電極２を形成する。

【００３０】次にプラズマＣＶＤ法により、ゲート絶縁
膜３となる酸化シリコン膜、第１の窒化シリコン膜をそ
れぞれ３５０ｎｍ、５０ｎｍの厚さに順次堆積し、続い
て、同様にプラズマＣＶＤ法により、活性層４となる第
１のアモルファスシリコン膜、保護膜５となる第２の窒
化シリコン膜をそれぞれ５０ｎｍ、２００ｎｍの厚さに
順次堆積する。

【００３１】次に第２の窒化シリコン膜をパターニング
して保護膜５を形成した後、オーミックコンタクト層６
となる第２のｎ⁺型アモルファスシリコン膜をプラズマ
ＣＶＤ法に形成する。次いで第１，第２のアモルファス
シリコン膜を同時にパターニングして、アモルファスシ
リコンの島を形成する。

【００３２】次に厚さ５０ｎｍのＭｏ膜と厚さ３００ｎ
ｍのＡｌ膜との積層膜からなる信号線９を形成した後、
層間絶縁膜１４としての第３の窒化シリコン膜をプラズ
マＣＶＤ法を用いて２００ｎｍの厚さに堆積する。次い
でドレイン電極７、ソース電極８を形成する。なお、ド
レイン電極７、ソース電極８、信号線９は同一工程で同
時に形成しても良い。また、Ａｌ膜上にＭｏ、Ｗ、Ｃｒ
等の高融点金属からなる膜を形成しても良い。

【００３３】次にスピンコートにより、この第３の窒化
シリコン膜の表面を層間絶縁膜１４としての厚さ１．５
μｍの弗素系ポリイミド膜で被覆した後、アモルファス
シリコンの劣化温度（３００℃）以下、例えば、２５０
℃の温度でキュアする。なお、ポリシリコン（ｐ−Ｓ
ｉ）ＴＦＴであれば４５０℃のフルキュアを行なっても
良い。

【００３４】次に上記ポリイミド膜をＣＦ₄ガスによる
反応性イオンエッチングでエッチングしてソース電極８
の上部にコンタクトホールを形成する。次いで表面に配
向用ポリイミド膜が形成され、厚さが１００ｎｍのＩＴ
Ｏ膜を形成した後、これをエッチングして画素電極１
０，１１を形成する。

【００３５】最後に、表面に配向用ポリイミド膜が形成
された対向電極１３と画素電極１０，１１等との間に液
晶を注入して液晶層１２を形成する。

【００３６】本実施例の液晶表示装置によれば、隣接す
る二つの画素電極１１と画素電極１２との間の距離が液
晶層１２の厚さよりも小さいので、これら隣接する二つ
の画素電極１１，１２間の電界は、画素電極１１，１２
と対向電極１３と間の電界よりも大きくできる。このた
めに電極９の上の液晶分子１２₁が画素電極１１，１２
の間の電界により向きを変えディスクリネーション線１
５が発生する。

【００３７】例えば、信号線反転駆動では、画素電極に
は映像信号電圧の大きさである０〜５Ｖの電圧が印さ
れ、その隣の画素電極には−５〜０Ｖの電圧が印加さ
れ、そして、対向電極にはその中間の電圧である０Ｖが
印加される。このため、画素電極間の距離が液晶層の厚
さよりも短ければ、隣接する画素電極間に印加される電
圧差は、対向電極と画素電極との間の電位差よりも必ず
大きくなる。なお、信号線またはゲート電極（ゲート
線）と画素電極との間の電界は画素電極によりシールド
されているので液晶層への影響はほとんど無い。

【００３８】このため、ディスクリネーション線１５を
画素電極１１，１２間の液晶層１２に発生させ、そこに
固定することができる。また、画素電極１１，１２の間
隙の下部には信号線９が位置している。すなわち、ディ
スクリネーション線１５が固定される部分はもともと表
示に寄与しない部分である。

【００３９】したがって、開口率の低下を招くこと無く
ディスクリネーション線１５による表示品質の劣化を防
止できる。

【００４０】液晶の厚さｄと画素電極間距離は次のよう
にするのが好ましい。

【００４１】液晶の厚さｄと画素電極間Ｌは同じ（ｄ＝
Ｌ）であっても画素電位は逆符号なので、電界強度は画
素電極間の方が大きくディスクリネーションは画素電極
間、すなわち、配線上に発生する。また、画素電極に同
じ値の電圧（＝０）が印加されている場合には電界がな
いため、ディスクリネーションは発生しない。以上より
画素電極間の電界を対向電極と画素電極との間の電界よ
り確実に大きくしておくためには、Ｌ／ｄ≦１であることが必要であり、好ましくは、Ｌ／ｄ≦０．９〜０．４が良い。短い方は、隣接画素電極間のショートの発生の
しやすさにより制限される。また、ディスクリネーショ
ンは液晶分子の配向方向と電界の向きが逆のときに発生
するため、例えば、液晶分子が右に傾く場合にはディス
クリネーションが画素電極の左端に発生しやすいため、
画素電極の左端と配線の重なりをより大きくしていおく
方が好ましい。

【００４２】また、本実施例によれば、信号線９と画素
電極１１，１２との間のカップリング容量は、層間絶縁
膜であるフッ素系ポリイミド膜の比誘電率が２．８で、
その膜厚が１．５μｍであるので、通常用いられている
比誘電率が６．４のシリコン窒化膜（典型的な厚さ５０
０ｎｍ）を用いた場合の容量の約１／７となる。したが
って、本実施例によれば、信号線９と画素電極１１，１
２との間のカップリング容量を十分に小さくでき、クロ
ストークを大幅に低減できる。なお、フッ素系ポリイミ
ド膜の比誘電率は２〜４程度の範囲で選択できる。

【００４３】また、通常用いられているシリコン窒化膜
の場合には、応力によって膜剥れが発生するため、その
膜厚は５００ｎｍ程度に制限され、段差の被覆性に問題
が残るが、本実施例の場合には、フッ素系ポリイミド膜
を用いているので、その膜厚を数μｍまで形成できる。
すなわち、段差が無くなる程度の厚さに堆積でき、表面
を平坦にできるので、画素電極上の配向膜の平坦性が改
善され、ラビングが均一にできるため、画質の向上が図
れる。

【００４４】図２は、本発明の第２の実施例に係るアク
ティブマトリクス型液晶表示装置の概略構成を示す模式
図である。なお、図１の液晶表示装置と対応する部分に
は図１と同一符号を付してあり、詳細な説明は省略する
（第２の実施例以降の実施例も同様）。

【００４５】信号線と画素電極との間のカップリングを
防止するには、層間絶縁膜の膜厚を大きくする必要があ
る。この場合、ソース電極用のコンタクトホール部にお
いて段差が大きくなるので、画素電極の段差が発生しや
すくなる。本実施例はこのような不都合を考慮したもの
である。

【００４６】すなわち、図２に示すように、コンタクト
ホール部にゲート電極２となる導電膜２ａ、活性層４と
なる半導体膜４ａ、保護膜５となる絶縁膜５ａ、オーミ
ックコンタクト層６となる半導体層６ａを残置し、コン
タクトホール部におけるソース電極８の表面の高さを大
きくする。

【００４７】例えば、導電膜（シリコン窒化膜）２ａの
厚さを３００ｎｍ、ゲート絶縁膜（シリコン窒化膜）３
の厚さを５０ｎｍ、半導体膜（アモルファスシリコン
膜）４ａの厚さを５０ｎｍ、絶縁膜（シリコン窒化膜）
５ａの厚さを２００ｎｍ、半導体膜（ｎ⁺型アモルファ
スシリコン膜）６ａの厚さを５０ｎｍとすれば、コンタ
クトホール部におけるソース電極８の表面は先の実施例
に比べて、６５０ｎｍ高くなる。したがって、段差は１
５００ｎｍから８５０ｎｍに減少する。

【００４８】更に、層間絶縁膜１４により完全に平坦化
すれば、信号線９（３５０ｎｍ）による段差が減少する
ため、段差は５００ｎｍになる。このため、層間絶縁膜
１４をテーパエッチングすることにより段差部での段切
れはなくなる。

【００４９】図３は、本発明の第３の実施例に係る液晶
表示装置の概略構成を示す模式図である。

【００５０】本実施例の液晶表示装置が先の実施例のそ
れと異なる点は、ソース電極８用のコンタクトホール内
にＣｕ層２０を無電解メッキにより選択的に形成し、コ
ンタクトホール部における段差を無くしたことにある。
また、Ｃｕ層２０の表面が酸化されることによる画素電
極１１とＣｕ層２０とのコンタクト不良を防止するため
に、Ｓｎの無電解メッキによりＣｕ層２０の表面をＳｎ
膜２１で被覆した後、Ｓｎ膜２１の表面を酸化させ、透
明導電膜にして安定化させてある。

【００５１】なお、Ｓｎの代わりにＳｎＩｎ合金を用い
ても良い。また、Ｃｕの代わりに、Ｃｒ、Ｓｎまたは他
の金属、合金を用いても良い。更に、Ｓｎ膜２１の酸化
は画素電極１１の形成と同時に行なっても良い。更にま
た、無電解メッキの代わりに、選択ＣＶＤ法により、Ｗ
やＡｌやＭｏ等の金属膜をコンタクトホール内に選択形
成しても良い。Ｗの場合には、例えば、ＷＦ₆と、Ｓｉ
Ｈ₄またはＨ₂とを用いることにより選択形成できる。

【００５２】図４は、本発明の第４の実施例に係るアク
ティブマトリクス型液晶表示装置の概略構成を示す模式
図である。

【００５３】本実施例の液晶表示装置が先の実施例のそ
れと異なる点は、信号線９が層間絶縁膜２３を介してゲ
ート電極２よりも下の位置に設けられてることにある。
信号線９は層間絶縁膜２３に形成されたコンタクトホー
ル（不図示）を介してソース電極８に繋がっている。な
お、図中、２２はＩＴＯで形成された容量線を示してい
るが、これは無くても良い。

【００５４】このような構成であっても、画素電極１
１，１２の間の距離が液晶層１２の厚さよりも小さく、
画素電極１１，１２の間隙が信号線９上に位置している
点は先の実施例と同じなので、ディスクリネーション線
１５は信号線９上に固定され、開口率の低下を招くこと
無く表示劣化を防止できる。

【００５５】図５は、本発明の第５の実施例に係る液晶
表示装置の概略構成を示す模式図である。

【００５６】本実施例の液晶表示装置が先の実施例のそ
れと異なる点は、ディスクリネーション線１５の固定を
信号線９上の層間絶縁膜１４に形成された二つの並んだ
突起部３２で行っていることにある。

【００５７】突起部３２のように急峻な凹凸が存在する
と、相対した面の液晶分子１２₁の配向方向が異なるた
め、そこにディスクリネーション線１５が発生し、固定
されるので表示劣化を防止できる。また、突起部３２は
信号線９上に設けられているので、つまり、もともと表
示に寄与しない部分に設けられているので、開口率が低
下するという問題は生じない。

【００５８】また、突起部３２の形成は、例えば、層間
絶縁膜１４を形成した後、厚さ１μｍのポリイミド膜を
形成し、これをパターニングすることにより行なう。突
起部３２の材料としては、ポリイミドの代わりに、ゲー
ト電極（ゲート線）や、保護膜や、活性層等のアレイ材
料と同じもや、他の金属，絶縁物を用いても良い。

【００５９】なお、本発明は上述した実施例に限定され
るものではない。例えば、上記実施例では、層間絶縁膜
としてフッ素系ポリイミド膜を用いたが、その代わりに
テフロン等のフッ素樹脂を用いても良い。これらはシリ
コン酸化膜の比誘電率４．０よりも小さい。

【００６０】また、信号線の代わりにゲート線等の配線
上で、ディスクリネーション線が固定されるようにして
も良い。

【００６１】また、補助容量は図１のようにゲート線と
同層のメタル２₁と画素電極１１で形成しても良いし、
図３のようにゲート線と同層の容量線としてのタル２₁
と信号線としてのメタル８との間で形成しても良い。ま
た、他の金属、例えば、ゲート電極とＩＴＯとで形成し
ても良い。

【００６２】また、ＴＦＴは上記実施例のようなｉスト
ッパ型でなく、バックチャネル型でも良いし、ａ−Ｓｉ
の代わりにｐ−Ｓｉを用いても良い。

【００６３】その他、本発明の要旨を逸脱しない範囲
で、種々変形して実施できる。

【００６４】

【発明の効果】以上詳述したように本発明によれば、も
ともと表示に寄与しない部分にディスクリネーション線
を固定できるので、開口率の低下を招くこと無くディス
クリネーション線による表示品質の劣化を防止できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例に係るアクティブマトリ
クス型液晶表示装置の概略構成を示す模式図。

【図２】本発明の第２の実施例に係るアクティブマトリ
クス型液晶表示装置の概略構成を示す模式図。

【図３】本発明の第３の実施例に係るアクティブマトリ
クス型液晶表示装置の概略構成を示す模式図。

【図４】本発明の第４の実施例に係るアクティブマトリ
クス型液晶表示装置の概略構成を示す模式図。

【図５】本発明の第５の実施例に係るアクティブマトリ
クス型液晶表示装置の概略構成を示す模式図。

【図６】従来のアクティブマトリクス型液晶表示装置の
概略構成を示す模式図。

【符号の説明】

１…ガラス基板２…ゲート電極（ゲート線）３…ゲート絶縁膜４…活性層５…保護膜６…オーミックコンタクト層７…ドレイン電極８…ソース電極９…信号線１０、１１…画素電極１２…液晶層１３…対向電極１４…層間絶縁膜１５…ディスクリネーション線２０…Ｃｕ層２１…Ｓｎ膜３２…突起部（電界集中部材）

───────────────────────────────────────────────────── フロントページの続き (72)発明者戸枝久郎神奈川県横浜市磯子区新磯子町33番地株式会社東芝生産技術研究所内

Claims

【特許請求の範囲】

【請求項１】基板上にマトリクス配列された画素電極
と、前記画素電極の各下部に設けられたスイッチング素子と
しての薄膜トランジスタと、隣接する二つの前記画素電極間の間隙の下部に設けられ
た配線と、前記画素電極上に設けられた対向電極と、前記画素電極と前記対向電極との間に設けられ、厚さが
隣接する二つの前記画素電極間の距離よりも大きい液晶
層とを具備してなることを特徴とする液晶表示装置。
【請求項２】基板上にマトリクス配列された画素電極
と、前記画素電極の各下部に設けられたスイッチング素子と
しての薄膜トランジスタと、隣接する二つの前記画素電極間の間隙の下部に設けられ
た配線と、前記画素電極上に設けられた対向電極と、前記画素電極と前記向対電極との間に設けられた液晶層
と、前記配線と前記対向電極との間に設けられた電界集中部
材とを具備してなることを特徴とする液晶表示装置。