JPH0783545B2 - 半導体チョッパ装置の制御回路 - Google Patents
半導体チョッパ装置の制御回路Info
- Publication number
- JPH0783545B2 JPH0783545B2 JP1086413A JP8641389A JPH0783545B2 JP H0783545 B2 JPH0783545 B2 JP H0783545B2 JP 1086413 A JP1086413 A JP 1086413A JP 8641389 A JP8641389 A JP 8641389A JP H0783545 B2 JPH0783545 B2 JP H0783545B2
- Authority
- JP
- Japan
- Prior art keywords
- chopper
- circuit
- failure detection
- failure
- circuits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Protection Of Static Devices (AREA)
- Dc-Dc Converters (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明は２組のチョッパ回路が一周期ごとに交互にチ
ョッピング動作を繰返す半導体チョッパ装置の制御回路
に関する。
ョッピング動作を繰返す半導体チョッパ装置の制御回路
に関する。
従来のこの種チョッパ装置の主回路図及び制御回路の故
障検出部回路図としてはそれぞれ第４図と第５図とに例
示するものが知られている。
障検出部回路図としてはそれぞれ第４図と第５図とに例
示するものが知られている。
第４図において、１は直流電源、２はしや断器である。
また図中一点鎖線で囲まれた２組のチョッパ回路は、以
下第１と第２のチョッパ回路と称するが、それぞれ逆導
通形の補助サイリスタ５と転流リアクトル６と転流コン
デンサ７との直列接続を主サイリスタ４に並列に接続し
て構成され、更に該両回路はそれぞれの入出力側におい
て前記しゃ断器２を介して並列に接続され、且つ制御回
路３により交互にチョッピング動作を繰返すように制御
されている。また８は前記コンデンサ７に対する充電加
速用の充電抵抗、９はフリーホイールダイオード、10は
フィルタリアクトル、11はフィルタ抵抗、12はフィルタ
コンデンサ、13は負荷である。
また図中一点鎖線で囲まれた２組のチョッパ回路は、以
下第１と第２のチョッパ回路と称するが、それぞれ逆導
通形の補助サイリスタ５と転流リアクトル６と転流コン
デンサ７との直列接続を主サイリスタ４に並列に接続し
て構成され、更に該両回路はそれぞれの入出力側におい
て前記しゃ断器２を介して並列に接続され、且つ制御回
路３により交互にチョッピング動作を繰返すように制御
されている。また８は前記コンデンサ７に対する充電加
速用の充電抵抗、９はフリーホイールダイオード、10は
フィルタリアクトル、11はフィルタ抵抗、12はフィルタ
コンデンサ、13は負荷である。
次に第５図において、14と15とは前記第１と第２のチョ
ッパ回路にそれぞれ対応する第１と第２のチョッパ故障
検出回路であり、それぞれ対応するチョッパ回路の出力
電圧を入力として点弧失敗検出用タイマによるチョッパ
故障信号を出力する。16は前記両故障検出回路14と15と
の出力故障信号を入力とするORゲート、17は該ORゲート
の出力信号を受け前記第１と第２の両チョッパ回路に対
するゲートロック信号を出力するモノステーブル回路で
あり、該ゲートロック信号により故障発生時点から一定
の期間にわたり健全なチョッパ回路のゲート駆動信号を
ロックしてその点弧呼び消弧動作を凍結し、前記転流コ
ンデンサ７のチャージを確保して前記健全なチョッパ回
路への転流失敗事故の波及を防止している。
ッパ回路にそれぞれ対応する第１と第２のチョッパ故障
検出回路であり、それぞれ対応するチョッパ回路の出力
電圧を入力として点弧失敗検出用タイマによるチョッパ
故障信号を出力する。16は前記両故障検出回路14と15と
の出力故障信号を入力とするORゲート、17は該ORゲート
の出力信号を受け前記第１と第２の両チョッパ回路に対
するゲートロック信号を出力するモノステーブル回路で
あり、該ゲートロック信号により故障発生時点から一定
の期間にわたり健全なチョッパ回路のゲート駆動信号を
ロックしてその点弧呼び消弧動作を凍結し、前記転流コ
ンデンサ７のチャージを確保して前記健全なチョッパ回
路への転流失敗事故の波及を防止している。
また18はオンディレータイマであり、前記両故障検出回
路14と15とに対する起動指令を一定時間遅らせ、前記チ
ョッパ装置起動時の動作不安定時期における故障誤検出
の防止を行うものである。
路14と15とに対する起動指令を一定時間遅らせ、前記チ
ョッパ装置起動時の動作不安定時期における故障誤検出
の防止を行うものである。
上記の如く２組のチョッパ回路を並列に接続し相互にチ
ョッピング動作を繰返すような構成のチョッパ装置で
は、一方のチョッパ回路が転流失敗するとこの故障した
チョッパ回路を主回路から切離し残る一方の健全なチョ
ッパ回路のみで運転を継続するが、故障を検出してから
故障したチョッパ回路が主回路から切離されるまでの期
間は、故障したチョッパ回路は完全に導通状態となり健
全なチョッパ回路をバイパスする回路が構成されてしま
う。その結果前記の健全なチョッパ回路に流れる電流は
減少し、その際健全なチョッパ回路が点弧・消弧を繰返
していると、その転流コンデンサのチャージが不足して
健全なチョッパ回路までが転流失敗を起す可能性があ
る。このためチョッパ故障検出回路からのゲートロック
信号によって故障発生時点より一定の期間健全なチョッ
パ回路のゲート駆動信号をロックし、点弧及び消弧動作
を凍結し転流コンデンサのチャージを確保するが、前記
のゲートロックの期間中健全なチョッパ回路は消弧の状
態となり、故障検出回路の点弧失敗検出用タイマが動作
を開始する。従ってゲートロック用のモノステーブル回
路の動作時間が前記点弧失敗検出用タイマの設定時間よ
りも長ければ、前記故障検出回路は前記の健全なチョッ
パ回路を点弧失敗状態として誤検出してしまう。従って
この誤検出を防止するために前記モノステーブル回路の
動作時間は故障検出用タイマの設定時間より短い時間で
なければならない。しかしながら、そのような短い時間
では転流コンデンサに十分な充電が行えず、従って従来
は第４図に示す如く転流コンデンサ７の充電を早める為
に充電抵抗８を主回路に設けて前記のゲートロックの期
間内に充電を完了するようにしていた。
ョッピング動作を繰返すような構成のチョッパ装置で
は、一方のチョッパ回路が転流失敗するとこの故障した
チョッパ回路を主回路から切離し残る一方の健全なチョ
ッパ回路のみで運転を継続するが、故障を検出してから
故障したチョッパ回路が主回路から切離されるまでの期
間は、故障したチョッパ回路は完全に導通状態となり健
全なチョッパ回路をバイパスする回路が構成されてしま
う。その結果前記の健全なチョッパ回路に流れる電流は
減少し、その際健全なチョッパ回路が点弧・消弧を繰返
していると、その転流コンデンサのチャージが不足して
健全なチョッパ回路までが転流失敗を起す可能性があ
る。このためチョッパ故障検出回路からのゲートロック
信号によって故障発生時点より一定の期間健全なチョッ
パ回路のゲート駆動信号をロックし、点弧及び消弧動作
を凍結し転流コンデンサのチャージを確保するが、前記
のゲートロックの期間中健全なチョッパ回路は消弧の状
態となり、故障検出回路の点弧失敗検出用タイマが動作
を開始する。従ってゲートロック用のモノステーブル回
路の動作時間が前記点弧失敗検出用タイマの設定時間よ
りも長ければ、前記故障検出回路は前記の健全なチョッ
パ回路を点弧失敗状態として誤検出してしまう。従って
この誤検出を防止するために前記モノステーブル回路の
動作時間は故障検出用タイマの設定時間より短い時間で
なければならない。しかしながら、そのような短い時間
では転流コンデンサに十分な充電が行えず、従って従来
は第４図に示す如く転流コンデンサ７の充電を早める為
に充電抵抗８を主回路に設けて前記のゲートロックの期
間内に充電を完了するようにしていた。
前記充電抵抗の設置は前記チョッパ装置の大形化と共に
抵抗発熱による装置内温度上昇を来たし、それらの対策
によるコスト上昇を招いていた。
抵抗発熱による装置内温度上昇を来たし、それらの対策
によるコスト上昇を招いていた。
上記に鑑み本発明は、前記の如き故障状態の誤検出を確
実に防止し且つ前記充電抵抗を不要とするチョッパ装置
用制御回路の提供を目的とする。
実に防止し且つ前記充電抵抗を不要とするチョッパ装置
用制御回路の提供を目的とする。
上記目的を達成するために、本発明の半導体チョッパ装
置の制御回路においては、並列接続された２組のチョッ
パ回路を有し、該２組の回路が一周期ごとに交互にチョ
ッピング動作を繰返す半導体チョッパ装置において、一
方のチョッパ回路に故障が発生した際にその故障検出回
路による故障検出信号を受け、他方の健全なチョッパ回
路の転流コンデンサにおける所要の充電が完了するに十
分な期間にわたり、前記健全なチョッパ回路における故
障検出回路の故障検出動作停止指令を発する手段を設け
るか、或いは前記の如き一方のチョッパ回路故障時の他
方の健全なチョッパ回路における故障検出回路の故障検
出動作停止指令に代えて、前記の故障側チョッパ回路の
ゲートロック動作は継続すると共に前記故障検出動作停
止指令と同様の期間にわたり前記２組のチョッパ回路に
おける故障検出回路それぞれに対する故障検出動作停止
指令を発する手段を設けるものとする。
置の制御回路においては、並列接続された２組のチョッ
パ回路を有し、該２組の回路が一周期ごとに交互にチョ
ッピング動作を繰返す半導体チョッパ装置において、一
方のチョッパ回路に故障が発生した際にその故障検出回
路による故障検出信号を受け、他方の健全なチョッパ回
路の転流コンデンサにおける所要の充電が完了するに十
分な期間にわたり、前記健全なチョッパ回路における故
障検出回路の故障検出動作停止指令を発する手段を設け
るか、或いは前記の如き一方のチョッパ回路故障時の他
方の健全なチョッパ回路における故障検出回路の故障検
出動作停止指令に代えて、前記の故障側チョッパ回路の
ゲートロック動作は継続すると共に前記故障検出動作停
止指令と同様の期間にわたり前記２組のチョッパ回路に
おける故障検出回路それぞれに対する故障検出動作停止
指令を発する手段を設けるものとする。
本発明によれば、第１または第２のチョッパ故障検出回
路のいずれか一方が故障を検出すると、残る他方の故障
検出回路に対してゲートロックの期間中にその故障検出
動作をロックするようにした為、ゲートロック用のモノ
ステーブル回路動作時間を故障検出回路のタイマ設定時
間に制約されることなく、転流コンデンサの充電時間に
合わせて設定可能となり、従って前記コンデンサの充電
加速用の充電抵抗８も不要となる。
路のいずれか一方が故障を検出すると、残る他方の故障
検出回路に対してゲートロックの期間中にその故障検出
動作をロックするようにした為、ゲートロック用のモノ
ステーブル回路動作時間を故障検出回路のタイマ設定時
間に制約されることなく、転流コンデンサの充電時間に
合わせて設定可能となり、従って前記コンデンサの充電
加速用の充電抵抗８も不要となる。
以下この発明の実施例を図面により説明する。第１図と
第２図とはこの発明の実施例を示すチョッパ装置制御回
路の故障検出部回路図、第３図は第２図の動作タイムチ
ャートである。
第２図とはこの発明の実施例を示すチョッパ装置制御回
路の故障検出部回路図、第３図は第２図の動作タイムチ
ャートである。
なお第１図と第２図とにおいては第５図に示す従来技術
の実施例の場合と同一機能の構成要素に対しては同一の
表示符号を附している。
の実施例の場合と同一機能の構成要素に対しては同一の
表示符号を附している。
第１図は第５図に示す回路において、ゲートロック信号
を共通とし第１または第２のチョッパ故障信号をそれぞ
れ入力とする２組の２入力ANDゲート20と、この両ANDゲ
ートの出力信号をそれぞれ入力とする２組のオフディレ
ータイマ19とを設け、この両タイマの出力をそれぞれ第
１と第２のチョッパ故障検出回路14と15とに対する故障
検出動作ロック信号として入力するものである。
を共通とし第１または第２のチョッパ故障信号をそれぞ
れ入力とする２組の２入力ANDゲート20と、この両ANDゲ
ートの出力信号をそれぞれ入力とする２組のオフディレ
ータイマ19とを設け、この両タイマの出力をそれぞれ第
１と第２のチョッパ故障検出回路14と15とに対する故障
検出動作ロック信号として入力するものである。
今、第１チョッパ故障検出回路14が故障を検出したとす
ると第１チョッパ故障信号が出力される。この故障信号
はORゲート16を介してモノステーブル回路17に入力さ
れ、所定時間（転流コンデンサの充電時間）のゲートロ
ック信号として出力される。また前記第１チョッパ故障
信号とゲートロック信号とはANDゲート20によって論理
積され、オフディレータイマ19を介して第２チョッパ故
障検出回路15に入力されてその故障検出動作をロックす
る。これにより第２チョッパ回路が転流コンデンサが充
電完了するまでその動作を停止していても、誤って故障
を検出することを防止できる。
ると第１チョッパ故障信号が出力される。この故障信号
はORゲート16を介してモノステーブル回路17に入力さ
れ、所定時間（転流コンデンサの充電時間）のゲートロ
ック信号として出力される。また前記第１チョッパ故障
信号とゲートロック信号とはANDゲート20によって論理
積され、オフディレータイマ19を介して第２チョッパ故
障検出回路15に入力されてその故障検出動作をロックす
る。これにより第２チョッパ回路が転流コンデンサが充
電完了するまでその動作を停止していても、誤って故障
を検出することを防止できる。
次に第２図は第５図に示す回路図において、起動指令信
号S1とゲートロック信号S2とを入力とするANDゲート21
を設け、該ANDゲートの出力信号を前記の如きチョッパ
装置起動時の故障誤検出防止用タイマ18に入力し、該タ
イマの不出力状態期間における前記両故障検出回路14と
15とにおける動作ロックを行うものであり、前記タイマ
18の出力信号S3と前記信号S1とS2との変化模様は第３図
に示すタイムチャートの如くなる。
号S1とゲートロック信号S2とを入力とするANDゲート21
を設け、該ANDゲートの出力信号を前記の如きチョッパ
装置起動時の故障誤検出防止用タイマ18に入力し、該タ
イマの不出力状態期間における前記両故障検出回路14と
15とにおける動作ロックを行うものであり、前記タイマ
18の出力信号S3と前記信号S1とS2との変化模様は第３図
に示すタイムチャートの如くなる。
第３図に示す如く、第２図の場合における前記モノステ
ーブル回路17の出力信号S2はチョッパ回路故障発生と共
にその出力を時間Tm間レベルＬとなり、前記タイマ18に
よる遅延時間Tsとの和時間Tm＋Ts間にわたり前記の如き
故障検出動作のロックが行われる。
ーブル回路17の出力信号S2はチョッパ回路故障発生と共
にその出力を時間Tm間レベルＬとなり、前記タイマ18に
よる遅延時間Tsとの和時間Tm＋Ts間にわたり前記の如き
故障検出動作のロックが行われる。
〔発明の効果〕 本発明によれば、ゲートロックの時間を故障検出回路の
タイマ時間を考慮せずに転流コンデンサの充電時間にあ
わせて設定できる為、転流コンデンサの充電加速用の充
電抵抗を主回路から削除することができる。これによっ
てチョッパ装置の小型化とコスト低減とが可能になると
ともに、余分な発熱源を取り除いたことによって装置内
の他の機器への悪影響を防ぐことができる。また、ゲー
トロック信号をその動作条件の１とするタイマを設けた
ことにより、ゲートロックを解除して直ちに制御系及び
被制御系が追従できない場合でも、制御系及び被制御系
の特性に合わせてタイマ時間を適当に設定することによ
り、ゲートロック解除直後の出力波形の乱れまたは遅れ
等による故障の誤検出を防ぐことができ、より安定した
制御が可能となる。
タイマ時間を考慮せずに転流コンデンサの充電時間にあ
わせて設定できる為、転流コンデンサの充電加速用の充
電抵抗を主回路から削除することができる。これによっ
てチョッパ装置の小型化とコスト低減とが可能になると
ともに、余分な発熱源を取り除いたことによって装置内
の他の機器への悪影響を防ぐことができる。また、ゲー
トロック信号をその動作条件の１とするタイマを設けた
ことにより、ゲートロックを解除して直ちに制御系及び
被制御系が追従できない場合でも、制御系及び被制御系
の特性に合わせてタイマ時間を適当に設定することによ
り、ゲートロック解除直後の出力波形の乱れまたは遅れ
等による故障の誤検出を防ぐことができ、より安定した
制御が可能となる。
第１図と第２図とは本発明の実施例を示す回路図、第３
図は第２図の動作タイムチャート、第４図は従来の制御
回路を用いた場合のチョッパ装置の主回路図、第５図は
第１図と第２図とに対応する従来技術の実施例を示す回
路図である。 １……直流電源、２……しや断器、３……制御回路、４
……主サイリスタ、５……補助サイリスタ、６……転流
リアクトル、７……転流コンデンサ、８……充電抵抗、
９……フリーホイールダイオード、10……フィルタリア
クトル、11……フィルタ抵抗、12……フィルタコンデン
サ、13……負荷、14……第１チョッパ故障検出回路、15
……第２チョッパ故障検出回路、16……ORゲート、17…
…モノステーブル回路、18……オンディレータイマ、19
……オフディレータイマ、20……ANDゲート。
図は第２図の動作タイムチャート、第４図は従来の制御
回路を用いた場合のチョッパ装置の主回路図、第５図は
第１図と第２図とに対応する従来技術の実施例を示す回
路図である。 １……直流電源、２……しや断器、３……制御回路、４
……主サイリスタ、５……補助サイリスタ、６……転流
リアクトル、７……転流コンデンサ、８……充電抵抗、
９……フリーホイールダイオード、10……フィルタリア
クトル、11……フィルタ抵抗、12……フィルタコンデン
サ、13……負荷、14……第１チョッパ故障検出回路、15
……第２チョッパ故障検出回路、16……ORゲート、17…
…モノステーブル回路、18……オンディレータイマ、19
……オフディレータイマ、20……ANDゲート。
Claims (2)
- 【請求項１】並列接続された２組のチョッパ回路を有し
該２組の回路が一周期ごとに交互にチョッピング動作を
繰返す半導体チョッパ装置において、一方のチョッパ回
路に故障が発生した際にその故障検出回路による故障検
出信号を受け、他方の健全なチョッパ回路の転流コンデ
ンサにおける所要の充電が完了するに十分な期間にわた
り、前記健全なチョッパ回路における故障検出回路の故
障検出動作停止指令を発する手段を設けてなることを特
徴とする半導体チョッパ装置の制御回路。 - 【請求項２】請求項１記載の半導体チョッパ装置の制御
回路において、一方のチョッパ回路故障時の他方の健全
なチョッパ回路における故障検出回路の故障検出動作停
止指令に代えて、前記の故障側チョッパ回路のゲートロ
ック動作は継続すると共に前記故障検出動作停止指令と
同様の期間にわたり前記２組のチョッパ回路における故
障検出回路それぞれに対する故障検出動作停止指令を発
する手段を設けてなることを特徴とする半導体チョッパ
装置の制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1086413A JPH0783545B2 (ja) | 1988-09-21 | 1989-04-05 | 半導体チョッパ装置の制御回路 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23724488 | 1988-09-21 | ||
| JP63-237244 | 1988-09-21 | ||
| JP1086413A JPH0783545B2 (ja) | 1988-09-21 | 1989-04-05 | 半導体チョッパ装置の制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02262825A JPH02262825A (ja) | 1990-10-25 |
| JPH0783545B2 true JPH0783545B2 (ja) | 1995-09-06 |
Family
ID=17012535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1086413A Expired - Fee Related JPH0783545B2 (ja) | 1988-09-21 | 1989-04-05 | 半導体チョッパ装置の制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783545B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7821239B2 (en) | 2004-02-03 | 2010-10-26 | Murata Manufacturing Co., Ltd. | Switching power supply |
-
1989
- 1989-04-05 JP JP1086413A patent/JPH0783545B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7821239B2 (en) | 2004-02-03 | 2010-10-26 | Murata Manufacturing Co., Ltd. | Switching power supply |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02262825A (ja) | 1990-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0638694B2 (ja) | 直列接続の制御ターンオフ半導体素子の同時導通防止のための方法と装置 | |
| CA1309136C (en) | Short-circuit protective circuit for uninterruptible power supply equipment | |
| JPH0783545B2 (ja) | 半導体チョッパ装置の制御回路 | |
| JPH0956177A (ja) | 電力変換装置のゲート信号発生回路 | |
| JPH07273563A (ja) | 増幅段保護回路 | |
| US4262238A (en) | Controlled current supply circuit from a battery to a motor | |
| JPH0465616B2 (ja) | ||
| JP2614293B2 (ja) | 無効電力補償装置 | |
| JP3011966B2 (ja) | Ｇｔｏ素子故障検出回路 | |
| JPS6251076B2 (ja) | ||
| JPH0151738B2 (ja) | ||
| SU982141A1 (ru) | Устройство дл защиты мостового преобразовател | |
| JPH11215805A (ja) | 自己消弧形素子のゲート回路 | |
| SU1259439A2 (ru) | Устройство дл управлени тиристорным преобразователем | |
| SU1525768A1 (ru) | Врем задающее устройство | |
| SU873377A1 (ru) | Способ управлени тиристорным выпр мителем с исскуственной коммутацией | |
| JPS58190621A (ja) | 電磁弁の制御装置 | |
| JPS6243434B2 (ja) | ||
| SU1488914A2 (ru) | Устройство доя контроля состояния тиристора преобразователя | |
| SU1050033A1 (ru) | Устройство дл защиты инвертора | |
| JPH0710182B2 (ja) | 電源装置の保護回路 | |
| SU1220052A1 (ru) | Устройство дл защиты инвертора | |
| SU942239A1 (ru) | Устройство дл управлени тиристорным преобразователем | |
| JPH0649119Y2 (ja) | 回生電力吸収回路 | |
| SU902192A1 (ru) | Устройство дл управлени трехфазным шаговым электродвигателем |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |