JP3011966B2 - Ｇｔｏ素子故障検出回路 - Google Patents
Ｇｔｏ素子故障検出回路Info
- Publication number
- JP3011966B2 JP3011966B2 JP2142213A JP14221390A JP3011966B2 JP 3011966 B2 JP3011966 B2 JP 3011966B2 JP 2142213 A JP2142213 A JP 2142213A JP 14221390 A JP14221390 A JP 14221390A JP 3011966 B2 JP3011966 B2 JP 3011966B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gate
- gto element
- comparison
- cathode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Thyristors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 この発明はGTO素子故障検出回路に関するものであ
る。
る。
第４図は従来のGTO駆動回路を示す回路図である。図
において、（１）はGTO素子で、その主回路は図示が省
略されているが、例えば他のGTO素子と直列、並列に接
続されてチョッパ装置等を構成する。ＧおよびＫはGTO
素子（１）のゲートおよびカソードを示す。E1は点弧用
電源、E2は逆バイアス電源を兼ねた消弧用電源、（２）
はオン／オフ指令入力端子、（３）はそのベースが指令
入力端子（２）に接続されたトランジスタ、（４）は点
弧パルスピーク電流（ハイゲートオンパルスのハイゲー
ト電流）IGMを供給するためのコンデンサ、（５）はコ
ンデンサ（４）の放電電流を制限するための制限抵抗、
（６）は通常ゲート電流を制限するための制限抵抗、
（７）は点弧用のトランジスタ、（８）はトランジスタ
（７）のベース電流を制限するための制限抵抗、（９）
は所定時間幅の消弧制御パルスを発生するワンショット
マルチバイブレータ（OSM）、（10）は逆バイアス用の
トランジスタ、（11）はトランジスタ（10）のコレクタ
電流を制限するための制限抵抗、（12）は消弧用のトラ
ンジスタ、（13）は消弧パルスピーク電流（ハイゲート
オフパルスのハイゲート電流）IGRを供給するためのコ
ンデンサである。
において、（１）はGTO素子で、その主回路は図示が省
略されているが、例えば他のGTO素子と直列、並列に接
続されてチョッパ装置等を構成する。ＧおよびＫはGTO
素子（１）のゲートおよびカソードを示す。E1は点弧用
電源、E2は逆バイアス電源を兼ねた消弧用電源、（２）
はオン／オフ指令入力端子、（３）はそのベースが指令
入力端子（２）に接続されたトランジスタ、（４）は点
弧パルスピーク電流（ハイゲートオンパルスのハイゲー
ト電流）IGMを供給するためのコンデンサ、（５）はコ
ンデンサ（４）の放電電流を制限するための制限抵抗、
（６）は通常ゲート電流を制限するための制限抵抗、
（７）は点弧用のトランジスタ、（８）はトランジスタ
（７）のベース電流を制限するための制限抵抗、（９）
は所定時間幅の消弧制御パルスを発生するワンショット
マルチバイブレータ（OSM）、（10）は逆バイアス用の
トランジスタ、（11）はトランジスタ（10）のコレクタ
電流を制限するための制限抵抗、（12）は消弧用のトラ
ンジスタ、（13）は消弧パルスピーク電流（ハイゲート
オフパルスのハイゲート電流）IGRを供給するためのコ
ンデンサである。
次に動作を第５図のタイムチャートをも参照して説明
する。今、指令入力端子（２）にオン指令が入力されＨ
レベルになったとすると、これに伴いトランジスタ
（３）そしてトランジスタ（７）がオン状態となる。こ
の結果、コンデンサ（４）に蓄積されていた電荷が制限
抵抗（５）およびトランジスタ（７）を経て放電し、GT
O素子（１）のゲートＧ−カソードＫ間に点弧パルスピ
ーク電流IGMを供給する。コンデンサ（４）の放電後、
点弧用電源E1から電流が供給され、この電流は制限抵抗
（６）で制限される点弧パルス定常電流IGになる。な
お、第５図において、オン期間のＧ−Ｋ出力で点線で示
すVGはゲート順電圧で、通常数ボルト以下の値である。
する。今、指令入力端子（２）にオン指令が入力されＨ
レベルになったとすると、これに伴いトランジスタ
（３）そしてトランジスタ（７）がオン状態となる。こ
の結果、コンデンサ（４）に蓄積されていた電荷が制限
抵抗（５）およびトランジスタ（７）を経て放電し、GT
O素子（１）のゲートＧ−カソードＫ間に点弧パルスピ
ーク電流IGMを供給する。コンデンサ（４）の放電後、
点弧用電源E1から電流が供給され、この電流は制限抵抗
（６）で制限される点弧パルス定常電流IGになる。な
お、第５図において、オン期間のＧ−Ｋ出力で点線で示
すVGはゲート順電圧で、通常数ボルト以下の値である。
この状態で次にオフ指令が入力されると指令入力端子
（２）はＬレベルに低下する。これに伴いトランジスタ
（３）がオフ状態となってそのコレクタ電位が上昇し、
トランジスタ（７）がオフ状態になるとともにOSM
（９）が駆動され、消弧制御パルスを出力してトランジ
スタ（12）を所定時間導通させコンデンサ（13）からGT
O素子（１）のゲートＧ−カソードＫ間に消弧パルスピ
ーク電流IGRを供給する。また、トランジスタ（３）の
オフと同時にトランジスタ（10）がオン状態となるの
で、消弧用電源E2からトランジスタ（10）および制限抵
抗（11）を経てGTO素子（１）のゲートＧ−カソードＫ
間に電流が供給され、この電流は制限抵抗（11）で制限
される逆バイアス電流IGRBになる。なお、第５図のオフ
期間に点線で示した逆電圧の内、VGRMはゲートカソード
接合のアバランシェ電圧で、ターンオフ動作開始後TW1
経過して立ち上がりTW2経過後消滅する。VGRは消弧用電
源E2から供給された電圧、VGRBはゲート逆バイアス電圧
で、消弧用電源E2の電位がGTO素子（１）の内部抵抗と
制限抵抗（11）とで分圧されたものである。
（２）はＬレベルに低下する。これに伴いトランジスタ
（３）がオフ状態となってそのコレクタ電位が上昇し、
トランジスタ（７）がオフ状態になるとともにOSM
（９）が駆動され、消弧制御パルスを出力してトランジ
スタ（12）を所定時間導通させコンデンサ（13）からGT
O素子（１）のゲートＧ−カソードＫ間に消弧パルスピ
ーク電流IGRを供給する。また、トランジスタ（３）の
オフと同時にトランジスタ（10）がオン状態となるの
で、消弧用電源E2からトランジスタ（10）および制限抵
抗（11）を経てGTO素子（１）のゲートＧ−カソードＫ
間に電流が供給され、この電流は制限抵抗（11）で制限
される逆バイアス電流IGRBになる。なお、第５図のオフ
期間に点線で示した逆電圧の内、VGRMはゲートカソード
接合のアバランシェ電圧で、ターンオフ動作開始後TW1
経過して立ち上がりTW2経過後消滅する。VGRは消弧用電
源E2から供給された電圧、VGRBはゲート逆バイアス電圧
で、消弧用電源E2の電位がGTO素子（１）の内部抵抗と
制限抵抗（11）とで分圧されたものである。
従来のGTO駆動回路は以上のように構成されており、
駆動対象のGTO素子が正常に動作している場合は支障な
いが、GTO素子に異常が発生すると、特にその検出手段
が設けられていないので、異常発生後も通電が継続し、
隣接する他の健全なGTO素子をも連鎖的に破壊してしま
う可能性があるという問題点があった。
駆動対象のGTO素子が正常に動作している場合は支障な
いが、GTO素子に異常が発生すると、特にその検出手段
が設けられていないので、異常発生後も通電が継続し、
隣接する他の健全なGTO素子をも連鎖的に破壊してしま
う可能性があるという問題点があった。
この発明は以上のような問題点を解消するためになさ
れたもので、駆動対象のGTO素子の異常を直ちに検出す
ることができる回路を得ることを目的とする。
れたもので、駆動対象のGTO素子の異常を直ちに検出す
ることができる回路を得ることを目的とする。
この発明に係るGTO素子故障検出回路は、GTO素子のゲ
ートカソード間電圧を検出し、この検出電圧と予め設定
した比較電圧との比較演算を行い、その大小比較結果か
らGTO素子の異常、正常を判別するものである。
ートカソード間電圧を検出し、この検出電圧と予め設定
した比較電圧との比較演算を行い、その大小比較結果か
らGTO素子の異常、正常を判別するものである。
オン動作時は、ゲート順電圧より高い所定の正の電圧
を比較電圧として設定し上記比較演算を行う。この場
合、ゲートカソード間電圧がこの比較電圧より高くなる
とGTO素子のゲートオープン故障と判定する。
を比較電圧として設定し上記比較演算を行う。この場
合、ゲートカソード間電圧がこの比較電圧より高くなる
とGTO素子のゲートオープン故障と判定する。
オフ動作時は、ゲート逆バイアス電圧よりその絶対値
が小さい所定の負の電圧を比較電圧として設定し上記比
較演算を行う。この場合、GTO素子健全時のターンオフ
動作開始時からゲートカソード接合のアバランシェ電圧
立ち上がり時に至る期間を除く期間中にゲートカソード
間電圧がこの比較電圧より絶対値が小さくなるとGTO素
子の短絡故障と判定する。
が小さい所定の負の電圧を比較電圧として設定し上記比
較演算を行う。この場合、GTO素子健全時のターンオフ
動作開始時からゲートカソード接合のアバランシェ電圧
立ち上がり時に至る期間を除く期間中にゲートカソード
間電圧がこの比較電圧より絶対値が小さくなるとGTO素
子の短絡故障と判定する。
第１図はこの発明の一実施例によるGTO素子故障検出
回路を備えたGTO駆動回路を示す回路図である。図にお
いて、（１）ないし（13）およびG,K,E1,E2は従来と同
一であるので説明を省略する。（14）（15）はインバー
タ回路、（16）はゲートＧの電圧と比較電圧VBPとの比
較演算を行う比較器、（17）はゲートＧの電圧と比較電
圧VBNとの比較演算を行う比較器、（18）は誤検出を避
けるためのターンオフ動作開始時から所定の期間、検出
動作を解除するためのワショットマルチバイブレータ
（OSM）、（19）はインバータ回路（15）と比較器（1
6）とからの出力で動作する２入力AND回路、（20）はイ
ンバータ回路（14）、比較器（17）およびOSM（18）か
らの出力で動作する３入力AND回路、（21）は両アンド
回路（19）および（20）からの出力で動作する２入力OR
回路、Ｐは素子故障の検出端子である。
回路を備えたGTO駆動回路を示す回路図である。図にお
いて、（１）ないし（13）およびG,K,E1,E2は従来と同
一であるので説明を省略する。（14）（15）はインバー
タ回路、（16）はゲートＧの電圧と比較電圧VBPとの比
較演算を行う比較器、（17）はゲートＧの電圧と比較電
圧VBNとの比較演算を行う比較器、（18）は誤検出を避
けるためのターンオフ動作開始時から所定の期間、検出
動作を解除するためのワショットマルチバイブレータ
（OSM）、（19）はインバータ回路（15）と比較器（1
6）とからの出力で動作する２入力AND回路、（20）はイ
ンバータ回路（14）、比較器（17）およびOSM（18）か
らの出力で動作する３入力AND回路、（21）は両アンド
回路（19）および（20）からの出力で動作する２入力OR
回路、Ｐは素子故障の検出端子である。
次に動作、特にGTO素子（１）の故障検出動作を中心
に説明する。先ず、指令入力端子（２）にオン指令が入
力されている状態でいわゆるゲートオープンの現象が発
生した場合を想定する。なお、このゲートオープンは、
例えば、ゲート回路のリード線の断線、ゲートカソード
間端子での接触不良、またGTO素子（１）内における電
極オープ等の原因により発生する。
に説明する。先ず、指令入力端子（２）にオン指令が入
力されている状態でいわゆるゲートオープンの現象が発
生した場合を想定する。なお、このゲートオープンは、
例えば、ゲート回路のリード線の断線、ゲートカソード
間端子での接触不良、またGTO素子（１）内における電
極オープ等の原因により発生する。
この場合、第２図のタイムチャートに示すように、こ
のゲートオープンにより、ゲートＧの電圧Ｖはそれまで
のゲート順電圧VGの値から点弧用電源E1で決まる高い値
に跳ね上がる。比較電圧VBPはこのゲート順電圧VGの値
より若干高い値に設定されているので、この電圧Ｖの上
昇により比較器（16）の出力がＨレベルとなって２入力
AND回路（19）のAND条件が成立し、２入力OR回路（21）
を経て検出端子Ｐから出力される。
のゲートオープンにより、ゲートＧの電圧Ｖはそれまで
のゲート順電圧VGの値から点弧用電源E1で決まる高い値
に跳ね上がる。比較電圧VBPはこのゲート順電圧VGの値
より若干高い値に設定されているので、この電圧Ｖの上
昇により比較器（16）の出力がＨレベルとなって２入力
AND回路（19）のAND条件が成立し、２入力OR回路（21）
を経て検出端子Ｐから出力される。
次に、指令入力端子（２）にオフ指令が入力されてい
る状態でターンオフ失敗によりいわゆる素子短絡の現象
が発生した場合を想定する。即ち、ターンオフ動作開始
で消弧パルスピーク電流IGRが急峻に立ち上がるが、こ
こでターンオフ失敗を起しGTO素子（１）が破損しその
ゲートＧ−カソードＫ間も短絡したとすると、GTO素子
（１）が健全なときには発生するアバランシェ電圧VGRM
およびこれに続く逆電圧VGR、VGRBが発生しない。この
結果、OSM（９）からの消弧制御パルスが存在している
間は、消弧用電源E2とコンデンサ（13）とからの電流供
給が続き消弧パルスピーク電流IGRは増大し続けること
になる。そして、この間に比較器（17）に入力されるゲ
ートカソード間検出電圧Ｖは、回路のリード線のインダ
クタンスや抵抗分によって生じる負極性の通常数ボルト
以下の電圧に留まる。なお、上記電流は、OSM（９）か
らの消弧制御パルスが途絶えた時点でトランジスタ（1
2）により遮断される。
る状態でターンオフ失敗によりいわゆる素子短絡の現象
が発生した場合を想定する。即ち、ターンオフ動作開始
で消弧パルスピーク電流IGRが急峻に立ち上がるが、こ
こでターンオフ失敗を起しGTO素子（１）が破損しその
ゲートＧ−カソードＫ間も短絡したとすると、GTO素子
（１）が健全なときには発生するアバランシェ電圧VGRM
およびこれに続く逆電圧VGR、VGRBが発生しない。この
結果、OSM（９）からの消弧制御パルスが存在している
間は、消弧用電源E2とコンデンサ（13）とからの電流供
給が続き消弧パルスピーク電流IGRは増大し続けること
になる。そして、この間に比較器（17）に入力されるゲ
ートカソード間検出電圧Ｖは、回路のリード線のインダ
クタンスや抵抗分によって生じる負極性の通常数ボルト
以下の電圧に留まる。なお、上記電流は、OSM（９）か
らの消弧制御パルスが途絶えた時点でトランジスタ（1
2）により遮断される。
ところで、比較器（17）に入力される比較電圧VBNは
ゲート逆バイアス電圧VGRBよりその絶対値が若干小さい
値の負の電圧に設定されているので、比較器（17）はタ
ーンオフ動作開始と同時にその出力を３入力AND回路（2
0）に送出する。しかし、既述した通り、GTO素子（１）
が健全な場合においてもターンオフ動作開始時点からTW
1の時間内は、その逆電圧はごく小さい値に留まってい
る。
ゲート逆バイアス電圧VGRBよりその絶対値が若干小さい
値の負の電圧に設定されているので、比較器（17）はタ
ーンオフ動作開始と同時にその出力を３入力AND回路（2
0）に送出する。しかし、既述した通り、GTO素子（１）
が健全な場合においてもターンオフ動作開始時点からTW
1の時間内は、その逆電圧はごく小さい値に留まってい
る。
従って、この間における比較器（17）の出力をそのま
ま適用するとGTO素子（１）が異常であるとして誤検出
することになるのでOSM（18）を設けてこの不具合を防
止している。
ま適用するとGTO素子（１）が異常であるとして誤検出
することになるのでOSM（18）を設けてこの不具合を防
止している。
即ち、OSM（18）はオフ指令と同時に動作し上記したT
W1の期間より若干長く設定した時間幅のパルスを発生
し、その逆変換出力が後段の３入力AND回路（20）に入
力される。従って、OSM（18）からのパルス発生中は３
入力AND回路（20）のAND条件が不成立となり、上記誤動
作が防止される。そして、GTO素子（１）が短絡異常で
あれば、上記パルスが途絶えた時点で直ちに３入力AND
回路（20）のAND条件が成立し、２入力OR回路（21）を
経て検出端子Ｐから出力される。
W1の期間より若干長く設定した時間幅のパルスを発生
し、その逆変換出力が後段の３入力AND回路（20）に入
力される。従って、OSM（18）からのパルス発生中は３
入力AND回路（20）のAND条件が不成立となり、上記誤動
作が防止される。そして、GTO素子（１）が短絡異常で
あれば、上記パルスが途絶えた時点で直ちに３入力AND
回路（20）のAND条件が成立し、２入力OR回路（21）を
経て検出端子Ｐから出力される。
以上のように、GTO素子（１）が故障すると直ちに検
出端子Ｐからその検出出力が得られるので、例えばこの
検出端子Ｐからの信号により駆動回路の電源を遮断する
等の方法を施すことにより、他の健全GTO素子への事故
波及を防止することができる。
出端子Ｐからその検出出力が得られるので、例えばこの
検出端子Ｐからの信号により駆動回路の電源を遮断する
等の方法を施すことにより、他の健全GTO素子への事故
波及を防止することができる。
なお、上記実施例では２入力AND回路（19）および３
入力AND回路（20）を設け、比較器からの出力とオンま
たはオフ指令とのAND条件をとるようにしたが、これは
誤差検出の可能性を極力減らすための対策であって、こ
の発明の適用上必ず必要というものではない。
入力AND回路（20）を設け、比較器からの出力とオンま
たはオフ指令とのAND条件をとるようにしたが、これは
誤差検出の可能性を極力減らすための対策であって、こ
の発明の適用上必ず必要というものではない。
以上のように、この発明ではGTO素子のゲートカソー
ド間電圧を検出し、これと所定の比較電圧とを比較演算
するようにしたので、GTO素子の故障発生を直ちに検出
することができる。
ド間電圧を検出し、これと所定の比較電圧とを比較演算
するようにしたので、GTO素子の故障発生を直ちに検出
することができる。
また、オン動作時の条件で、ゲート順電圧より高い所
定の値を比較電圧として比較演算するようにしたもので
は、GTO素子のゲートオープン故障を確実に検出するこ
とができる。
定の値を比較電圧として比較演算するようにしたもので
は、GTO素子のゲートオープン故障を確実に検出するこ
とができる。
更に、オフ動作時でかつターンオフ後の所定の期間を
除く条件で、しかもゲート逆バイアス電圧より小さい所
定の値を比較電圧として比較演算するようにしたもので
は、GTO素子の短絡故障を確実に検出することができ
る。
除く条件で、しかもゲート逆バイアス電圧より小さい所
定の値を比較電圧として比較演算するようにしたもので
は、GTO素子の短絡故障を確実に検出することができ
る。
第１図はこの発明の一実施例によるGTO素子故障検出回
路を備えたGTO駆動回路を示す回路図、第２図および第
３図はそれぞれオン動作時およびオフ動作時に発生した
故障の検出動作を説明するためのタイムチャート、第４
図は従来のGTO駆動回路を示す回路図、第５図はその動
作を説明するためのタイムチャートである。 図において、（１）はGTO素子、（２）は指令入力端
子、（16）（17）は比較器、（18）はOSM、（19）（2
0）はAND回路、ＧおよびＫはGTO素子（１）のそれぞれ
ゲートおよびカソード、Ｐは検出端子、VBP、VBNは比較
電圧、VGはゲート順電圧、VGBRはゲート逆バイアス電
圧、VGRMはアバランシェ電圧、Ｖはゲートカソード間検
出電圧である。 なお、各図中同一符号は同一または相当部分を示す。
路を備えたGTO駆動回路を示す回路図、第２図および第
３図はそれぞれオン動作時およびオフ動作時に発生した
故障の検出動作を説明するためのタイムチャート、第４
図は従来のGTO駆動回路を示す回路図、第５図はその動
作を説明するためのタイムチャートである。 図において、（１）はGTO素子、（２）は指令入力端
子、（16）（17）は比較器、（18）はOSM、（19）（2
0）はAND回路、ＧおよびＫはGTO素子（１）のそれぞれ
ゲートおよびカソード、Ｐは検出端子、VBP、VBNは比較
電圧、VGはゲート順電圧、VGBRはゲート逆バイアス電
圧、VGRMはアバランシェ電圧、Ｖはゲートカソード間検
出電圧である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (3)
- 【請求項１】GTO素子のゲートカソード間電圧を検出
し、オン動作時、検出された上記ゲートカソード間電圧
とゲート順電圧より高い所定の正の比較電圧との比較演
算から、上記ゲートカソード間電圧が上記正の比較電圧
より高くなったとき上記GTO素子のゲートオープン故障
を検出し、オフ動作時、検出された上記ゲートカソード
間電圧とゲート逆バイアス電圧よりその絶対値が小さい
所定の負の比較電圧との比較演算から、上記ゲートカソ
ード間電圧が上記負の比較電圧よりその絶対値が小さく
なったとき上記GTO素子の短絡故障を検出することを特
徴とするGTO素子故障検出回路。 - 【請求項２】GTO素子のゲートカソード間電圧を検出
し、この検出電圧と予め設定した比較電圧との比較演算
から上記GTO素子の故障を検出する手段を備え、オン動
作時、ゲート順電圧より高い所定の正の電圧を上記比較
電圧とし、上記ゲートカソード間電圧が上記比較電圧よ
り高くなったとき上記GTO素子のゲートオープン故障と
判定することを特徴とするGTO素子故障検出回路。 - 【請求項３】GTO素子のゲートカソード間電圧を検出
し、この検出電圧と予め設定した比較電圧との比較演算
から上記GTO素子の故障を検出する手段を備え、オフ動
作時、ゲート逆バイアス電圧よりその絶対値が小さい所
定の負の電圧を上記比較電圧とし、GTO素子健全時のタ
ーンオフ動作開始時からゲートカソード接合のアバラン
シェ電圧立ち上がり時に至る期間を除く期間中に上記ゲ
ートカソード間電圧が上記比較電圧よりその絶対値が小
さくなったとき上記GTO素子の短絡故障と判定すること
を特徴とするGTO素子故障検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2142213A JP3011966B2 (ja) | 1990-05-30 | 1990-05-30 | Ｇｔｏ素子故障検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2142213A JP3011966B2 (ja) | 1990-05-30 | 1990-05-30 | Ｇｔｏ素子故障検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0434376A JPH0434376A (ja) | 1992-02-05 |
| JP3011966B2 true JP3011966B2 (ja) | 2000-02-21 |
Family
ID=15310034
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2142213A Expired - Fee Related JP3011966B2 (ja) | 1990-05-30 | 1990-05-30 | Ｇｔｏ素子故障検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3011966B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102279335A (zh) * | 2010-06-11 | 2011-12-14 | 山特电子（深圳）有限公司 | 晶闸管短路故障在线检测装置与方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103941181B (zh) * | 2014-04-08 | 2017-01-18 | 北京安泰志诚科技发展有限公司 | 一种获取晶闸管脉冲功率开关组件通断状态的测试装置 |
-
1990
- 1990-05-30 JP JP2142213A patent/JP3011966B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102279335A (zh) * | 2010-06-11 | 2011-12-14 | 山特电子（深圳）有限公司 | 晶闸管短路故障在线检测装置与方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0434376A (ja) | 1992-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101131030B1 (ko) | 3 개의 전압 레벨을 배선하는 컨버터 회로에서 에러를처리하는 방법 | |
| US5200878A (en) | Drive circuit for current sense igbt | |
| JPH10321389A (ja) | 放電灯の点灯回路 | |
| JPH04250714A (ja) | 短絡回路保護付きパルス制御ゲート回路 | |
| JPH0638694B2 (ja) | 直列接続の制御ターンオフ半導体素子の同時導通防止のための方法と装置 | |
| US7265958B2 (en) | Overcurrent protection circuit and semiconductor apparatus | |
| US6087776A (en) | Discharge lamp lighting circuit with protection circuit | |
| US20190245339A1 (en) | Half bridge circuit driver chip with protection circuit and protection method thereof | |
| JP3011966B2 (ja) | Ｇｔｏ素子故障検出回路 | |
| JPH0250518A (ja) | 静電誘導形自己消弧素子の駆動回路及び静電誘導形自己消弧素子を有するインバータ装置 | |
| JPS6126463A (ja) | ゲ−トタ−ンオフサイリスタの故障検出回路 | |
| JP3636615B2 (ja) | 電力変換装置 | |
| JPH04369489A (ja) | Ｇｔｏ素子の故障検出回路 | |
| JP7158319B2 (ja) | 電源装置 | |
| JPH09246931A (ja) | 半導体素子の過負荷保護回路 | |
| JP6919486B2 (ja) | 直流遮断装置 | |
| JPH02106158A (ja) | 電力変換装置 | |
| JP2703141B2 (ja) | しや断器操作制御回路 | |
| JPH05184134A (ja) | Ｇｔｏのゲート回路 | |
| JP2003318266A (ja) | 半導体素子駆動回路の保護装置 | |
| JPS62291577A (ja) | 静電誘導形トランジスタの故障検出方法 | |
| KR20220057853A (ko) | 모터 보호 회로 | |
| JPH08223905A (ja) | Ｇｔｏサイリスタのゲート駆動装置 | |
| JPS63250212A (ja) | 半導体開閉回路 | |
| JPH05244763A (ja) | ゲート駆動装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |