JPH0783433B2 - 水平偏向・高圧回路 - Google Patents
水平偏向・高圧回路Info
- Publication number
- JPH0783433B2 JPH0783433B2 JP32128587A JP32128587A JPH0783433B2 JP H0783433 B2 JPH0783433 B2 JP H0783433B2 JP 32128587 A JP32128587 A JP 32128587A JP 32128587 A JP32128587 A JP 32128587A JP H0783433 B2 JPH0783433 B2 JP H0783433B2
- Authority
- JP
- Japan
- Prior art keywords
- high voltage
- circuit
- horizontal deflection
- voltage
- horizontal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Details Of Television Scanning (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、コンピュータ用ディスプレイ等に好適な水平
偏向・高圧回路に関する。
偏向・高圧回路に関する。
従来、コンピュータ用ディスプレイ等の高画質が要求さ
れるディスプレイに用いられる水平偏向・高圧回路は、
水平偏向回路と高圧発生回路に分離する分離形が用いら
れて来た。しかし、この分離形は回路規模が増大し高価
になる欠点があり、水平偏向高圧一体化回路で分離形と
同等性能を得る検討が行なわれて来た。この水平偏向高
圧一体化回路に関連するものとしては、例えば特開昭58
−138179号公報が挙げられる。
れるディスプレイに用いられる水平偏向・高圧回路は、
水平偏向回路と高圧発生回路に分離する分離形が用いら
れて来た。しかし、この分離形は回路規模が増大し高価
になる欠点があり、水平偏向高圧一体化回路で分離形と
同等性能を得る検討が行なわれて来た。この水平偏向高
圧一体化回路に関連するものとしては、例えば特開昭58
−138179号公報が挙げられる。
上記従来技術は、水平偏向回路を２つの共振回路を直列
接続したダイオード変調形で構成し、高圧負荷変動はフ
ライバックトランスに供給する電源電圧を変化させて補
正し、さらにそれに伴って発生する偏向電流の変化は２
つの共振回路の一方の走査コンデンサの電圧を電源電圧
の変化と同一方向に変化させて補正するものである。こ
の回路では２つの共振回路が直列接続されているため、
水平出力トランジスタのコレクタパルスの９割程度しか
水平偏向ヨークがある上側の共振回路には加えられな
い。これは、下側の共振回路に最低１割程度の動作マー
ジンがバラツキ吸収等のため必要なためである。この結
果、コレクタパルス全部が共振回路に加わる通常の水平
偏向回路と比較して、ダイオード変調形では水平偏向電
流が増加し、水平出力トランジスタの損失が増加する欠
点があった。
接続したダイオード変調形で構成し、高圧負荷変動はフ
ライバックトランスに供給する電源電圧を変化させて補
正し、さらにそれに伴って発生する偏向電流の変化は２
つの共振回路の一方の走査コンデンサの電圧を電源電圧
の変化と同一方向に変化させて補正するものである。こ
の回路では２つの共振回路が直列接続されているため、
水平出力トランジスタのコレクタパルスの９割程度しか
水平偏向ヨークがある上側の共振回路には加えられな
い。これは、下側の共振回路に最低１割程度の動作マー
ジンがバラツキ吸収等のため必要なためである。この結
果、コレクタパルス全部が共振回路に加わる通常の水平
偏向回路と比較して、ダイオード変調形では水平偏向電
流が増加し、水平出力トランジスタの損失が増加する欠
点があった。
本発明の目的は、上記従来技術の欠点を解決し、水平出
力トランジスタの損失が増加しない高性能水平偏向・高
圧一体化回路を提供することにある。
力トランジスタの損失が増加しない高性能水平偏向・高
圧一体化回路を提供することにある。
上記目的は、水平偏向高圧一体化回路において、電源電
圧変調方式サイドピン回路を設けると共に、共振コンデ
ンサの電荷引抜方式高圧安定化回路を設け、高圧変化の
原因となる上記サイドピン補正回路の出力電圧変化を直
接高圧安定化回路の入力部に加えることにより、達成さ
れる。
圧変調方式サイドピン回路を設けると共に、共振コンデ
ンサの電荷引抜方式高圧安定化回路を設け、高圧変化の
原因となる上記サイドピン補正回路の出力電圧変化を直
接高圧安定化回路の入力部に加えることにより、達成さ
れる。
電源電圧変調方式サイドピン回路はフライバックトラン
スの１次側電源電圧を垂直パラボラ状に変化させること
により、水平偏向コイルを流れる水平偏向電流を垂直パ
ラボラ状に変化させサイドピン補正を行う。共振コンデ
ンサの電荷引抜方式高圧安定化回路は、共振コンデンサ
の電荷を引抜く事により等価的に共振コンデンサの容量
を変化させ、コレクタパルスのピーク値を高圧が低下し
た時には高くなる様に制御して高圧を安定化させる。高
圧変化の原因となるサイドピン補正回路の出力電圧変化
を直接高圧安定化回路に入力したので、サイドピン補正
に伴うコルクタパルス電圧の振幅変調はコレクタパルス
幅が変化する事でキャンセルされ、コレクタパルス電圧
のピーク値は一定となり高圧値は一定となる。
スの１次側電源電圧を垂直パラボラ状に変化させること
により、水平偏向コイルを流れる水平偏向電流を垂直パ
ラボラ状に変化させサイドピン補正を行う。共振コンデ
ンサの電荷引抜方式高圧安定化回路は、共振コンデンサ
の電荷を引抜く事により等価的に共振コンデンサの容量
を変化させ、コレクタパルスのピーク値を高圧が低下し
た時には高くなる様に制御して高圧を安定化させる。高
圧変化の原因となるサイドピン補正回路の出力電圧変化
を直接高圧安定化回路に入力したので、サイドピン補正
に伴うコルクタパルス電圧の振幅変調はコレクタパルス
幅が変化する事でキャンセルされ、コレクタパルス電圧
のピーク値は一定となり高圧値は一定となる。
この水平偏向高圧一体化回路では、水平出力トランジス
タのコレクタパルスの全部を水平偏向コイルと共振コン
デンサからなる共振回路に加えているので、水平出力ト
ランジスタの損失は従来と比べて増加しない。
タのコレクタパルスの全部を水平偏向コイルと共振コン
デンサからなる共振回路に加えているので、水平出力ト
ランジスタの損失は従来と比べて増加しない。
以下、本発明の一実施例を第１図により説明する。第１
図において、１は水平パルス入力端子、２は水平出力ト
ランジスタ、３はダンパーダイオード、４は水平偏向コ
イル、５はＳ字コンデンサ、６は電荷引抜方式高圧安定
化回路、７はフライバックトランス、８は高圧整流ダイ
オード、９は高圧出力端子、10,11は抵抗器、12は垂直
パラボラ電圧入力端子、13は電源入力端子、14は電源電
圧変調方式サイドピン回路、15はコンデンサである。
図において、１は水平パルス入力端子、２は水平出力ト
ランジスタ、３はダンパーダイオード、４は水平偏向コ
イル、５はＳ字コンデンサ、６は電荷引抜方式高圧安定
化回路、７はフライバックトランス、８は高圧整流ダイ
オード、９は高圧出力端子、10,11は抵抗器、12は垂直
パラボラ電圧入力端子、13は電源入力端子、14は電源電
圧変調方式サイドピン回路、15はコンデンサである。
次に第２図Ａ、第２図Ｂを参照しながら動作を説明す
る。
る。
第１図において、水平パルス入力端子１に第２図Ａの
（ａ）に示す水平パルスVBを入力すると水平出力トラン
ジスタ２がスイッチング動作を行い第２図Ａの（ｂ）に
示すコレクタ電流ICが時刻t1〜t3において流れる。時刻
t3〜t5において、水平偏向コイル４と高圧安定回路中の
共振コンデンサが共振し、電流ICAとコレクタパルスVC
が発生する。その後、ダンパーダイオード３に時刻t5〜
t6にダンパー電流IDが流れ、これが繰り返される事によ
り水平偏向コイル４に第２図Ａの（ｆ）に示す様なノコ
ギリ波電流が流れる。第１図に示す水平偏向高圧一体化
回路では、前記コレクタパルス電圧をフライバックトラ
ンス７と電圧整流ダイオード８により昇圧整流してブラ
ウン管のアノードに加える高圧電圧を得ている。この様
な水平偏向高圧一体化回路では、高圧の安定化とサイド
ピン補正の両立を実現することが、画面サイズの一定化
のため必要となる。第１図においては、サイドピン補正
のため、第２図Ｂの（ａ）に示す垂直パラボラ波VSを端
子12から入力する事によりフライバックトランス７の１
次側コイルに入力される電源電圧EBを第２図Ｂの（ｂ）
に示す様に垂直パラボラ状に変化させる電源電圧変調方
式サイドピン回路14を設けた。また、高圧を安定化する
ために、共振コンデンサの容量を等価的に変化させてコ
レクタパルス幅を変化させることにより、フライバック
トランスの１次側電圧であるコレクタパルスのピーク値
を負帰還制御する電荷引抜方式高圧安定化回路６を設け
た。
（ａ）に示す水平パルスVBを入力すると水平出力トラン
ジスタ２がスイッチング動作を行い第２図Ａの（ｂ）に
示すコレクタ電流ICが時刻t1〜t3において流れる。時刻
t3〜t5において、水平偏向コイル４と高圧安定回路中の
共振コンデンサが共振し、電流ICAとコレクタパルスVC
が発生する。その後、ダンパーダイオード３に時刻t5〜
t6にダンパー電流IDが流れ、これが繰り返される事によ
り水平偏向コイル４に第２図Ａの（ｆ）に示す様なノコ
ギリ波電流が流れる。第１図に示す水平偏向高圧一体化
回路では、前記コレクタパルス電圧をフライバックトラ
ンス７と電圧整流ダイオード８により昇圧整流してブラ
ウン管のアノードに加える高圧電圧を得ている。この様
な水平偏向高圧一体化回路では、高圧の安定化とサイド
ピン補正の両立を実現することが、画面サイズの一定化
のため必要となる。第１図においては、サイドピン補正
のため、第２図Ｂの（ａ）に示す垂直パラボラ波VSを端
子12から入力する事によりフライバックトランス７の１
次側コイルに入力される電源電圧EBを第２図Ｂの（ｂ）
に示す様に垂直パラボラ状に変化させる電源電圧変調方
式サイドピン回路14を設けた。また、高圧を安定化する
ために、共振コンデンサの容量を等価的に変化させてコ
レクタパルス幅を変化させることにより、フライバック
トランスの１次側電圧であるコレクタパルスのピーク値
を負帰還制御する電荷引抜方式高圧安定化回路６を設け
た。
サイドピン回路14により水平偏向電流IHは第２図Ｂの
（ｃ）示す様に垂直パラボラ状に変調されるが、同時に
フライバックトランスの１次側電圧であるコレクタパル
スVCも第２図Ｂの（ｄ）の実線に示す様に垂直パラボラ
状に変調される。この結果、この電圧を昇圧整流してい
る高圧電圧EHVも第２図Ｂの（ｅ）の実線に示す様に垂
直パラボラ状に変調される。これを補正するためには、
第２図Ｂ（ｄ）の一点鎖線に示す様に、コレクタパルス
VCのピーク値が一定となる様にパルス幅を変化させる必
要がある。この補正を高圧安定化回路６の負帰還制御に
よって行う方法も考えられるが、高圧安定化回路の時定
数のため補正の遅れが発生し、完全な補正は困難であ
る。そこで本発明では、フライバックトランスの１次側
電圧であるコレクタパルスの変調の原因である電源電圧
の変調信号を高圧安定化回路に伝送し完全な補正を行っ
た。
（ｃ）示す様に垂直パラボラ状に変調されるが、同時に
フライバックトランスの１次側電圧であるコレクタパル
スVCも第２図Ｂの（ｄ）の実線に示す様に垂直パラボラ
状に変調される。この結果、この電圧を昇圧整流してい
る高圧電圧EHVも第２図Ｂの（ｅ）の実線に示す様に垂
直パラボラ状に変調される。これを補正するためには、
第２図Ｂ（ｄ）の一点鎖線に示す様に、コレクタパルス
VCのピーク値が一定となる様にパルス幅を変化させる必
要がある。この補正を高圧安定化回路６の負帰還制御に
よって行う方法も考えられるが、高圧安定化回路の時定
数のため補正の遅れが発生し、完全な補正は困難であ
る。そこで本発明では、フライバックトランスの１次側
電圧であるコレクタパルスの変調の原因である電源電圧
の変調信号を高圧安定化回路に伝送し完全な補正を行っ
た。
第３図は電源電圧制御サイドピン回路の第１の具体例で
ある。
ある。
第３図において、18,19,20,21,23,24は抵抗器、22は可
変抵抗器、25はコンデンサ、26はトランジスタ、27,28
は誤差増幅トランジスタ、29はサイドピン出力端子であ
る。トランジスタ27のベースにコンデンサ25を介して端
子12より第２図Ｂの（ａ）に示す垂直パラボラ電圧VSを
入力すると、トランジスタ27とトランジスタ28のベース
電圧が同一になる様に負帰還制御され、端子29には第２
図Ｂの（ｂ）に示す垂直パラボラ状の電源電圧EBが得ら
れる。また、可変抵抗器22を可変する事により、端子29
の直流電圧成分が変化するので、水平表示サイズの調整
を行う事ができる。第４図は電源電圧制御サイドピン回
路の第２の具体例である。
変抵抗器、25はコンデンサ、26はトランジスタ、27,28
は誤差増幅トランジスタ、29はサイドピン出力端子であ
る。トランジスタ27のベースにコンデンサ25を介して端
子12より第２図Ｂの（ａ）に示す垂直パラボラ電圧VSを
入力すると、トランジスタ27とトランジスタ28のベース
電圧が同一になる様に負帰還制御され、端子29には第２
図Ｂの（ｂ）に示す垂直パラボラ状の電源電圧EBが得ら
れる。また、可変抵抗器22を可変する事により、端子29
の直流電圧成分が変化するので、水平表示サイズの調整
を行う事ができる。第４図は電源電圧制御サイドピン回
路の第２の具体例である。
第４図において、30はドライブ用電源入力端子、31は水
平ノコギリ波入力端子、32は上限電圧入力端子、33は下
限電圧入力端子、34は正電源入力端子、35はスイッチン
グトランジスタ、36はダイオード、37は抵抗器、38はダ
イオード、39はチョークコイル、40,41,42,43,44は抵抗
器、45はドライブトランス、46はドライブトランジス
タ、47はコンパレータ、48は演算増幅器、49,50はダイ
オード、51は可変抵抗器である。
平ノコギリ波入力端子、32は上限電圧入力端子、33は下
限電圧入力端子、34は正電源入力端子、35はスイッチン
グトランジスタ、36はダイオード、37は抵抗器、38はダ
イオード、39はチョークコイル、40,41,42,43,44は抵抗
器、45はドライブトランス、46はドライブトランジス
タ、47はコンパレータ、48は演算増幅器、49,50はダイ
オード、51は可変抵抗器である。
第３図との相違点は、第３図がシリーズレギュレータ方
式の電圧制御回路であるのに対し、第４図はスイッチン
グレギュレータ方式の電圧制御回路である点である。水
平サイズ可変範囲が広い場合やサイドピン補正量が大き
い場合には損失の点から第４図に示す回路の方が適して
いる。
式の電圧制御回路であるのに対し、第４図はスイッチン
グレギュレータ方式の電圧制御回路である点である。水
平サイズ可変範囲が広い場合やサイドピン補正量が大き
い場合には損失の点から第４図に示す回路の方が適して
いる。
第４図の動作を第７図を用いて説明する。
演算増幅器48の反転入力端子には、抵抗器40と41による
出力電圧EBの分割電圧が加わっている。非反転入力端子
には、第７図（ａ）に示す様に正電源入力端子34に加え
た正電圧を可変抵抗器51により分割した電圧（基準電
圧）と垂直パラボラ電圧入力端子12に加えた垂直パラボ
ラ電圧VSの加算電圧であるV51が加わっている。演算増
幅器48は両者の差を増幅してコンパレータ47の非反転入
力端子にその出力電圧V43（第７図（ｂ）参照）を加え
ている。コンパレータ47の反転入力端子に、水平ノコギ
リ波電圧V31（第７図（ｂ）参照）を加えると、コンパ
レータ47の出力V44は第７図（ｃ）に示すパルス幅変調
波となる。このパルス幅変調波をドライブトランジスタ
46、ドライブトランジスタ45を介してスイッチングトラ
ンジスタ35に加えると、35のエミッタには第７図（ｄ）
に示すパルス幅変調電圧V35が発生し、出力端子29には
それを平滑した垂直パラボラ電圧EBが得られる。
出力電圧EBの分割電圧が加わっている。非反転入力端子
には、第７図（ａ）に示す様に正電源入力端子34に加え
た正電圧を可変抵抗器51により分割した電圧（基準電
圧）と垂直パラボラ電圧入力端子12に加えた垂直パラボ
ラ電圧VSの加算電圧であるV51が加わっている。演算増
幅器48は両者の差を増幅してコンパレータ47の非反転入
力端子にその出力電圧V43（第７図（ｂ）参照）を加え
ている。コンパレータ47の反転入力端子に、水平ノコギ
リ波電圧V31（第７図（ｂ）参照）を加えると、コンパ
レータ47の出力V44は第７図（ｃ）に示すパルス幅変調
波となる。このパルス幅変調波をドライブトランジスタ
46、ドライブトランジスタ45を介してスイッチングトラ
ンジスタ35に加えると、35のエミッタには第７図（ｄ）
に示すパルス幅変調電圧V35が発生し、出力端子29には
それを平滑した垂直パラボラ電圧EBが得られる。
第５図は電荷引抜方式高圧安定化回路の第１の具体例を
全体回路と共に示している。
全体回路と共に示している。
第５図において、52,53は共振コンデンサ、54はダイオ
ード、55はトランジスタ、56,57,58は抵抗器、59はコン
デンサ、60は正電源入力端子、61は可変抵抗器、62は演
算増幅器である。
ード、55はトランジスタ、56,57,58は抵抗器、59はコン
デンサ、60は正電源入力端子、61は可変抵抗器、62は演
算増幅器である。
第５図の動作を詳細に説明する。
フライバックトランスの１次側電圧VCは次の（１）式で
求められる。
求められる。
ここで、EBはサイドピン回路14の出力電圧Ttは水平走査
期間（第７図t5〜t8）、Trは水平帰線期間（第７図t3〜
t5）である。
期間（第７図t5〜t8）、Trは水平帰線期間（第７図t3〜
t5）である。
また、水平帰線期間Trは次の（２）式で求められる。
ここで、LHは水平偏向コイル４とフライバックトランス
７の１次側コイルとの合成インダクタンス、CPは共振コ
ンデンサ52,53の合成容量である。
７の１次側コイルとの合成インダクタンス、CPは共振コ
ンデンサ52,53の合成容量である。
電荷引抜方式高圧安定化回路は、共振コンデンサの電荷
量を制御する事により等価的に共振コンデンサの容量を
変化させて水平帰線期間Trを変化させ、フライバックト
ランスの１次側電圧VCを変化させて高圧を安定化させ
る。
量を制御する事により等価的に共振コンデンサの容量を
変化させて水平帰線期間Trを変化させ、フライバックト
ランスの１次側電圧VCを変化させて高圧を安定化させ
る。
演算増幅器62の非反転入力端子には高圧を抵抗10,11に
より分割された高圧検出電圧が加わっている。反転入力
端子には、正電源入力端子に加えられた正電圧を可変抵
抗器61により分割した電圧（基準電圧）が加わってい
る。演算増幅器62は両者の差を増幅してトランジスタ55
のベースに加えている。トランジスタ55はそのベース電
圧によりその値が変化する可変抵抗器として働き、共振
コンデンサ53の電荷量を制御する。
より分割された高圧検出電圧が加わっている。反転入力
端子には、正電源入力端子に加えられた正電圧を可変抵
抗器61により分割した電圧（基準電圧）が加わってい
る。演算増幅器62は両者の差を増幅してトランジスタ55
のベースに加えている。トランジスタ55はそのベース電
圧によりその値が変化する可変抵抗器として働き、共振
コンデンサ53の電荷量を制御する。
すなわち、トランジスタ55が完全に導通状態であれば、
コンデンサ52と53の接続点はアース電位となり、共振容
量CPはC52の容量となり、最大となる。逆に、トランジ
スタ55が完全に非導通であれば、共振容量CPはC52とC53
の直列容量となり、最小となる。従って、例えば高圧負
荷が増大して高圧が低下すると、演算増幅器62の非反転
入力端子の電圧が低下し、その結果、トランジスタ55の
ベース電圧が低下する。これにより、コンデンサ53の電
荷引抜量が減少しコンデンサ53の等価的な容量が減少し
て、コンデンサ52との直列容量である共振容量CPが減少
する。共振容量CPが減少した結果、帰線期間Trが減少
し、フライバックトランス７の１次側電圧VCが上昇して
高圧が上昇し高圧が安定化される。
コンデンサ52と53の接続点はアース電位となり、共振容
量CPはC52の容量となり、最大となる。逆に、トランジ
スタ55が完全に非導通であれば、共振容量CPはC52とC53
の直列容量となり、最小となる。従って、例えば高圧負
荷が増大して高圧が低下すると、演算増幅器62の非反転
入力端子の電圧が低下し、その結果、トランジスタ55の
ベース電圧が低下する。これにより、コンデンサ53の電
荷引抜量が減少しコンデンサ53の等価的な容量が減少し
て、コンデンサ52との直列容量である共振容量CPが減少
する。共振容量CPが減少した結果、帰線期間Trが減少
し、フライバックトランス７の１次側電圧VCが上昇して
高圧が上昇し高圧が安定化される。
また、サイドピン回路の出力電圧変化をコンデンサ59を
介して、演算増幅器62の非反転入力端子に加えて第１図
で説明した様に、フライバックトランス７の１次側電圧
VCの変調は帰線期間Trを変化させる事により完全に補正
される。
介して、演算増幅器62の非反転入力端子に加えて第１図
で説明した様に、フライバックトランス７の１次側電圧
VCの変調は帰線期間Trを変化させる事により完全に補正
される。
第６図は電荷引抜方式高圧安定化回路６の第２の実施例
である。
である。
第６図において、63はコンパレータ、64は上限電圧入力
端子、65は下限電圧入力端子、66,67はダイオードであ
る。第５図と同一部分については、第５図と同じ符号を
付けた。第６図の回路の第５図との相違点は、第５図に
おけるトランジスタ55の電荷引抜が連続制御であるのに
対して、第６図におけるトランジスタ55′の電荷引抜は
断続制御である点である。トランジスタ55′に高速スイ
ッチングに適したMOS−FET等を用いる事により、第６図
の回路の方が低損失の高圧安定化回路となる。
端子、65は下限電圧入力端子、66,67はダイオードであ
る。第５図と同一部分については、第５図と同じ符号を
付けた。第６図の回路の第５図との相違点は、第５図に
おけるトランジスタ55の電荷引抜が連続制御であるのに
対して、第６図におけるトランジスタ55′の電荷引抜は
断続制御である点である。トランジスタ55′に高速スイ
ッチングに適したMOS−FET等を用いる事により、第６図
の回路の方が低損失の高圧安定化回路となる。
第６図の動作を説明する。第６図では演算増幅器62の出
力電圧がコンパレータ63の非反転入力端子に加わってい
る。コンパレータ63の非反転入力端子には水平ノコギリ
波入力端子31に加えた水平ノコギリ波電圧が加わってい
るので、コンパレータ63の出力は第７図（ｃ）と同様に
パルス幅変調波となる。この結果、トランジスタ55′が
導通する時間幅が制御され、コンデンサ53の電荷量が制
御される。従って、高圧が低下すれば、第５図と同様な
働きにより、フライバックトランス７の１次側電圧VCが
上昇して高圧が上昇し高圧が安定化される。また、第５
図と同様に、サイドピン回路14の出力電圧変化をコンデ
ンサ59を介して、演算増幅器62の非反転入力端子に加え
ているので、フライバックトランス７の１次側電圧VCの
変調は帰線期間Trを変化させる事により完全に補正され
る。
力電圧がコンパレータ63の非反転入力端子に加わってい
る。コンパレータ63の非反転入力端子には水平ノコギリ
波入力端子31に加えた水平ノコギリ波電圧が加わってい
るので、コンパレータ63の出力は第７図（ｃ）と同様に
パルス幅変調波となる。この結果、トランジスタ55′が
導通する時間幅が制御され、コンデンサ53の電荷量が制
御される。従って、高圧が低下すれば、第５図と同様な
働きにより、フライバックトランス７の１次側電圧VCが
上昇して高圧が上昇し高圧が安定化される。また、第５
図と同様に、サイドピン回路14の出力電圧変化をコンデ
ンサ59を介して、演算増幅器62の非反転入力端子に加え
ているので、フライバックトランス７の１次側電圧VCの
変調は帰線期間Trを変化させる事により完全に補正され
る。
この様に本実施例によれば、水平出力トランジスタのコ
レクタパルスの全部を水平偏向コイルと共振コンデンサ
からなる共振回路に加える方式で、分離形と同様なサイ
ドピン補正と高圧安定化の両立を実現できたので、水平
偏向高圧一体化を行っても水平出力トランジスタの損失
が増加しない効果がある。
レクタパルスの全部を水平偏向コイルと共振コンデンサ
からなる共振回路に加える方式で、分離形と同様なサイ
ドピン補正と高圧安定化の両立を実現できたので、水平
偏向高圧一体化を行っても水平出力トランジスタの損失
が増加しない効果がある。
以上説明した様に、本発明によれば水平出力トランジス
タのコレクタパルスの全部が水平偏向コイルと共振コン
デンサからなる共振回路に加えられるので、水平偏向高
圧一体化を行っても水平出力トランジスタの損失が増加
しない効果がある。
タのコレクタパルスの全部が水平偏向コイルと共振コン
デンサからなる共振回路に加えられるので、水平偏向高
圧一体化を行っても水平出力トランジスタの損失が増加
しない効果がある。
また、その結果として従来の水平偏向高圧一体化回路に
より信頼性が向上する効果がある。
より信頼性が向上する効果がある。
【図面の簡単な説明】 第１図は本発明の一実施例としての水平偏向・高圧回路
を示す回路図、第２図Ａ、第２図Ｂは本発明の一実施例
の動作を説明するための波形図、第３図は電源電圧制御
サイドピン回路の第１の具体例を示す回路図、第４図は
同回路の第２の具体例を示す回路図、第５図は電荷引抜
方式高圧安定化回路の第１の具体例を示す回路図、第６
図は同回路の第２の具体例を示す回路図、第７図は第４
図の動作を説明するための波形図である。 符号の説明 １……水平パルス入力端子、２……出力トランジスタ、 ３……ダンパーダイオード、４……水平偏向ヨーク、 ５……Ｓ字コンデンサ、６……電荷引抜方式高圧安定化
回路、 ７……フライバックトランス、８……高圧整流ダイオー
ド、 ９……高圧出力端子、10,11……抵抗器、 12……垂直パラボラ電圧入力端子、13……電源入力端
子、 14……電源電圧変調方式サイドピン回路、 15……コンデンサ、16,16′,16″……水平偏向電流、 17,17′,17″……７の１次側電圧、 18,19,20,21,23,24……抵抗器、 22……可変抵抗器、25……コンデンサ、 26……トランジスタ、27,28……誤差増幅差動トランジ
スタ、 29……サイドピン出力端子、30……ドライブ用電源入力
端子、 31……水平ノコギリ波入力端子、32……上限電圧入力端
子、 33……下限電圧入力端子、34……正電源入力端子、 35……スイッチングトランジスタ、36……ダイオード、 37……抵抗器、38……ダイオード、 39……チョークコイル、40,41,42,43,44……抵抗器、 45……ドライブトランス、46……ドライブトランジス
タ、 47……コンパレータ、48……演算増幅器、 49,50……ダイオード、51……可変抵抗器、 52,53……共振コンデンサ、54……ダイオード、 55……トランジスタ、56,57,58……抵抗器、 59……コンデンサ、60……正電源入力端子、 61……可変抵抗器、62……演算増幅器、 63……コンパレータ、64……上限電圧入力端子、 65……下限電圧入力端子、66,67……ダイオード、 55′……スイッチングトランジスタ。
を示す回路図、第２図Ａ、第２図Ｂは本発明の一実施例
の動作を説明するための波形図、第３図は電源電圧制御
サイドピン回路の第１の具体例を示す回路図、第４図は
同回路の第２の具体例を示す回路図、第５図は電荷引抜
方式高圧安定化回路の第１の具体例を示す回路図、第６
図は同回路の第２の具体例を示す回路図、第７図は第４
図の動作を説明するための波形図である。 符号の説明 １……水平パルス入力端子、２……出力トランジスタ、 ３……ダンパーダイオード、４……水平偏向ヨーク、 ５……Ｓ字コンデンサ、６……電荷引抜方式高圧安定化
回路、 ７……フライバックトランス、８……高圧整流ダイオー
ド、 ９……高圧出力端子、10,11……抵抗器、 12……垂直パラボラ電圧入力端子、13……電源入力端
子、 14……電源電圧変調方式サイドピン回路、 15……コンデンサ、16,16′,16″……水平偏向電流、 17,17′,17″……７の１次側電圧、 18,19,20,21,23,24……抵抗器、 22……可変抵抗器、25……コンデンサ、 26……トランジスタ、27,28……誤差増幅差動トランジ
スタ、 29……サイドピン出力端子、30……ドライブ用電源入力
端子、 31……水平ノコギリ波入力端子、32……上限電圧入力端
子、 33……下限電圧入力端子、34……正電源入力端子、 35……スイッチングトランジスタ、36……ダイオード、 37……抵抗器、38……ダイオード、 39……チョークコイル、40,41,42,43,44……抵抗器、 45……ドライブトランス、46……ドライブトランジス
タ、 47……コンパレータ、48……演算増幅器、 49,50……ダイオード、51……可変抵抗器、 52,53……共振コンデンサ、54……ダイオード、 55……トランジスタ、56,57,58……抵抗器、 59……コンデンサ、60……正電源入力端子、 61……可変抵抗器、62……演算増幅器、 63……コンパレータ、64……上限電圧入力端子、 65……下限電圧入力端子、66,67……ダイオード、 55′……スイッチングトランジスタ。
Claims (3)
- 【請求項１】水平出力トランジスタと水平偏向コイルと
ダンパーダイオードとＳ字補正コンデンサとフライバッ
クトランスから成り、前記水平出力トランジスタに水平
パルスを入力されて前記水平偏向コイルに水平偏向電流
を供給すると共に受像管のアノードへの高圧をも供給す
る水平偏向・高圧回路において、 該水平偏向・高圧回路の電源電圧を垂直パラボラ状に変
調して供給するサイドピン補正回路と、該サイドピン補
正回路から供給される電源電圧変化と高圧検出信号を入
力されて前記フライバックトランス１次側に設けた共振
コンデンサの電荷量を制御することにより該フライバッ
クトランスの１次側電圧のパルス幅を変化させる高圧安
定化回路と、を具備したことを特徴とする水平偏向・高
圧回路。 - 【請求項２】特許請求の範囲第１項記載の水平偏向・高
圧回路において、前記サイドピン補正回路が、誤差増幅
器とコンパレータとスイッチングトランジスタとチョー
クコイルを含むパルス幅変調方式のチョッパ回路から成
ることを特徴とする水平偏向・高圧回路。 - 【請求項３】特許請求の範囲第１項記載の水平偏向・高
圧回路において、前記高圧安定化回路が、誤差増幅器と
コンパレータとスイッチングトランジスタを含むパルス
幅変調回路であって、そのパルス幅変調出力により前記
共振コンデンサの電荷量を制御することを特徴とする水
平偏向・高圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32128587A JPH0783433B2 (ja) | 1987-12-21 | 1987-12-21 | 水平偏向・高圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32128587A JPH0783433B2 (ja) | 1987-12-21 | 1987-12-21 | 水平偏向・高圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01164175A JPH01164175A (ja) | 1989-06-28 |
| JPH0783433B2 true JPH0783433B2 (ja) | 1995-09-06 |
Family
ID=18130856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32128587A Expired - Fee Related JPH0783433B2 (ja) | 1987-12-21 | 1987-12-21 | 水平偏向・高圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783433B2 (ja) |
-
1987
- 1987-12-21 JP JP32128587A patent/JPH0783433B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01164175A (ja) | 1989-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4254365A (en) | Side pincushion correction modulator circuit | |
| US4079294A (en) | Control circuit arrangement for generating a control signal for a voltage converter | |
| US5010281A (en) | High voltage stabilization circuit for video display apparatus | |
| JPS6261186B2 (ja) | ||
| KR920005869B1 (ko) | 동-서 핀쿳션 보정 수평편향회로 | |
| US5357175A (en) | Deflection and high voltage circuit | |
| KR100263203B1 (ko) | 고전압발생회로 | |
| US4728868A (en) | High voltage generating circuit | |
| JP2573940B2 (ja) | 偏向装置 | |
| US5463290A (en) | Power supply stabilization circuit with separate AC/DC negative feedback paths | |
| EP0128223A1 (en) | High-voltage stabilizing circuit | |
| EP0989742A1 (en) | Horizontal deflection circuit | |
| JPH0783433B2 (ja) | 水平偏向・高圧回路 | |
| JP2993361B2 (ja) | 水平偏向高圧発生回路 | |
| US4118655A (en) | Line sawtooth deflection current generator | |
| JP2570262B2 (ja) | 水平偏向回路 | |
| GB2141883A (en) | A high voltage generating circuit | |
| JP3036745B2 (ja) | 偏向装置 | |
| EP0998133A1 (en) | Horizontal deflection circuit | |
| JP2829943B2 (ja) | 水平偏向高圧発生回路 | |
| JP3139530B2 (ja) | 水平偏向高圧発生回路 | |
| JP3357783B2 (ja) | 垂直偏向回路並びに該回路に用いるチャージポンプ回路 | |
| JPH0733490Y2 (ja) | デイスプレイ装置の偏向・高圧回路 | |
| JPH06261221A (ja) | 高圧回路 | |
| JP2000106637A (ja) | ディスプレイ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |