JPH0783027B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0783027B2 JPH0783027B2 JP9792386A JP9792386A JPH0783027B2 JP H0783027 B2 JPH0783027 B2 JP H0783027B2 JP 9792386 A JP9792386 A JP 9792386A JP 9792386 A JP9792386 A JP 9792386A JP H0783027 B2 JPH0783027 B2 JP H0783027B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- semiconductor device
- inp
- ingaas
- lattice
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 11
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 18
- 239000000758 substrate Substances 0.000 claims description 13
- 230000004888 barrier function Effects 0.000 claims description 12
- 239000013078 crystal Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 238000005452 bending Methods 0.000 claims description 5
- 230000003287 optical effect Effects 0.000 claims description 4
- 230000003334 potential effect Effects 0.000 claims description 2
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 238000000034 method Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 125000005842 heteroatom Chemical group 0.000 description 3
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 235000013832 Valeriana officinalis Nutrition 0.000 description 1
- 244000126014 Valeriana officinalis Species 0.000 description 1
- 238000004854 X-ray topography Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005275 alloying Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- FFEARJCKVFRZRR-UHFFFAOYSA-N methionine Chemical compound CSCCC(N)C(O)=O FFEARJCKVFRZRR-UHFFFAOYSA-N 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910002059 quaternary alloy Inorganic materials 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 235000016788 valerian Nutrition 0.000 description 1
- 230000008016 vaporization Effects 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/802—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with heterojunction gate, e.g. transistors with semiconductor layer acting as gate insulating layer, MIS-like transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、InP基板上に形成された、InGaAs層を能動層
とするFETの作製に関し、特に、リーク電流のないゲー
ト電極と、直列抵抗を減らしたリセス構造の形成法に関
する。
とするFETの作製に関し、特に、リーク電流のないゲー
ト電極と、直列抵抗を減らしたリセス構造の形成法に関
する。
本発明は、ミスフイツト転位発生によつて特性の劣化を
生じなような歪超格子からなるヘテロ界面又は量子井戸
を利用した半導体装置に関する。
生じなような歪超格子からなるヘテロ界面又は量子井戸
を利用した半導体装置に関する。
InP基板に格子整合したInGaAsを能動層とするFETとして
は、MBE法により、InPに格子整合したInGaAs層をバツフ
アないしキヤツプ層に用いたMESFET（第３図（ａ））及
びHEMT（第３図（ｂ））が既に報告されている。MBEで
はＰ系の結晶生長は蒸気圧が高いために困難であり、In
AlAsのようにAlの高濃度に入つた層は比較的悪い真空下
ではアンドープで高抵抗になることを逆に利用してい
る。これらの構造の問題は、第１に、InAlAsはAlAsモル
比が〜0.5と多いために自然に酸化しやすく信頼性に欠
けること、またはInAlAsと金属とのシヨトキー障壁高さ
は約0.55Vと余り高くないのが、界面に酸化膜が介在す
ることによつてみかけの障壁高さが高くなつていると考
えられることである。第２に、第３図の構造では従来ME
SFETで直列抵抗をへらすために用いていたリセス構造が
とれないことである。
は、MBE法により、InPに格子整合したInGaAs層をバツフ
アないしキヤツプ層に用いたMESFET（第３図（ａ））及
びHEMT（第３図（ｂ））が既に報告されている。MBEで
はＰ系の結晶生長は蒸気圧が高いために困難であり、In
AlAsのようにAlの高濃度に入つた層は比較的悪い真空下
ではアンドープで高抵抗になることを逆に利用してい
る。これらの構造の問題は、第１に、InAlAsはAlAsモル
比が〜0.5と多いために自然に酸化しやすく信頼性に欠
けること、またはInAlAsと金属とのシヨトキー障壁高さ
は約0.55Vと余り高くないのが、界面に酸化膜が介在す
ることによつてみかけの障壁高さが高くなつていると考
えられることである。第２に、第３図の構造では従来ME
SFETで直列抵抗をへらすために用いていたリセス構造が
とれないことである。
第３図（ｂ）のHEMTの従来報告例においてはT.P.Pearsa
ll,Surface Scierce 142（1984）p.524のFig.6に示され
ているように、AlInAs層の上にn+−InGaAs層をつけて、
この層をゲート直下で除去したリセス構造がある。
ll,Surface Scierce 142（1984）p.524のFig.6に示され
ているように、AlInAs層の上にn+−InGaAs層をつけて、
この層をゲート直下で除去したリセス構造がある。
基板結晶に対してわずかに格子定数のずれた二種の層A,
Bの界面あるいは、そのくり返しからなる歪超格子によ
り伝導帯と価電子帯に形成される量子井戸の界面には、
ある応力条件下で結晶成長中、あるいは成長後のプロセ
スの途中でミスフイツト転位が導入されることがある。
すると、転位がキヤリヤに対するトラツプ準位として働
き、電気素子に対しては周波数分散やキヤリヤ濃度低下
を、光素子には非発光再結合増大をもたらし、ひいては
素子の寿命にまで悪影響を及ぼす。この格子のズレが比
較的小さいときには、通常ミスフイツト転位を形成しし
ている60°転位と刃状転位のうち刃状転位がまず形成さ
れる。この時、転位の回りの応力場は第２図の（ａ）に
示すようになり、転位芯を中心として＋−が反転した対
称分布となる。この応力場から変形ポテンシヤル効果に
よつて生じる伝導帯と価干子帯のバンドの曲りを同図
（ｂ）に模式的に示した。この図の如く、刃状転位の片
側では電子，正孔共転位にひきよせられ、反射側では電
子，正孔共転位から遠ざけられることがわかる。
Bの界面あるいは、そのくり返しからなる歪超格子によ
り伝導帯と価電子帯に形成される量子井戸の界面には、
ある応力条件下で結晶成長中、あるいは成長後のプロセ
スの途中でミスフイツト転位が導入されることがある。
すると、転位がキヤリヤに対するトラツプ準位として働
き、電気素子に対しては周波数分散やキヤリヤ濃度低下
を、光素子には非発光再結合増大をもたらし、ひいては
素子の寿命にまで悪影響を及ぼす。この格子のズレが比
較的小さいときには、通常ミスフイツト転位を形成しし
ている60°転位と刃状転位のうち刃状転位がまず形成さ
れる。この時、転位の回りの応力場は第２図の（ａ）に
示すようになり、転位芯を中心として＋−が反転した対
称分布となる。この応力場から変形ポテンシヤル効果に
よつて生じる伝導帯と価干子帯のバンドの曲りを同図
（ｂ）に模式的に示した。この図の如く、刃状転位の片
側では電子，正孔共転位にひきよせられ、反射側では電
子，正孔共転位から遠ざけられることがわかる。
上記の場合、GaInAsとAlInAsの選択エツチングは、ウエ
ツトエツチングでは困難であり、またRIE（reactive io
n etching）を用いた場合には、AlInAsにダメージが入
つてしまう。
ツトエツチングでは困難であり、またRIE（reactive io
n etching）を用いた場合には、AlInAsにダメージが入
つてしまう。
本発明の目的は、シヨトキー電極のリーク電流を低減
し、直列抵抗を減少させた、より高周波性能のすぐれた
GaAsFETを提供することにある。
し、直列抵抗を減少させた、より高周波性能のすぐれた
GaAsFETを提供することにある。
本発明の他の目的は上記のことを利用して、転位が電
子，正孔に対するトラツプとして働く作用を可能な限り
防止することにある。
子，正孔に対するトラツプとして働く作用を可能な限り
防止することにある。
本発明の第１の手段は、シヨトキーゲート電極をInAlAs
層ではなく、AlxGa1-xAs（０＜ｘ0.5）上に形成する
ことにある。第２図は（InAlGs）As4元系におけるシヨ
トキー障壁高さの測定結果を示している。これから、In
GaAs層を生長した後、つづけてAs雰囲気中で（InGaAl）
As系のヘテロ接合シヨトキーを形成するときには、AlxG
a1-xAs（０＜ｘ＜0.5）が有利であることがわかる。特
にｘ0.3のAlGaAsはプロセスに対して安定性がよく、
酸化も比較的少なくて1V以上の障壁高さが得られる。こ
の場合の問題点はこの膜とInP基板との格子のミスマツ
チが大きいために、約400Å以上の膜厚では必ずミスフ
イツト転位を発生することである。したがつて、400Å
未満の膜厚が好ましい。ゲートのリーク電流低減には、
AlGaAsの膜厚は厚い方が好ましいので、約300Åを通常
用いることとしたが、これ以下でも実用可能な素子を製
作することはできる。次に第２の手段は、MOCVD法の成
長を用いて最上層にn+−InPを形成し、これとAlGaAsと
が容易に選択エツチングできることを利用してゲート電
極下のn+−InPを除去したリセス構造としたことであ
る。これにより、直列抵抗の1/2以上の低減が可能とな
つた。
層ではなく、AlxGa1-xAs（０＜ｘ0.5）上に形成する
ことにある。第２図は（InAlGs）As4元系におけるシヨ
トキー障壁高さの測定結果を示している。これから、In
GaAs層を生長した後、つづけてAs雰囲気中で（InGaAl）
As系のヘテロ接合シヨトキーを形成するときには、AlxG
a1-xAs（０＜ｘ＜0.5）が有利であることがわかる。特
にｘ0.3のAlGaAsはプロセスに対して安定性がよく、
酸化も比較的少なくて1V以上の障壁高さが得られる。こ
の場合の問題点はこの膜とInP基板との格子のミスマツ
チが大きいために、約400Å以上の膜厚では必ずミスフ
イツト転位を発生することである。したがつて、400Å
未満の膜厚が好ましい。ゲートのリーク電流低減には、
AlGaAsの膜厚は厚い方が好ましいので、約300Åを通常
用いることとしたが、これ以下でも実用可能な素子を製
作することはできる。次に第２の手段は、MOCVD法の成
長を用いて最上層にn+−InPを形成し、これとAlGaAsと
が容易に選択エツチングできることを利用してゲート電
極下のn+−InPを除去したリセス構造としたことであ
る。これにより、直列抵抗の1/2以上の低減が可能とな
つた。
また、本発明は第４図に示した如く、ヘテロ界面を形成
する障害層と井戸層のうち障壁層側の格子定数を、井戸
層側の格子定数よりも小さくしておくことにより、先に
のべたミスフイツト転位が界面に発生した相合に、井戸
層側の伝導帯（及び価電子帯）には、電子（及び正孔）
を転位から遠ざけるような変形ポテンシヤルによるバン
ド曲りを生ぜしめることを特徴としたものである。この
場合には、井戸の底近くにとじこめられた電子又は正孔
は転位によるトラツプ効果をうけにくくなり、また電
子，正孔共同時に転位から遠ざけられることにより、非
発光結合中心ともなりにくくなる。
する障害層と井戸層のうち障壁層側の格子定数を、井戸
層側の格子定数よりも小さくしておくことにより、先に
のべたミスフイツト転位が界面に発生した相合に、井戸
層側の伝導帯（及び価電子帯）には、電子（及び正孔）
を転位から遠ざけるような変形ポテンシヤルによるバン
ド曲りを生ぜしめることを特徴としたものである。この
場合には、井戸の底近くにとじこめられた電子又は正孔
は転位によるトラツプ効果をうけにくくなり、また電
子，正孔共同時に転位から遠ざけられることにより、非
発光結合中心ともなりにくくなる。
一般に（100）基板上に発生したミスフイツト転位は〔1
10〕又は〔１０〕方向にのびたいわゆるクロスハツチ
パターンを形成し、その転位芯に、III族原子のダング
リングボンドからなるアクセプタ中心かあるいはＶ族原
子のダングリングリングボンドからなるドナー中心が存
在し、これらのクーロン力も井戸層中のキヤリヤに影響
する。しかし、これはキヤリヤのクーロン力によるしや
へいにより高々数1000Åのデバイ距離しかとどかないの
に対し、応力場の方は、ｘ線トポグラフで転位線が１本
１本みえることから明らかな如く、約10μｍにまで広が
つている。従つて転位は応力場によつて、より多数のキ
ヤリヤの運動に影響することがわかる。従つて本発明の
構造に注意することにより、従来よりも性能のすぐれた
歪超格子が得られる。
10〕又は〔１０〕方向にのびたいわゆるクロスハツチ
パターンを形成し、その転位芯に、III族原子のダング
リングボンドからなるアクセプタ中心かあるいはＶ族原
子のダングリングリングボンドからなるドナー中心が存
在し、これらのクーロン力も井戸層中のキヤリヤに影響
する。しかし、これはキヤリヤのクーロン力によるしや
へいにより高々数1000Åのデバイ距離しかとどかないの
に対し、応力場の方は、ｘ線トポグラフで転位線が１本
１本みえることから明らかな如く、約10μｍにまで広が
つている。従つて転位は応力場によつて、より多数のキ
ヤリヤの運動に影響することがわかる。従つて本発明の
構造に注意することにより、従来よりも性能のすぐれた
歪超格子が得られる。
また、InP基板上にAl含有量の少ないGaAlAsを形成する
ことにより、プロセスの安定性が増し、また酸化の少な
く、障壁高さが1V以上となつた。
ことにより、プロセスの安定性が増し、また酸化の少な
く、障壁高さが1V以上となつた。
また、リセス構造の撮影により、直列抵抗が半減し、相
互コンダクタンスが大きくなる。
互コンダクタンスが大きくなる。
実施例１ 第１図（ａ）はMESFETの一例で、MOCVD結晶法により、
半絶縁のFeドープInP基板１上に、キヤリヤ濃度１×10
15cm-3以下のアンドープバツフアInP層２（5000Å）、
ｎ−１×1017cm-3，厚さ1500ÅのInGaAs能動層31、アン
ドープAl0.3Ga0.7Asキヤツプ層41（厚さ300Å，ND１
×1015cm-3）、ｎ〜２×1018cm-3，厚さ3000Åのn+−In
Pリセス層44を順次成長したものである。InPの選択エツ
チ液であるHCl:HNO3:1:3（20℃）を用いてホトレジスト
によりゲート電極部分のリセスエツチを行ない、露出し
たAlO.3GaO.7AsにAl/Tiゲート電極を形成した。n+−InP
へのソース，ドレインオーミツク電極はAn/Ni/AuGe＝20
00Å/100A/600Åを蒸着したのち400℃で３分間に亘り、
H2中でアロイして形成した。第３図（ｂ）のHEMTの例で
はバツフア層２の上にアンドープInGaAs層32（3000
Å）、アンドープAlO.3GaO.7As電子供給層52（n+〜２×
1013cm-3,250Å）、アンドープAlO.3GaO.7As耐圧層62
（50Å）を順次形成する点が異なる他は第３図（ａ）の
場合と同様である。
半絶縁のFeドープInP基板１上に、キヤリヤ濃度１×10
15cm-3以下のアンドープバツフアInP層２（5000Å）、
ｎ−１×1017cm-3，厚さ1500ÅのInGaAs能動層31、アン
ドープAl0.3Ga0.7Asキヤツプ層41（厚さ300Å，ND１
×1015cm-3）、ｎ〜２×1018cm-3，厚さ3000Åのn+−In
Pリセス層44を順次成長したものである。InPの選択エツ
チ液であるHCl:HNO3:1:3（20℃）を用いてホトレジスト
によりゲート電極部分のリセスエツチを行ない、露出し
たAlO.3GaO.7AsにAl/Tiゲート電極を形成した。n+−InP
へのソース，ドレインオーミツク電極はAn/Ni/AuGe＝20
00Å/100A/600Åを蒸着したのち400℃で３分間に亘り、
H2中でアロイして形成した。第３図（ｂ）のHEMTの例で
はバツフア層２の上にアンドープInGaAs層32（3000
Å）、アンドープAlO.3GaO.7As電子供給層52（n+〜２×
1013cm-3,250Å）、アンドープAlO.3GaO.7As耐圧層62
（50Å）を順次形成する点が異なる他は第３図（ａ）の
場合と同様である。
実施例２ InP基板上に、InPとInGaAsからなる超格子をMOCVD法で
成長し、InGaAsの組成を、InPに丁度格子整合する組成
から:Inリツチにして格子を大きくしたときと、:Ga
リツチにした格子を小さくしたときとで電気的，光学的
特性を比較した。この場合InGaAsはInPよりもバンドギ
ヤツプが小さく、InGaAsが井戸層、InPが障壁層に対応
する。格子のずれを大きくしてゆき、生長表面にミスフ
イツト転位の発生がみられた状態の結晶で、上記，
について、超格子の面内移動度及びホルトルミ発光効率
を測定してみるといずれもの方がよい値を示した。
成長し、InGaAsの組成を、InPに丁度格子整合する組成
から:Inリツチにして格子を大きくしたときと、:Ga
リツチにした格子を小さくしたときとで電気的，光学的
特性を比較した。この場合InGaAsはInPよりもバンドギ
ヤツプが小さく、InGaAsが井戸層、InPが障壁層に対応
する。格子のずれを大きくしてゆき、生長表面にミスフ
イツト転位の発生がみられた状態の結晶で、上記，
について、超格子の面内移動度及びホルトルミ発光効率
を測定してみるといずれもの方がよい値を示した。
実施例３ MBE法によりInP基板上にInGaAsとInAlAsからなる超格子
を成長して実施例２と同様の実験を行なつたところ、両
者の格子定数がともにInPから±0.2％以内においている
状態では、常に本発明に平した如く、（井戸層であるIn
GaAsの格子定数）＞（障壁層であるInAlAaの格子定数）
とした場合に電気的，光学的特性がすぐれていた。
を成長して実施例２と同様の実験を行なつたところ、両
者の格子定数がともにInPから±0.2％以内においている
状態では、常に本発明に平した如く、（井戸層であるIn
GaAsの格子定数）＞（障壁層であるInAlAaの格子定数）
とした場合に電気的，光学的特性がすぐれていた。
さらに、本発明のヘテロ接合を用いていわゆるHEMT（Hi
gh Electron Mobility Transistor）構造を形成し２次
元電子ガスの移動度を調べてみると、やはり本発明の効
果が証明された。
gh Electron Mobility Transistor）構造を形成し２次
元電子ガスの移動度を調べてみると、やはり本発明の効
果が証明された。
この他、本発明はあらゆるIII−Ｖ族化合物半導体の歪
超格子界面に適用可能である。
超格子界面に適用可能である。
本発明のAlO.3GaO.7Asシヨトキー障壁層の採用により、
ゲート長１μｍ、ゲート幅ｗ＝400μｍのゲートリーク
電流は逆バイアス5V印加時でも10-7A以下ときわめて少
なく、従来のInAlAsでの10-5Aに比べて２ケタの改善が
あり、また、InPのリセス層を設けることにより、FETの
ソースゲート間直列抵抗は約半分に低下し、第１図
（ａ）のMESFETで相互コンダクタンスgm〜300ms/mm、同
図（ｂ）のHMETでgm400ms/mmが得られた。
ゲート長１μｍ、ゲート幅ｗ＝400μｍのゲートリーク
電流は逆バイアス5V印加時でも10-7A以下ときわめて少
なく、従来のInAlAsでの10-5Aに比べて２ケタの改善が
あり、また、InPのリセス層を設けることにより、FETの
ソースゲート間直列抵抗は約半分に低下し、第１図
（ａ）のMESFETで相互コンダクタンスgm〜300ms/mm、同
図（ｂ）のHMETでgm400ms/mmが得られた。
また、本発明によれば、井戸層と障壁層の格子定数を調
整するだけで、ミスフイツト転位の影響を受けない歪超
格子を有する半導体装置が得られるので、特性や製造工
程の安定性を向上できる効果がある。
整するだけで、ミスフイツト転位の影響を受けない歪超
格子を有する半導体装置が得られるので、特性や製造工
程の安定性を向上できる効果がある。
第１図は本発明によるInGaAsFET構造を示す図、第２図
（InGaAl）As四元素でのシヨトキー障壁高さを示す図、
および第３図は従来構造のInP基板上のInGaAsFETを示す
図、第４図は本発明の実施例のヘテロ界面におけるミス
フイツト転位で生じたバンドの曲りを示す図、第５図は
刃状転位の回りの応力場によつて生ずるバンドの曲りを
示す図である。 １……InP基板、７……ソース電極、８……ゲート電
極、９……ドレーン電極。
（InGaAl）As四元素でのシヨトキー障壁高さを示す図、
および第３図は従来構造のInP基板上のInGaAsFETを示す
図、第４図は本発明の実施例のヘテロ界面におけるミス
フイツト転位で生じたバンドの曲りを示す図、第５図は
刃状転位の回りの応力場によつて生ずるバンドの曲りを
示す図である。 １……InP基板、７……ソース電極、８……ゲート電
極、９……ドレーン電極。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 33/00 Ａ Ｈ０１Ｓ 3/18 (72)発明者 ▲高▼橋 進 東京都国分寺市東恋ヶ窪１丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 松村 宏善 東京都国分寺市東恋ヶ窪１丁目280番地 株式会社日立製作所中央研究所内
Claims (5)
- 【請求項１】基板結晶に対してわずかに格子整合のずれ
た２種の層A,Bを交互に積層して形成した歪超格子から
なる多重量子井戸において、井戸層となる層の格子定数
を、障壁層の格子定数より大きく選んでおくことによ
り、量子井戸界面に発生したミスフイツト転位の回りの
応力場が変形ポテンシヤル効果により生ずる伝導帯の曲
りのために、量子井戸内の電子及び正孔のいずれもが転
位周辺に近づき難くせしめることを特徴とする半導体装
置。 - 【請求項２】上記半導体装置が半導体レーザ、発光ダイ
オード、電流注入型光スイツチであることを特徴とする
特許請求の範囲第１項記載の半導体装置。 - 【請求項３】InP基板上の格子整合したInGaAs層を能動
層とするFETにおいて、該InGaAs層表面に、AlxGa1-xAs
（０＜ｘ0.5）の厚さ10nm以上40nm以下の歪超薄膜を
つけさらにｎ型に高ドープしたInP層を成長したのち、
選択エツチングによりソース・ドレインのオーミツクコ
ンタクト部のInPを残して、ゲート部のInPを該AlxGa1-x
As表面までリセスエツチングしたのち、該AlxGa1-xAs表
面にシヨトキー電極を形成したことを特徴とする半導体
装置。 - 【請求項４】上記InGaAsはｎ型のキヤリヤ濃度１×1017
cm-3以上にドープされた層とし、上記AlxGa1-xAsのドー
プ量を1015cm-3以下にしたことを特徴とする特許請求の
範囲第３項記載の半導体装置。 - 【請求項５】InGaAsはP-の1015cm-3以下のアンドープ層
とし、AlxGa1-xAsを電子供給層とすることを特徴とする
特許請求の範囲第３項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9792386A JPH0783027B2 (ja) | 1986-04-30 | 1986-04-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9792386A JPH0783027B2 (ja) | 1986-04-30 | 1986-04-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62256477A JPS62256477A (ja) | 1987-11-09 |
| JPH0783027B2 true JPH0783027B2 (ja) | 1995-09-06 |
Family
ID=14205208
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9792386A Expired - Lifetime JPH0783027B2 (ja) | 1986-04-30 | 1986-04-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0783027B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2738690B2 (ja) * | 1987-12-01 | 1998-04-08 | 松下電器産業株式会社 | ヘテロ接合型電界効果トランジスタ |
| JP2921835B2 (ja) * | 1988-02-04 | 1999-07-19 | 松下電器産業株式会社 | ヘテロ接合型電界効果トランジスタ |
| JPH01258474A (ja) * | 1988-04-08 | 1989-10-16 | Sumitomo Electric Ind Ltd | 電界効果トランジスタおよびその製造方法 |
| JPH02199845A (ja) * | 1989-01-30 | 1990-08-08 | Toshiba Corp | ヘテロ接合形電界効果トランジスタ及びその製造方法 |
| JPH0521468A (ja) * | 1991-07-17 | 1993-01-29 | Sumitomo Electric Ind Ltd | 電界効果トランジスタの製造方法 |
| US9425351B2 (en) * | 2014-10-06 | 2016-08-23 | Wisconsin Alumni Research Foundation | Hybrid heterostructure light emitting devices |
| US9899556B2 (en) | 2015-09-14 | 2018-02-20 | Wisconsin Alumni Research Foundation | Hybrid tandem solar cells with improved tunnel junction structures |
-
1986
- 1986-04-30 JP JP9792386A patent/JPH0783027B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62256477A (ja) | 1987-11-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4819036A (en) | Semiconductor device | |
| US6229153B1 (en) | High peak current density resonant tunneling diode | |
| US5903018A (en) | Bipolar transistor including a compound semiconductor | |
| US5495115A (en) | Semiconductor crystalline laminate structure, forming method of the same, and semiconductor device employing the same | |
| US20080002750A1 (en) | Surface emitting semiconductor device | |
| EP0292568B1 (en) | Hetero-junction bipolar transistor | |
| JPH0793266B2 (ja) | 半導体デバイスの製造方法 | |
| JPH07118531B2 (ja) | ホットエレクトロン・ユニポーラ・トランジスタ | |
| EP0256759B1 (en) | Resonant tunneling semiconductor device | |
| US5949096A (en) | Field effect transistor with stabilized threshold voltage | |
| US5729030A (en) | Semiconductor device | |
| EP0249371B1 (en) | Semiconductor device including two compound semiconductors, and method of manufacturing such a device | |
| KR920006434B1 (ko) | 공진 터널링 장벽구조장치 | |
| JPH0783027B2 (ja) | 半導体装置 | |
| JP2604377B2 (ja) | 共振トンネル装置 | |
| JPH07231142A (ja) | 半導体発光素子 | |
| JPH0740570B2 (ja) | 共鳴トンネリング装置 | |
| JPH06163962A (ja) | 太陽電池 | |
| JP2598855B2 (ja) | 半導体発光素子 | |
| EP0247667B1 (en) | Hot charge-carrier transistors | |
| JP2815820B2 (ja) | 化合物半導体装置とその製造方法 | |
| JP4704614B2 (ja) | 半導体素子及びその製造方法 | |
| JP2765607B2 (ja) | トンネル効果型半導体装置 | |
| JPH0738091A (ja) | 半導体装置 | |
| JPH0883806A (ja) | ヘテロ接合バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |