JPH0778848A - 半導体装置の実装方法 - Google Patents
半導体装置の実装方法Info
- Publication number
- JPH0778848A JPH0778848A JP22193493A JP22193493A JPH0778848A JP H0778848 A JPH0778848 A JP H0778848A JP 22193493 A JP22193493 A JP 22193493A JP 22193493 A JP22193493 A JP 22193493A JP H0778848 A JPH0778848 A JP H0778848A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- chip
- bump
- deformation
- solder bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【目的】バンプの再溶融工程を必要とせず、従来より格
段に生産性を向上可能なバンプ接合式の半導体チップの
実装方法を提供する。 【構成及び効果】本発明の半導体チップの実装方法は、
はんだバンプの変形速度を１０μｍ／ｓｅｃ以下とする
ことを特徴としている。このようにすれば、はんだ溶融
工程を追加することなしに良好な接合強度が得られるこ
とがわかった。好適な態様において、前記はんだバンプ
の変形速度は１〜３μｍ／ｓｅｃ以下とされる。このよ
うにすれば、はんだ溶融工程を追加することなしにそれ
とほとんど遜色が無い接合強度が得られることがわかっ
た。好適な態様において、歪み速度をεt 、変形抵抗を
σ、比例定数をｋ、歪み速度依存指数をｍ、σ＝ｋ×ε
t m とする場合に、ｍが０．３以上の範囲で前記圧接を
実施すれば、溶融はんだ並みの接合強度が得られること
がわかった。
段に生産性を向上可能なバンプ接合式の半導体チップの
実装方法を提供する。 【構成及び効果】本発明の半導体チップの実装方法は、
はんだバンプの変形速度を１０μｍ／ｓｅｃ以下とする
ことを特徴としている。このようにすれば、はんだ溶融
工程を追加することなしに良好な接合強度が得られるこ
とがわかった。好適な態様において、前記はんだバンプ
の変形速度は１〜３μｍ／ｓｅｃ以下とされる。このよ
うにすれば、はんだ溶融工程を追加することなしにそれ
とほとんど遜色が無い接合強度が得られることがわかっ
た。好適な態様において、歪み速度をεt 、変形抵抗を
σ、比例定数をｋ、歪み速度依存指数をｍ、σ＝ｋ×ε
t m とする場合に、ｍが０．３以上の範囲で前記圧接を
実施すれば、溶融はんだ並みの接合強度が得られること
がわかった。
Description
【０００１】
【産業上の利用分野】この発明は、半導体装置のうち、
フェイスダウンで実装されるフリップチップＩＣの実装
方法に関するものである。
フェイスダウンで実装されるフリップチップＩＣの実装
方法に関するものである。
【０００２】
【従来の技術】従来、フリップチップＩＣのフェイスダ
ウン実装方法として、半導体チップの接続電極表面に形
成されたはんだバンプを配線基板の接続電極にその融点
未満の温度条件下で直接に圧接し、はんだバンプを塑性
変形して配線基板の接続電極と接合する方法が知られて
いる。
ウン実装方法として、半導体チップの接続電極表面に形
成されたはんだバンプを配線基板の接続電極にその融点
未満の温度条件下で直接に圧接し、はんだバンプを塑性
変形して配線基板の接続電極と接合する方法が知られて
いる。
【０００３】
【発明が解決しようとする課題】しかしながら上記実装
方法では、はんだバンプの接合強度が溶融はんだ（はん
だリフロー）方式に比べて劣るので、接合後、はんだバ
ンプの再溶融工程を必要となる問題があった。本発明は
上記問題に鑑みなされたものであり、バンプの再溶融工
程を必要とせず、従来より格段に生産性を向上可能なバ
ンプ接合式の半導体チップの実装方法を提供すること
を、その目的としている。
方法では、はんだバンプの接合強度が溶融はんだ（はん
だリフロー）方式に比べて劣るので、接合後、はんだバ
ンプの再溶融工程を必要となる問題があった。本発明は
上記問題に鑑みなされたものであり、バンプの再溶融工
程を必要とせず、従来より格段に生産性を向上可能なバ
ンプ接合式の半導体チップの実装方法を提供すること
を、その目的としている。
【０００４】
【課題を解決するための手段】本発明の半導体チップの
実装方法は、半導体チップの接続電極表面に形成された
はんだバンプを配線基板の接続電極にその融点未満の温
度条件下で圧接し、前記はんだバンプを塑性変形して前
記配線基板の接続電極と合金接合する半導体装置の実装
方法において、前記はんだバンプの変形速度を１０μｍ
／ｓｅｃ以下とすることを特徴とする。
実装方法は、半導体チップの接続電極表面に形成された
はんだバンプを配線基板の接続電極にその融点未満の温
度条件下で圧接し、前記はんだバンプを塑性変形して前
記配線基板の接続電極と合金接合する半導体装置の実装
方法において、前記はんだバンプの変形速度を１０μｍ
／ｓｅｃ以下とすることを特徴とする。
【０００５】好適な態様において、前記はんだバンプの
変形速度は１〜３μｍ／ｓｅｃ以下とされる。好適な態
様において、はんだバンプのＳｎとＰｂとの比率は３０
〜７０重量部対７０〜３０重量部とされる。好適な態様
において、はんだバンプはＳｎを６１〜６５ｗｔ％含む
共晶性はんだとされる。
変形速度は１〜３μｍ／ｓｅｃ以下とされる。好適な態
様において、はんだバンプのＳｎとＰｂとの比率は３０
〜７０重量部対７０〜３０重量部とされる。好適な態様
において、はんだバンプはＳｎを６１〜６５ｗｔ％含む
共晶性はんだとされる。
【０００６】好適な態様において、歪み速度をεt 、変
形抵抗をσ、比例定数をｋ、歪み速度依存指数をｍ、σ
＝ｋ×εt m とし、その歪み速度依存指数ｍが０．３以
上の範囲で前記圧接を実施する。
形抵抗をσ、比例定数をｋ、歪み速度依存指数をｍ、σ
＝ｋ×εt m とし、その歪み速度依存指数ｍが０．３以
上の範囲で前記圧接を実施する。
【０００７】
【作用及び発明の効果】第一発明の半導体チップの実装
方法は、はんだバンプの変形速度を１０μｍ／ｓｅｃ以
下とすることを特徴としている。このようにすれば、は
んだ溶融工程を追加することなしに良好な接合強度が得
られることがわかった。
方法は、はんだバンプの変形速度を１０μｍ／ｓｅｃ以
下とすることを特徴としている。このようにすれば、は
んだ溶融工程を追加することなしに良好な接合強度が得
られることがわかった。
【０００８】好適な態様において、前記はんだバンプの
変形速度は１〜３μｍ／ｓｅｃ以下とされる。このよう
にすれば、はんだ溶融工程を追加することなしにそれと
ほとんど遜色が無い接合強度が得られることがわかっ
た。好適な態様において、はんだバンプのＳｎとＰｂと
の比率は３０〜７０重量部対７０〜３０重量部とされ
る。
変形速度は１〜３μｍ／ｓｅｃ以下とされる。このよう
にすれば、はんだ溶融工程を追加することなしにそれと
ほとんど遜色が無い接合強度が得られることがわかっ
た。好適な態様において、はんだバンプのＳｎとＰｂと
の比率は３０〜７０重量部対７０〜３０重量部とされ
る。
【０００９】実験によれば、この組成範囲のはんだは、
後述する歪み速度依存指数ｍが０．３以上となるので、
共晶はんだと同様に良好な接合強度が得られることがわ
かった。好適な態様において、はんだバンプはＳｎを６
１〜６５ｗｔ％含む共晶性はんだとされる。
後述する歪み速度依存指数ｍが０．３以上となるので、
共晶はんだと同様に良好な接合強度が得られることがわ
かった。好適な態様において、はんだバンプはＳｎを６
１〜６５ｗｔ％含む共晶性はんだとされる。
【００１０】実験によれば、この組成範囲のはんだは、
後述する歪み速度依存指数ｍが０．３以上となるので、
共晶はんだと同様に良好な接合強度が得られることがわ
かった。好適な態様において、歪み速度をεt 、変形抵
抗をσ、比例定数をｋ、歪み速度依存指数をｍ、σ＝ｋ
×εt m とする場合に、その歪み速度依存指数ｍが０．
３以上の範囲で前記圧接を実施する。
後述する歪み速度依存指数ｍが０．３以上となるので、
共晶はんだと同様に良好な接合強度が得られることがわ
かった。好適な態様において、歪み速度をεt 、変形抵
抗をσ、比例定数をｋ、歪み速度依存指数をｍ、σ＝ｋ
×εt m とする場合に、その歪み速度依存指数ｍが０．
３以上の範囲で前記圧接を実施する。
【００１１】この意味を説明すると、はんだバンプの接
合強度を溶融（合金）レベルに接近させるには、接合面
の一部ではなく全面において良好な接合を実現する必要
がある。歪み速度εt と変形抵抗σとの間には、σ＝ｋ
×εt m の関係が成立し、はんだのような超塑性材料で
はｍが通常の金属より大きい。ｍが大きいということ
は、次のことを意味している。すなわち、局部的に大き
な外力により歪み速度εtが大きくなっている部位の変
形抵抗σは大きいのでこの部位は変形しにくく、一方、
局部的に小さい外力により歪み速度εt が小さくなって
いる部位の変形抵抗σは小さいのでこの部位は変形し易
い。つまり、小外力印加部位は変形し易く、大外力印加
部位は変形しにくい。
合強度を溶融（合金）レベルに接近させるには、接合面
の一部ではなく全面において良好な接合を実現する必要
がある。歪み速度εt と変形抵抗σとの間には、σ＝ｋ
×εt m の関係が成立し、はんだのような超塑性材料で
はｍが通常の金属より大きい。ｍが大きいということ
は、次のことを意味している。すなわち、局部的に大き
な外力により歪み速度εtが大きくなっている部位の変
形抵抗σは大きいのでこの部位は変形しにくく、一方、
局部的に小さい外力により歪み速度εt が小さくなって
いる部位の変形抵抗σは小さいのでこの部位は変形し易
い。つまり、小外力印加部位は変形し易く、大外力印加
部位は変形しにくい。
【００１２】もし、これが上記とは異なって、小外力印
加部位も大外力印加部位も同じ変形し易さとすれば、局
部的に大きな外力が印加されている部位の歪み速度εt
は大きいのでこの部分の変形量は大きく、局部的に小さ
い外力が印加されている部位の歪み速度εt は小さいの
でこの部分の変形量は小さく、結果的に、大外力印加部
位が集中的に変形し、小外力印加部位の変形量が不足
し、はんだバンプで言えばその部位の接合強度が不足す
ることになる。特にはんだバンプは半球形状をを有して
おり、外力が均一に印加されない形状であるので、ｍが
小さいと接合全面にわたって良好に変形することが難し
い。
加部位も大外力印加部位も同じ変形し易さとすれば、局
部的に大きな外力が印加されている部位の歪み速度εt
は大きいのでこの部分の変形量は大きく、局部的に小さ
い外力が印加されている部位の歪み速度εt は小さいの
でこの部分の変形量は小さく、結果的に、大外力印加部
位が集中的に変形し、小外力印加部位の変形量が不足
し、はんだバンプで言えばその部位の接合強度が不足す
ることになる。特にはんだバンプは半球形状をを有して
おり、外力が均一に印加されない形状であるので、ｍが
小さいと接合全面にわたって良好に変形することが難し
い。
【００１３】実験結果によれば、はんだバンプでは、歪
み速度依存指数ｍが０．３以上あれば、溶融はんだ並み
の接合強度が得られることがわかった。
み速度依存指数ｍが０．３以上あれば、溶融はんだ並み
の接合強度が得られることがわかった。
【００１４】
【実施例】以下、この発明を具体化した一実施例を図面
に従って説明する。本実施例装置は、ガラス基板（液晶
表示装置）上に半導体チップを搭載するＣＯＧ（Ｃｈｉ
ｐ Ｏｎ Ｇｌａｓｓ）製品であり、図１にガラス基板
１上にＩＣチップ２が直接ボンディングされた状態を示
し、図２にボンディング前の、図３にボンディング後の
ＩＣチップ２の要部を示す。
に従って説明する。本実施例装置は、ガラス基板（液晶
表示装置）上に半導体チップを搭載するＣＯＧ（Ｃｈｉ
ｐ Ｏｎ Ｇｌａｓｓ）製品であり、図１にガラス基板
１上にＩＣチップ２が直接ボンディングされた状態を示
し、図２にボンディング前の、図３にボンディング後の
ＩＣチップ２の要部を示す。
【００１５】ＩＣチップ２の表面にはチップ側接続電極
としてアルミ電極３が形成され、その表面はパッシベー
ション層４にて覆われている。又、アルミ電極３の一部
が露出され、この露出部分において、アルミ電極３上に
はクロムやチタンよりなるバリアメタル５が形成されて
いる。そのバリアメタル５上には銅バンプ６が配置さ
れ、銅バンプ６の表面にはハンダ７が配置されている。
このハンダ７としては、Ｐｂー６３Ｓｎ（共晶ハンダ）
が用いられており、このハンダの融点は１８３℃であ
る。製造工程としては、バリアメタル５を蒸着後、銅及
びハンダの連続メッキを行い、さらに、不回折雰囲気炉
中２５０℃にてリフローすることにより電極先端部を半
球状とすればよい。
としてアルミ電極３が形成され、その表面はパッシベー
ション層４にて覆われている。又、アルミ電極３の一部
が露出され、この露出部分において、アルミ電極３上に
はクロムやチタンよりなるバリアメタル５が形成されて
いる。そのバリアメタル５上には銅バンプ６が配置さ
れ、銅バンプ６の表面にはハンダ７が配置されている。
このハンダ７としては、Ｐｂー６３Ｓｎ（共晶ハンダ）
が用いられており、このハンダの融点は１８３℃であ
る。製造工程としては、バリアメタル５を蒸着後、銅及
びハンダの連続メッキを行い、さらに、不回折雰囲気炉
中２５０℃にてリフローすることにより電極先端部を半
球状とすればよい。
【００１６】ボンディング前のガラス基板（配線基板）
１を図４（平面図）に示す。ガラス基板１には、チップ
側接続端子としての導電パタ−ン１０が形成されてい
る。導電パタ−ン１０は三層構造をなし、ソーダガラス
上にＩＴＯ（インジウム・スズ・オキサイド）層１１と
ニッケル層１２と金層１３とが順に積層されている。こ
の積層構造は、ＩＴＯ／Ｎｉ／Ａｕを蒸着，メッキ似て
形成される。ここで、表面の金層１３は、配線母材とし
てのＩＴＯ層１１とニッケル層１２の酸化防止材となっ
ている。
１を図４（平面図）に示す。ガラス基板１には、チップ
側接続端子としての導電パタ−ン１０が形成されてい
る。導電パタ−ン１０は三層構造をなし、ソーダガラス
上にＩＴＯ（インジウム・スズ・オキサイド）層１１と
ニッケル層１２と金層１３とが順に積層されている。こ
の積層構造は、ＩＴＯ／Ｎｉ／Ａｕを蒸着，メッキ似て
形成される。ここで、表面の金層１３は、配線母材とし
てのＩＴＯ層１１とニッケル層１２の酸化防止材となっ
ている。
【００１７】そして、ボンディングの際には、ガラス基
板１を所定位置に置き、吸着ヘッドによりＩＣチップ２
をガラス基板１の上方に搬送し、位置合わせを行う。そ
して、ＩＣチップ２をガラス基板１上に載置する。その
後、ダングステン（Ｗ）製の加熱ヘッドにてＩＣチップ
２の裏面（図１、２の上面）から１つのバンプ当たり必
要な荷重をかけるとともに、加熱ヘッドの温度を１２０
〜１７５℃にして１０〜３０秒間保持する。つまり、ハ
ンダ７の融点の１８３℃よりも低い温度で、ＩＣチップ
２とガラス基板１との間を加圧してハンダ７を塑性変形
させながら接合する。
板１を所定位置に置き、吸着ヘッドによりＩＣチップ２
をガラス基板１の上方に搬送し、位置合わせを行う。そ
して、ＩＣチップ２をガラス基板１上に載置する。その
後、ダングステン（Ｗ）製の加熱ヘッドにてＩＣチップ
２の裏面（図１、２の上面）から１つのバンプ当たり必
要な荷重をかけるとともに、加熱ヘッドの温度を１２０
〜１７５℃にして１０〜３０秒間保持する。つまり、ハ
ンダ７の融点の１８３℃よりも低い温度で、ＩＣチップ
２とガラス基板１との間を加圧してハンダ７を塑性変形
させながら接合する。
【００１８】このとき、加熱温度がハンダ７の融点以下
なのでハンダ７は溶融していないが柔らかくなってお
り、接合部は変形し面接触となっている。又、この加圧
してハンダ７を塑性変形させながら接合させる時にハン
ダ７の表面が先送りされ、新鮮なハンダが露出されて接
合界面が作られる。そして、導電パタ−ン１０でのＡｕ
（金）は接合部近傍のハンダ７中にほぼ拡散しており、
ニッケルも界面のＳｎ粒子に少量拡散していることがＥ
ＤＸ分析法による断面分析で確認した。
なのでハンダ７は溶融していないが柔らかくなってお
り、接合部は変形し面接触となっている。又、この加圧
してハンダ７を塑性変形させながら接合させる時にハン
ダ７の表面が先送りされ、新鮮なハンダが露出されて接
合界面が作られる。そして、導電パタ−ン１０でのＡｕ
（金）は接合部近傍のハンダ７中にほぼ拡散しており、
ニッケルも界面のＳｎ粒子に少量拡散していることがＥ
ＤＸ分析法による断面分析で確認した。
【００１９】さらに、端子数や端子サイズに応じて加熱
ヘッドによる加圧力を調整することにより接続面積、ハ
ンダバンプ形状を容易に調整することができる。尚、局
部加熱は、加熱ヘッドによらずに、レーザをバンプ部分
に照射することにより行ってもよい。ここで、前述の接
合条件について詳細に説明する。
ヘッドによる加圧力を調整することにより接続面積、ハ
ンダバンプ形状を容易に調整することができる。尚、局
部加熱は、加熱ヘッドによらずに、レーザをバンプ部分
に照射することにより行ってもよい。ここで、前述の接
合条件について詳細に説明する。
【００２０】加熱時間（１０〜３０秒）は、加熱ヘッド
から基板側へ熱伝導が行われるに十分な時間であり、か
つ、生産性を確保するための上限の時間である。図５に
上記はんだバンプ７の変形速度（μｍ／ｓｅｃ）を種々
変化させた場合の接合強度の変化を示す。ただし、はん
だバンプ７の直径は約２５０μｍ、その厚さ（変形後）
は最大で約４０μｍ、銅バンプ６の厚さは最大で約３０
μｍとした。
から基板側へ熱伝導が行われるに十分な時間であり、か
つ、生産性を確保するための上限の時間である。図５に
上記はんだバンプ７の変形速度（μｍ／ｓｅｃ）を種々
変化させた場合の接合強度の変化を示す。ただし、はん
だバンプ７の直径は約２５０μｍ、その厚さ（変形後）
は最大で約４０μｍ、銅バンプ６の厚さは最大で約３０
μｍとした。
【００２１】接合装置としては、ミスズＦＡ株式会社製
のフリップチップマウンタ（機種名フリップチップマウ
ンタ（特注品））を用い、同時に４４個のはんだバンプ
７を接合した。変形速度の制御はフリップチップマウン
タの下降速度を制御して実施し、各変形速度毎に４０
回、試験した。図５からわかるように、平均変形速度が
１０μｍ（歪み速度εt 換算１０-1（１／ｓｅｃ））で
のバンプ電極７一個当たりの接合強度は８０ｇ重が得ら
れ、３μｍ（歪み速度εt 換算３×１０-1（１／ｓｅ
ｃ））でのバンプ電極７一個当たりの接合強度は８５ｇ
重得られ、１μｍ（歪み速度εt 換算×１０-2（１／ｓ
ｅｃ））でのバンプ電極７一個当たりの接合強度は８８
ｇ重得られた。
のフリップチップマウンタ（機種名フリップチップマウ
ンタ（特注品））を用い、同時に４４個のはんだバンプ
７を接合した。変形速度の制御はフリップチップマウン
タの下降速度を制御して実施し、各変形速度毎に４０
回、試験した。図５からわかるように、平均変形速度が
１０μｍ（歪み速度εt 換算１０-1（１／ｓｅｃ））で
のバンプ電極７一個当たりの接合強度は８０ｇ重が得ら
れ、３μｍ（歪み速度εt 換算３×１０-1（１／ｓｅ
ｃ））でのバンプ電極７一個当たりの接合強度は８５ｇ
重得られ、１μｍ（歪み速度εt 換算×１０-2（１／ｓ
ｅｃ））でのバンプ電極７一個当たりの接合強度は８８
ｇ重得られた。
【００２２】次に、はんだバンプ７のＳｎとＰｂとの組
成を３０〜７０重量部対７０〜３０重量部の範囲で変更
して同じ試験を実施した。その結果、図５とほぼ同じ特
性が得られた。すなわち、平均変形速度を１０μｍ以下
とした場合に従来の変形速度（３０〜５０μｍ／ｓ）に
比較して格段に良好な接合強度が得られ、平均変形速度
を１〜３μｍとした場合に、溶融はんだにほとんど匹敵
する接合強度が達成できた。特にその内、はんだバンプ
をＳｎを６１〜６５ｗｔ％含む共晶性はんだとすると、
後述する歪み速度依存指数ｍが大きくなるので、良好な
接合強度が得られた。
成を３０〜７０重量部対７０〜３０重量部の範囲で変更
して同じ試験を実施した。その結果、図５とほぼ同じ特
性が得られた。すなわち、平均変形速度を１０μｍ以下
とした場合に従来の変形速度（３０〜５０μｍ／ｓ）に
比較して格段に良好な接合強度が得られ、平均変形速度
を１〜３μｍとした場合に、溶融はんだにほとんど匹敵
する接合強度が達成できた。特にその内、はんだバンプ
をＳｎを６１〜６５ｗｔ％含む共晶性はんだとすると、
後述する歪み速度依存指数ｍが大きくなるので、良好な
接合強度が得られた。
【００２３】次に、上記した共晶はんだの歪み速度εt
と変形抵抗σとの関係を調べた。図６にその結果を示
す。試験には、島津株式会社製の引っ張り試験機（機種
名サーボパルサー（特注品））を用い、板状試験品の断
面積は２０ｍｍ2 とした。歪み速度εt は、実験式σ＝
ｋεt m で決まり、εt を変化させた時のσを測定し
た。
と変形抵抗σとの関係を調べた。図６にその結果を示
す。試験には、島津株式会社製の引っ張り試験機（機種
名サーボパルサー（特注品））を用い、板状試験品の断
面積は２０ｍｍ2 とした。歪み速度εt は、実験式σ＝
ｋεt m で決まり、εt を変化させた時のσを測定し
た。
【００２４】図６からわかるように、歪み速度εt が１
×１０-1（１／ｓｅｃ）までは歪み速度依存指数ｍは
０．３以上であり、歪み速度εt の増大に連れて変形抵
抗σが増大する領域であり、上述したよう原理により印
加外力が各部で異なっても均一な変形を可能である。そ
して超塑性をしめすはんだでも歪み速度εt が３（１／
ｓｅｃ）以上、特に６（１／ｓｅｃ）以上になると、歪
み速度εt の増加にもかかわらず変形抵抗σは増加せ
ず、この部位だけが局部的に変形してしまい、全面的な
塑性変形により接合強度が低下してしまうことが推定で
きる。
×１０-1（１／ｓｅｃ）までは歪み速度依存指数ｍは
０．３以上であり、歪み速度εt の増大に連れて変形抵
抗σが増大する領域であり、上述したよう原理により印
加外力が各部で異なっても均一な変形を可能である。そ
して超塑性をしめすはんだでも歪み速度εt が３（１／
ｓｅｃ）以上、特に６（１／ｓｅｃ）以上になると、歪
み速度εt の増加にもかかわらず変形抵抗σは増加せ
ず、この部位だけが局部的に変形してしまい、全面的な
塑性変形により接合強度が低下してしまうことが推定で
きる。
【００２５】なお上記実施例では導電パタ−ン１０（配
線材）をＡｕ／Ｎｉ／ＩＴＯとしたが、Ａｕ，Ｎｉ，Ｓ
ｎ，Ａｇ，ＡｇーＰｄ，ＡｇーＰｔ，Ｃｕなどハンダが
付くものであればよく、又、ハンダとしてＰｂー６３Ｓ
ｎ以外の組成のハンダを使用してもよく、要は、少なく
ともスズを含む低融点金属であればよい。さらに、前記
実施例では銅バンプ６（突起電極）上にハンダ７を設け
たが、特に突起電極を設ける必要はなく、ハンダボール
をチップ２と基板１との間に供給する方法でもよい。金
層１３は省略可能である。ニッケル層１２の代わりには
んだバンプ７と合金可能な金属を採用することも可能で
ある。
線材）をＡｕ／Ｎｉ／ＩＴＯとしたが、Ａｕ，Ｎｉ，Ｓ
ｎ，Ａｇ，ＡｇーＰｄ，ＡｇーＰｔ，Ｃｕなどハンダが
付くものであればよく、又、ハンダとしてＰｂー６３Ｓ
ｎ以外の組成のハンダを使用してもよく、要は、少なく
ともスズを含む低融点金属であればよい。さらに、前記
実施例では銅バンプ６（突起電極）上にハンダ７を設け
たが、特に突起電極を設ける必要はなく、ハンダボール
をチップ２と基板１との間に供給する方法でもよい。金
層１３は省略可能である。ニッケル層１２の代わりには
んだバンプ７と合金可能な金属を採用することも可能で
ある。
【図１】本実施例のボンディング部分（端子部分）の拡
大図である。
大図である。
【図２】ボンディング後の状態を示す図である。
【図３】ボンディング前のＩＣチップの端子部分を示す
図である。
図である。
【図４】ボンディング前のガラス基板の端子部分を示す
図である。
図である。
【図５】変形速度と接合強度との関係の測定結果を示す
図である。
図である。
【図６】歪み速度と変形抵抗との関係の測定結果を示す
図である。
図である。
１ ガラス基板（配線基板） ２ 半導体チップ ３ アルミ電極（半導体チップの接続電極） ７ はんだバンプ １０ 導電パタ−ン（配線基板の接続電極）
Claims (5)
- 【請求項１】半導体チップの接続電極表面に形成された
はんだバンプを配線基板の接続電極にその融点未満の温
度条件下で圧接し、前記はんだバンプを塑性変形して前
記配線基板の接続電極と合金接合する半導体装置の実装
方法において、 前記はんだバンプの変形速度を１０μｍ／ｓｅｃ以下と
することを特徴とする半導体装置の実装方法。 - 【請求項２】前記はんだバンプの変形速度を１〜３μｍ
／ｓｅｃ以下とすることを特徴とする半導体装置の実装
方法。 - 【請求項３】前記はんだバンプのＳｎとＰｂとの比率は
３０〜７０重量部対７０〜３０重量部とされる請求項１
記載の半導体装置の実装方法。 - 【請求項４】前記はんだバンプはＳｎを６１〜６５ｗｔ
％含む共晶性はんだとされる。 - 【請求項５】好適な態様において、歪み速度をεt 、変
形抵抗をσ、比例定数をｋ、歪み速度依存指数をｍ、σ
＝ｋ×εt m とし、その歪み速度依存指数ｍが０．３以
上となる範囲で前記圧接を実施する請求項１記載の半導
体装置の実装方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22193493A JP3308060B2 (ja) | 1993-09-07 | 1993-09-07 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22193493A JP3308060B2 (ja) | 1993-09-07 | 1993-09-07 | 半導体装置の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0778848A true JPH0778848A (ja) | 1995-03-20 |
| JP3308060B2 JP3308060B2 (ja) | 2002-07-29 |
Family
ID=16774454
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22193493A Expired - Fee Related JP3308060B2 (ja) | 1993-09-07 | 1993-09-07 | 半導体装置の実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3308060B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0821407A3 (en) * | 1996-02-23 | 1998-03-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor devices having protruding contacts and method for making the same |
-
1993
- 1993-09-07 JP JP22193493A patent/JP3308060B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0821407A3 (en) * | 1996-02-23 | 1998-03-04 | Matsushita Electric Industrial Co., Ltd. | Semiconductor devices having protruding contacts and method for making the same |
| US5952718A (en) * | 1996-02-23 | 1999-09-14 | Matsushita Electric Industrial Co., Ltd. | Semiconductor devices having protruding contacts |
| US6107120A (en) * | 1996-02-23 | 2000-08-22 | Matsushita Electric Indsutrial Co., Ltd. | Method of making semiconductor devices having protruding contacts |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3308060B2 (ja) | 2002-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6337522B1 (en) | Structure employing electrically conductive adhesives | |
| US6495397B2 (en) | Fluxless flip chip interconnection | |
| JP3800977B2 (ja) | Ｚｎ−Ａｌ系はんだを用いた製品 | |
| JP3300839B2 (ja) | 半導体素子ならびにその製造および使用方法 | |
| US7642135B2 (en) | Thermal mechanical flip chip die bonding | |
| US5985692A (en) | Process for flip-chip bonding a semiconductor die having gold bump electrodes | |
| JPH06103703B2 (ja) | 半田付け方法 | |
| CN101944496A (zh) | 柱状结构及其形成方法、倒装芯片接合结构 | |
| Mannan et al. | Materials and processes for implementing high-temperature liquid interconnects | |
| JP2001298051A (ja) | はんだ接続部 | |
| JP3198555B2 (ja) | 半導体装置の実装方法 | |
| JPH10294337A (ja) | 半導体装置及びその製造方法 | |
| JP3308060B2 (ja) | 半導体装置の実装方法 | |
| JPH04264731A (ja) | 電気的接続接点の形成方法および電子部品の実装方法 | |
| TW533556B (en) | Manufacturing process of bump | |
| JP2003297874A (ja) | 電子部品の接続構造及び接続方法 | |
| JP3232824B2 (ja) | 熱圧着用ツール、バンプ形成方法およびリード接合方法 | |
| JPH02278743A (ja) | インジウム半田の接合構造 | |
| JPS63168028A (ja) | 微細接続構造 | |
| JPH02312240A (ja) | バンプ形成方法およびバンプ形成装置およびバンプ | |
| JP3351091B2 (ja) | 半導体装置の実装方法 | |
| JPH08148496A (ja) | 半導体装置及び半導体装置用バンプ | |
| JPH05136216A (ja) | 半導体取付装置 | |
| JPS62287647A (ja) | 半導体チツプの接続バンプ | |
| JPS5868945A (ja) | フリツプチツプボンデイング法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |