JPH0777382B2 - データ転送方法およびデータ通信ネットワーク装置 - Google Patents

Description

【発明の詳細な説明】 A.産業上の利用分野 本発明は、一般にデータ通信交換ネットワーク用のパケ
ット交換プロトコルを実施する方法および装置に関す
る。さらに具体的には、本発明は、計算速度が送信ノー
ドと受信ノード間の信号伝播遅延とは無関係な、初期接
続手順プロトコルを実施する方法および装置に関する。
このプロトコルを使用する交換ネットワークでは、送信
ノードと受信ノードの間のデータ伝送速度は、送信側と
受信側の間の信号伝播遅延には影響されない。

B.従来技術 計算速度がアプリケーションを完了するのに必要な時間
を制限する要素となっているデータ処理アプリケーショ
ンが多く存在する。これらのアプリケーションに大型で
高速の単一プロセッサ・システムを使用すると、これら
の計算機が個々の決算をより高速で実行したとしても、
依然として命令やデータを直列に処理している以上、限
られた恩恵しか得られない。

計算速度に対する要求に対処する１つの対策は並列処理
である。この処理方法では、アプリケーションをいくつ
かの部分に分け、それらを同時に稼働する多数のプロセ
ッサの間で適切に分散する。並列処理システムの成否
は、そのシステムで使用されるプロセッサ及び記憶装置
間の通信に大きく依存している。並列処理環境では、プ
ロセッサは、命令やオペランドを取り出し、中間結果を
記憶させ、割込みを処理し、メッセージを転送し、入出
力機能を取り扱うために、他のプロセッサ及び記憶装置
と通信を行なう。

この通信機能は、様々なプロセッサや記憶サブシステム
を結合する１つまたは複数の交換ネットワークによって
実施されることが多い。並列処理環境で効果的に実行す
るには、交換ネットワークが、プロセッサや記憶サブシ
ステムの間の効果率かつ効果的な情報伝送を、それらの
インターフェース論理及び制御プロトコルの作業を経由
して行なうことが望ましい。このような通信ネットワー
クを設計する上で重要な要素は、ネットワーク上の端末
ノード（たとえばプロセッサや記憶サブシステム）間で
転送されるデータに関する信号伝播遅延である。ネット
ワーク性能の最適化を計るとともに、複雑性及び費用と
いう実際的問題も考慮しなければならない。

従来技術として、P.M.Neches等による米国特許第441228
5号は、複数のプロセッサや周辺装置の間で使用するた
めの通信機構に関するものである。この通信システム
は、固定優先順位体系に従って階層的に結合された交換
ノードを経由して、端末ノード（たとえば、プロセッサ
や周辺装置）間でデータを転送する。このシステムで
は、交換ノード間の伝送回線遅延は一定であり本質的に
同一であると記述されている。ノード間の伝送回線遅延
が変化すれば、ネットワークを介してデータが転送され
る速度が変化する。このため、ネットワークの作動速度
が交換ネットワーク内での信号伝播遅延に依存するよう
になる。

E.M.Petryk Jr.による米国特許第427656号は、データが
マルチビット・ワードからビット直列信号に変換された
後、光ファイバ・リンクを介して伝送すべく交換される
如き通信ネットワークに関するものである。ビット直列
信号の使用と光ファイバ・リンクに必要な交換により、
コストならびに並列ビット信号と通常の電気伝送回線を
使用する交換ネットワークに関するシステムの信号伝播
遅延が増加する可能性がある。

J.S.Turnerによる米国特許第4494230号は、両方向ビッ
ト直列データ伝送リンクを使用し、システムの各ノード
への制御信号発信にデータ転送と同じ直列リンクを使用
するデータ通信交換システムに関するものである。この
技法では、スイッチによって実施されるデータ経路指定
を変えるためにメッセージ間の遅延が必要になることが
ある。この種の遅延はネットワークを介する信号伝播遅
延に加わる。

A.S.Tanenbaumの“Computer Net Works"（1981年 Pren
tice Hall発行）pp.153〜157の部分は、比較的長い信号
伝播遅延に起因するシステムの効率低下を軽減するため
に、パイプライン化プロトコルを使用するデータ伝送シ
ステムに関するものである。このプロトコルは、受信ノ
ードからの肯定または否定の応答を提供する手段、応答
なしで所定の時間が経過した後に誤り状態を想定する手
段および送信装置内及び受信装置内のシステムを緩衝記
憶するためのスライディング・ウィンドウ機構を含む。

C.発明が解決しようとする問題点 本発明の１つの目的は、データ伝送速度が送信ノードと
受信ノードの間のいかなる信号伝播遅延とも無関係にな
る、ネットワーク通信プロトコルを提供することであ
る。

本発明のもう１つの目的は、メッセージ長がネットワー
クの交換ノードにおけるバッファの大きさおよび物理イ
ンターフェース・プロトコル機能と実質的に無関係にな
る、ネットワーク通信プロトコルを提供することであ
る。

本発明の他の目的は、中間交換ノードでメッセージを蓄
積する必要がなく、回線争奪のない伝送経路にそってメ
ッセージ部分をただちに転送させる、ネットワーク通信
プロトコルを提供することである。このプロトコルは、
回線争奪がある段階が全メッセージのために十分なバッ
ファ空間を有しなくても、この段階への伝送経路に沿つ
てメッセージを前進させることができる。さらに、デー
タの喪失も、回線争奪が起こったときネットワークを介
するメッセージ伝播の劣化も生じない。

本発明の他の目的は、個々のメッセージがメッセージ・
セットアップのためにインターフェースの利用を必要と
せず、かつメッセージがリンクを介して伝送された直後
に２つのノード間のリンク制御を放棄するとう、プロト
コルを使用して付随的に必要となる操作が最小となる通
信ネットワークを提供することである。

D.問題点を解決するための手段 本発明は、データ通信ネットワーク用のデータ転送プロ
トコルで具体化される。ネットワークは、データの送
信、データの受信、またはデータの送受信を行なうこと
のできる多数のノーオを有する。各受信ノードは、それ
が結合されている送信ノードによって提供されるメッセ
ージ・データを一時的に保持できるバッファを有する。
このプロトコルによると、受信ノードは、そのバッファ
が完全に一杯になる前に、すなわち受信ノードのバッフ
ァ内の使用可能な空間が送信ノードと受信ノードの間の
パイプライン中のデータによって一杯になる状態に近づ
いたときにデータ送信を停止するよう、送信ノードに通
知する。送信ノードはこの信号に応答して、データ伝送
が再開できることを示ず信号を受け取るまで受信ノード
へのデータの伝送を停止する。

次に送信ノードは、受信ノードとの接続を断つことな
く、残りのデータを送信する。本発明の別の態様によれ
ば、送信ノードはデータの最終項目が送られるときを示
す信号を送る。この信号はデータと共にバッファに記憶
され、それぞれ異なるメッセージに関連するデータを分
離するために使用される。このプロトコルにより、ネッ
トワーク内の各ノードは、送信ノードと受信ノードの間
の信号伝播遅延に関係なく、連続したデータの流れを提
供することができる。

E.実施例 下記のシステムは、データ通信ネットワーク用のインタ
ーフェース・プロトコルの実施に関するものである。こ
のネットワークは、相互接続されたデータ交換ノードの
アレイを有し、各交換ノードはメッセージ送信セクショ
ンとメッセージ受信セクションを持つ。このプロトコル
は、ある１つのノードのメッセージ送信セクションとデ
ータの送信先のノードのメッセージ受信セクションの間
のインターフェースを規定する。このインターフェース
は、２つのノードを接続するデータ・リンクを介する信
号伝播遅延が１ブロック周期より大きい場合に特に重要
である。この場合、ノード間の信号伝播遅延によってネ
ットワークの伝送効率が著しく低下する可能性がある。

前記のプロトコルは、送信ノードと受信ノードの間の伝
送伝播遅延とは実質上無関係に働く。このプロトコルに
よると、各メッセージは、そのネットワークを通る経路
を規定する情報を含む。メッセージはネットワーク中を
ノードからノードへと段階的に進み、選択した経路が遮
断されたとき、各ノードはメッセージの一部または全部
を緩衝記憶する。メッセージが満杯のバッファを有する
受信ノードに伝送される場合、送信ノードと受信ノード
の間の経路は、受信ノードのバッファ空間が使用可能に
なるまで開放されたままである。送信ノードと受信ノー
ドの間のこのインターフェースを管理するプロトコロに
よれば、不十分なバッファ空間によるデータの喪失がな
いこと、及びネットワークを通る際のメッセージの遅延
が最小におさえられることが保証される。

第１図は、それぞれ局所記憶装置を有する64台のプロセ
ッサP0〜P63を含む並列処理システムの構成図である。
このシステムでは、各プロセッサP0〜P63はそれぞれ、
２つの別々のデータ通信ネットワーク100、110を介し
て、他のプロセッサP0〜P63のいずれとも通信すること
ができる。プロセッサP0〜P63は、当該のネットワーク
・インターフェース回路I0A〜I63Aを介してネットワー
ク100にデータを供給し、ネットワーク110からデータを
受け取る。同様に、インターフェース回路10B〜I63B
は、ネットワーク110にデータを供給し、ネットワーク1
00からデータを受け取るために、当該のプロセッサP0〜
P63によって使用される。両方のデータ通信ネットワー
ク100、110は同じもので、ともにデルタ型である。

各ネットワークはそれ自体64台のプロセッサすべてに接
続され、したがってどのプロセッサもこのシステム中の
他の任意のプロセッサの記憶装置との間でデータを送受
することができる。本発明の実施例では、２つのネット
ワーク100、110を使用するのは、複数のプロセッサが同
時に相互の記憶装置と通信しようとするときに発生する
デッドロック状態を回避するためである。デッドロック
状態になると、各プロセッサからのメッセージが、他の
プロセッサからのメッセージの経路を阻止する。

下記の本発明の実施例では、プロセッサP0〜P63は、一
方のネットワーク100を使ってシステム内の他のプロセ
ッサの記憶装置からのデータを要求し、記憶装置は、も
う一方のネットワーク110を使って他のプロセッサから
のデータ要求に応える。さらに、これらのネットワーク
100、110はプロセッサ間割込みを用いた直接プロセッサ
間通信に使用できる。

第２図は、ネットワーク100またはネットワーク110とし
て使用するのに適した回路の構成図である。第１図との
一貫性を持たせるために、第２図のネットワークをデー
タ通信ネットワーク100とする。第２図の回路は、４列
に構成された48個の4x4交換ノードを含む。各交換ノー
ドは、その４つの入力ポートの１つに供給されたデータ
を、その４つの出力ポートの１つに選択的に結合するこ
とができる。後で述べるように、前述の並列処理システ
ムで使用される交換ノードは、メッセージ・ヘッダに含
まれる経路指定情報に基づいて、メッセージ・データを
特定の入力ポートから特定の出力ポートに経路指定す
る。

第２図に示すネットワーク100は次のように構成されて
いる。第１列（最も左側）の各ノードは、４つのプロセ
ッサからデータを受け取り、このデータを第２列の２つ
の交換ノードへ転送するように結合されている。たとえ
ば交換ノード210は、プロセッサP0、P1、P2、P3からデ
ータを受け取り、このデータを交換ノード242、244に供
給するように結合されている。第２列の各ノードは、第
１列の４つの交換ノードからデータを受け入れ、このデ
ータを第３列の４つの交換ノードに供給するように構成
されている。たとえばノード242は、ノード210、212、2
14、216からデータを受け取り、データをノード258、26
2、266、270に供給するように結合されている。第３列
の交換ノードは、第２列の４つの交換ノードからデータ
を受け取り、このデータを第４列の４つの交換ノードに
供給するように結合されている。たとえばノード258
は、ノード242、246、250、254からデータを受け入れ、
それをノード274、276、278、280に供給する。最後に、
第４列のノードはそれぞれ、第３列の２つのノードから
データを受け入れ、それをプロセッサP0〜P63のうちの
４台に供給するように構成されている。たとえばノード
274は、ノード258、260からデータを受け取り、このデ
ータをプロセッサP0、P1、P2、P3に供給するように結合
されている。第２図の交換ノードの配置により、プロセ
ッサP0〜P63のいずれも、デットロック状態に遭遇する
ことなしに、他のいずれかのプロセッサへのデータ送信
とそれからのデータ受信を同時に行なうことができる。

ネットワーク中でメッセージが取る経路は、その送信元
プロセッサによって決定される。この経路はメッセージ
・ヘッダ中に一連の数値でコード化されている。本発明
のこの実施例では、このコードはネットワーク内の交換
ノードの各段ごとに２ビット値を含む。第３図で、４段
のネットワークがそれぞれ４列の交換ノードで表されて
いる。メッセージ・ヘッダ中の最初の経路指定値は、送
信元プロセッサが結合されている交換ノードの２つの活
動出力ポートの１つにメッセージを経路指定する。第２
の値は、最初の値によって選定された第２桁のノードの
４つの出力ポートの１つにメッセージを経路指定する。
同様に、第３及び第４の値は、それぞれネットワークの
第３列及び第４列のノードを通る経路を選定する。ネッ
トワークの第４列の選定された交換ノードの選定された
出力ポートは、そのメッセージの宛先プロセッサに結合
されている。

一般に、ネットワークを介するメッセージ伝送は次のよ
うに行なわれる。送信元プロセッサはメッセージと、宛
先メッセージに伝送するために選定された経路を指示す
る経路指定データを生成する。このメッセージは、ネッ
トワークの第１列の交換ノードに供給される。選定され
た経路が開いている場合は、このノードは、ヘッダ・デ
ータで指示されるように、データを経路中の次のノード
に転送し、そのノードはデータを経路中のさらに次のノ
ードに転送し、以下同様にしてデータが宛先プロセッサ
に到着するまで次々に転送する。一方、次のノードへの
経路が経路途中のある段階で閉じている場合には、送信
ノードはバッファに入るだけのメッセージ・データを一
時的に記憶する。以前に開いていた経路が閉じられたと
きは、その経路が再び開くまでデータ伝送は停止され
る。以前に閉じていた経路が開いたときは、データ伝送
はそれが中断された点から再開される。

第３図は、交換ノード210〜306の１つとして使用するの
に適した回路を示す構成図である。この説明では、この
回路をノード242とする。第３図の回路は４つの同じメ
ッセージ受信装置と４つの同じメッセージ送信装置を有
する。説明を簡潔にするため、１つのメッセージ受信装
置310と１つのメッセージ送信装置330のみについて詳細
に説明する。さらに、メッセージ受信装置310とメッセ
ージ送信装置330の間のメッセージの例を用いて、交換
ノード内のメッセージ受信装置とメッセージ送信装置の
間の通信の一般原理を示す。

次に、あるノードのメッセージ送信装置と、データ供給
先の別のノードのメッセージ受信装置の間のインターフ
ェース・プロトコルについて説明する。この説明の後
に、第３図を参照して交換ノードの回路について慨述
し、それから第４図と第５図を参照してインターフェー
ス・プロトコルを実施する回路についてさらに詳しく説
明する。

第３図で、交換ノード242のメッセージ受信装置310は、
第２図と第４図に示すように、後述の伝送チャネル211
を介して交換ノード210のメッセージ送信装置に結合さ
れている。チャネル211は、第２図ではノード210の第１
出力ポートからノード242の第１入力ポートに延びる１
方向性のものとして示してあるが、チャネル211は、第
３図と第４図に示すように、実際には信号を両方向に搬
送する。本発明のこの実施例では、８ビットのメッセー
ジ・データ信号と１ビットのバリティ信号が、ノード21
0からノード242へ９ビット信号DATAとして搬送される。
データ有効信号DVもノード210からノード242へ搬送され
る。しかし、送信可信号CSは伝送チャネル211によって
ノード242からノード210へ搬送される。

信号DATAは交換ノードに、メッセージ情報、すなわち各
クロック周期ごとに１つのメッセージ部分（たとえば、
８メッセージ・ビットと１パリティ・ビット）を搬送す
る。データ有効信号DVは送信元プロセッサで生成され、
全メッセージが経路を通過できるように、メッセージの
最後の有効部分をマークし、交換ネットワーク中の選定
された経路を十分な時間開かれた状態に保持するために
使用される。本発明のこの実施例では、信号DVは、メッ
セージの最終部分が伝送される最後のクロック周期以外
の各クロック周期で活動状態にある。メッセージの最終
部分を伝送する間は、信号DVは非活動状態にある。この
信号DVのフォーマットは、いつあるメッセージが終わっ
て次のメッセージが始まるかを示す介在データの必要が
なく、メッセージの端末間パイプラインができる点で有
利である。第３図と第４図を参照して次に述べるよう
に、信号DVはそのメッセージとともにネットワークを通
じて伝播する。

送信可信号CSは、ネットワーク内の各ノードの各メッセ
ージ受信装置で生成され、メッセージ受信装置にデータ
を送るために結合されたノードのメッセージ送信装置部
分にラッチされる。この信号は、たとえばそのメッセー
ジ用に選定された経路が閉じられたとき、メッセージ・
データの送信を一時的に停止するため、メッセージ受信
装置によって使用される。ラッチされた信号CSが活動状
態になると、メッセージ送信装置は新しいメッセージの
伝送を開始できるようになり、あるいは、信号CSが非活
動状態になる前にメッセージが進行中であった場合は、
送信装置はそのメッセージの送信をただちに再開できる
ようになる。一方、信号CSが非活動状態になったとき
は、メッセージ送信装置はメッセージの現在送信中の部
分を反復し、その内部メッセージ供給源（たとえば、デ
ータを送信装置に供給するメッセージ受信装置のバッフ
ァ）に、メッセージの残りの部分を保持するよう指令す
る。さらに、ラッチされた信号CSがメッセージの進行中
に非活動状態になったときは、メッセージ送信装置は信
号DATA及びDVの現在の状態を保持し、その後のクロック
・サイクル中それらを反復する。信号DATA及びDVの値
は、ラッチされた信号CSが再び活動状態になるまで保持
され、残りのメッセージ・データはメッセージ受信装置
に転送されるようになる。

第３図を参照すると、メッセージ受信装置310内のレジ
スタ314は、メッセージの各部分がノード210のメッセー
ジ送信装置によって供給されるとき、それを記憶する。
ノード210から供給されるデータ有効信号DVが、レジス
タ314から供給される９ビット・メッセージ部分に連結
され、その結果できる10ビット値がバッファ316、マル
チプレクサ318の１つの入力ポート、及び経路復号回路3
13に供給される。バッファ316は、バッファ制御装置312
によって、その入力ポートに供給された10ビット値を先
入れ先出し法で記憶し、記憶した値をマルチプレクサ31
8の第２の入力ポートに供給するように条件付けられ
る。本発明のこの実施例では、バッファ316は、32個の
メッセージ部分を保持するために十分な数の記憶セルを
有する。マルチプレクサ318は、バッファ制御回路312か
ら供給される信号MXCの入力を条件として、レジスタ314
から供給される10ビット値またはバッファ316から供給
される10ビット値のいずれかをパスする。レジスタ314
から供給される緩衝記憶されないメッセージ・データ
は、次のノードへの経路が開いており、かつバッファ31
6が空のときにのみ、マルチプレクサ318によってパスさ
れる。経路復号回路313は、レジスタ314または、バッフ
ァ316のいずれかによって供給されるメッセージ・ヘッ
ダに応答して、交換ノード242の４つのメッセージ送信
装置の１つを介してマルチプレクサ318から供給される
出力信号のための経路接続を要求する。マルチプレクサ
318の出力ポート及び他の３つのメッセージ受信装置の
対応するマルチプレクサ338、358、378の出力ポート
は、メッセージ送信装置330内のマルチプレクサ324の対
応する入力ポート、及び交換ノード242内の他の３つの
メッセージ送信装置のマルチプレクサ344、364、384の
当該の入力ポートにそれぞれ結合されている。

経路復号回路313は、母線DA0、DA1、DA2、DA3を介して
伝送される４つの出力信号を、交換ノードの各メッセー
ジ送信装置に１つずつ供給する。他の３つのメッセージ
受信装置もそれぞれ経路復号回路333、353、373を有
し、それらの経路復号回路はそれぞれ４つの出力信号を
各メッセージ受信装置に１つずつ供給する。経路復号回
路は、一時に１つのメッセージ送信装置のみに要求を行
なう。要求は、それがメッセージ送信装置によって受け
入れられるまで、路復号回路に保持される。

この例のメッセージ送信装置330では、母線DA0、DB0、D
C0、DD0を介して当該の経路復号回路313、333、353、37
3から受け取った４つの経路要求信号が、優先順位復号
回路322の当該の入力ポートに供給される。優先順位復
号回路322には、その入力ポートに供給される活動要求
の１つを選択し、この選択に基づいて、マルチプレクサ
318を、当該のマルチプレクサ338、358または37からレ
ジスタ326に供給される10ビット値をゲートするように
条件付ける回路が含まれている。４つの要求信号のうち
から選択するために、優先順位信号回路322で多くの優
先順位方式が使用できる。本発明のこの実施例では、各
要求側の優先順位はシフトされ、どの待機要求も最終的
には選択されることが保証される。

マルチプレクサ34からデータがパスされる先のレジスタ
326は、交換ノード258からチャネルA0を経由してラッチ
328に供給される送信可信号CS′によって使用可能また
は使用禁止にされる。レジスタ326から供給されるメッ
セージ部分は、チャネルA0を経由して、信号DATA′とし
て交換ノード258のメッセージ受信装置に供給される。
データ有効信号は、信号DATA′のメッセージ部分に対応
するもので、レジスタ326から供給される信号DV′とし
てノード258に供給される10ビット値から分割される。

４つのメッセージ受信装置の経路復号回路によって供給
される経路要求信号のうちから選択を行なう他に、優先
順位復号回路322はデマルチプレクサ321を、メッセージ
送信装置330にデータを供給すべく選択されたメッセー
ジ受信装置の経路復号回路にラッチされた送信可信号C
S′をパスするように条件付ける。この信号は、経路復
号回路に、その経路要求が受け入れられたことを指示す
る。デマルチプレクサ321は、母線DA0、DB0、DC0または
DD0のうちの１つを選択し、ラッチされた信号CS′を対
応する経路復号回路313、333、353または373に送り返す
ように条件付けられる。この例では、選択された母線は
DA0であり、ラッチされた送信可信号CSは経路復号回路3
13に送られる。

経路復号回路313では、ラッチされた送信可信号CS′は
読取り許可信号RE′としてバッファ制御回路312にパス
される。後で第４図を参照して説明するように、この信
号は、バッファ316を、信号CS′が活動状態のときはメ
ッセージ・データをマルチプレクサ318に送り、信号C
S′が非活動状態のときは、メッセージ・データの送信
を停止するように条件付けるために使用される。

第４図は、ノード210のメッセージ送信装置の一部分及
びノード242のメッセージ受信装置310の一部分で使用さ
れる回路の詳細を示す構成図である。第１図に示すネッ
トワーク100、110の交換ノードのメッセージ送信装置と
メッセージ受信装置、及びネットワーク・インターフェ
ース回路I0A〜I63AとI0B〜I63Bで、同じ回路が使用され
ている。第４図に示す回路には、入力レジスタ314、バ
ッファ316、及び先に第３図を参照して説明したマルチ
プレクサ318が含まれる。第４図に示す他の要素は、す
べてバッファ制御回路312の構成要素である。この回路
は前述のノード・インターフェース・プロトコルの実施
態様を例示したものである。

第４図で、交換ノード210のメッセージ送信装置の出力
レジスタ326′が、前述の９ビット信号DATAと１ビット
信号DVを含む10ビットの出力信号を供給する。これらの
信号は、伝送チャネル211を経由して交換ノード242に送
られ、それから図のように分かれて、それぞれメッセー
ジ受信装置310内の入力レジスタ34とラッチ410に送られ
る。

レジスタ314とラッチ410は、後述のプログラマブル送信
可遅延要素436によって生成される使用許可信号ENRに応
答する。信号ENRが活動状態のときは、ラッチ410から供
給されるデータ有効信号がレジスタ314から供給される
メッセージ部分と連結されて10ビット値を生成し、それ
が前述のバッファ316とマルチプレクサ318に供給され
る。ラッチ410から供給されるデータ有効信号もラッチ4
14に送られる。ラッチ414は信号ENRに応答して、その入
力ポートに供給されたデータ有効信号をロードする。し
かしこのデータ有効信号は、ラッチ410から供給される
データ有効信号よりも１クロック周期だけ遅れる。ラッ
チ410、414の出力信号は、ORゲート416の対応する入力
端子に供給される。ORゲートによって生成される出力信
号は、レジスタ314からバッファ316に供給される各メッ
セージ部分に対して活動状態にある。

ORゲート416の入力信号は信号ENRと組み合わされて、書
込みアドレス生成装置422のための使用許可信号WRENを
生成する。信号WRENが活動状態になると、書込みアドレ
ス生成装置422は書込みアドレス値WRADをクロック信号B
CKの各周期ごとに１ずつ増分する。アドレス値WRADがバ
ッファ316に供給されると、バッファがその入力ポート
に10ビット・データ値を記憶する。

バッファ36の読取りアドレス入力ポートに供給される読
取りアドレス値RDADに応答して、バッファ316からデー
タ値が読み取られる。読取りアドレス値RDADは、経路復
号回路313から供給される読取り許可信号REが活動状態
のとき、クロック信号BCKの各周期ごとに１ずつ増分さ
れる。

読取りアドレス値RDADは常に書込みアドレス値WRADより
小さい。WRADとRDADの差は、バッファ316内の使用可能
な記憶セルの数に等しい。この差を使って、前記のプロ
トコルを実施し、バッファが空になってメッセージのた
めに所望される経路が開いたときに、バッファ316を迂
回してメッセージ・データを経路指定する。

WRADとRDADの差は、それぞれ書込みアドレス生成装置42
2と読取りアドレス生成装置424から信号WRAD及び信号RD
ADを受け取るように結合されたモジュロ32減算器430に
よって生成される。減算器430は信号RDADの値から信号W
RADの値を差し引き、その差を比較回路432の入力ポート
の１つに入れる。比較回路432の他の入力ポートは、プ
ログラマブルしきい値レジスタ434から供給されるしき
い値を受け取るように結合されている。比較回路の出力
信号は、減算器から供給される値がしきい値より大きい
場合に活動状態になりORゲート435の１つの入力端子に
供給される。ORゲート435の他の入力端子は、読取り許
可信号REと、減算器430から供給される値がしきい値と
等しいときに活動状態になる比較回路の別の出力信号と
の論理ANDを受け取るように結合される。この出力信号
はANDゲート433によって供給される。ORゲート435の出
力信号はラッチ412に結合され、このラッチは該出力信
号を伝送チャネル211を介して信号CSとしてノード210に
供給する。

バッファが一杯になる前に送信可信号CSが非活動状態に
なることができるように、いつバッファ316がほぼ一杯
になるかを決定するプログラマブルしきい値レジスタ43
4がメッセージ受信装置中に設けられている。これによ
り、迫加のメッセージ部分が必要な場合に、予想可能な
数の追加メッセージ部分のために使用できる空間がバッ
ファ316内にあることが保証される。これを実施するた
めに、ネットワークを最初に構成するときに、プログラ
マブルしきい値レジスタ434を、所定数のメッセージ部
分を表す値を持つように設定する。この値は、活動状態
の信号CSに応答するメッセージ送信装置内での遅延を考
慮して、メッセージ受信装置に到達すると予想されるメ
ッセージ部分の最大数と少なくとも同じである。したが
って、設定される値は、ノード210と242の間の往復信号
伝播遅延を含む時間を規定する個数のクロック周期を含
む。すなわち信号CSがデータ送信装置に到達するまでの
遅延と、伝送されたデータが受信装置に到達するまでの
遅延の和に相当する。プログラマプルしきい値レジスタ
434は、たとえば走査線SCNを用いてプログラミングでき
る。走査線SCNは、長桁シフト・レジスタ中のすべての
フリツプ・フロップをリンクする信号経路であり、レジ
スタ434を構成するフリップ・フロップも含む。この信
号経路は、テスト目的及び有限状態マシンの状態を初期
値に設定する目的に使用される周期の装置である。読取
り許可信号REが活動状態になると、データはバッファ31
6からノード242のメッセージ送信装置に転送される。バ
ッファ内の使用可能な空間がしきい値と同じになり、そ
してそれを越えると、ORゲート435によって供給される
信号は再び活動状態になり、活動状態の信号CSが交換ノ
ード210に送られる。

しかしながら、ノード210と242の間の信号伝播遅延のた
めに、レジスタ314への入力端でデータがただちに使用
可能ではない。この遅延を補償するため、メッセージ受
信装置は、レジスタ314の入力ポートに存在するデータ
がいつ有効であり、ラッチすべきかを確定する、プログ
ラマプル送信可遅延装置を有する。メッセージ送信装置
は信号CSに応答するのにいくつかのクロック周期を要す
るので、メッセージ受信装置は、それ自体のデータ入力
論理を使用可能または使用禁止にするクロック周期を厳
密に決定するための回路を含むことが望ましい。

信号CSに対するメッセージ送信装置の応答の遅延は、所
与のネットワーク構成に対して実質上固定しており、各
リンクごとに予め決めることができる。この例では、信
号CSは、ノード210と242の間の往復伝播遅延と実質上同
じ時間だけ遅れ、入力データのラッチを開始または停止
するために使用される。第４図に示す回路では、この遅
延機能はプログラマブル遅延エレメント436によって行
なわれ、このエレメントは、最初にネットワークが構成
されるときに、使用許可信号ENRを生成する信号CSを遅
らせるようにプログラミングされる。この遅延エレメン
トは、プログラマブルしきい値レジスタ434に関して説
明したように、走査線SCNを用いてプログラミングされ
る。信号ENRはデータ入力レジスタ314、ラッチ410、414
及びANDゲート418に供給される。

前述のように、バッファ316が空で、メッセージのため
に選定された経路が開いているときは、本発明のこの実
施例で使用されている回路はバッファ316を迂回して、
マルチプレクサ318に直行する経路をメッセージに指定
する。この機能を実施する回路は、減算器430の出力ポ
ートに結合された復号器428を含む。復号器428は、減算
器によって供給される値が０のときだけ活動状態となる
出力信号OSを供給する。この条件はバッファ316が空の
ときに発生する。信号OSは経路復号回路31に送られ、バ
ッファ316から供給されるメッセージではなくレジスタ3
14から供給されるメッセージからの経路情報を使用する
ように、経路復号回路を条件付ける。マルチプレクサ31
8は信号OSに応答して、バッファ316が空のときに、レジ
スタ314から供給される10ビット信号をノード242のメッ
セージ送信装置に経路指定する。

レジスタ314から供給されるメッセージ部分がバッファ3
16を迂回してマルチプレクサ318に向かう経路を指定さ
れるときは、そのメッセージ部分はバッファ316にも書
き込まれる。しかし、読取りアドレスREADは書込みアド
レスWRADによりロック・ステップ方式で増分されるの
で、バッファは空のままであり、したがって減算器430
から供給される出力信号は０の値に保持される。

第５図はインターフェースを通るメッセージの通過を表
す信号タイミング図であり、第４図に示したインターフ
ェース回路の動作を説明するものである。第５図の例で
は、ノード210と242の間の信号伝播遅延は３クロック周
期であり、使用可能なバッファ空間がないときは、メッ
セージ受信装置310は３クロック周期遅れる。この例の
開始時にはバッファ316は空でないと仮定する。この例
では、ノード210、242によって使用されるクロック信号
ACK、BCKは実質的に同じであると仮定する。

第５図で、信号DVとメッセージ部分D1は、時間間隔１の
開始時に、ノード210の出力ポートで活動状態になる。
３クロック周期後に、時間間隔４の開始時に、信号DVと
メッセージ部分D1は、それぞれラッチ410とレジスタ314
の入力ポートに伝播している。時間間隔５の間に、メッ
セージ部分D1がバッファ316に供給され、書込みアドレ
ス値WRADが増分される。

時間間隔５でWRADが増分されると、WRADとRDADの差はレ
ジスタ484中で設定されたしき値と同じになる。したが
って時間間隔６の間、ラッチ412から供給される信号CS
は非活動状態になり、３クロック周期の間非活動状態の
ままとなる。時間間隔６から３クロック周期後の時間間
隔９で、信号CSは交換ノード210に伝播しており、時間
間隔10では信号CSはラッチ328′に記憶されており、交
換ノード210の出力レジスタ326′を使用禁止にしてい
る。使用禁止になると、出力レジスタ326′はメッセー
ジ部分とその相当するデータ有効信号DVをそれぞれの現
在値に保持する。

信号CSは、時間間隔９の間ラッチ412の出力端子で活動
状態となり、時間間隔12の間に交換ノード210に伝播
し、時間間隔13の間に出力レジスタ326′に伝播する。
こうしてメッセージ部分D10は、時間間隔10〜13の間ノ
ード210の出力ポートに保持され、時間間隔13〜16の間
はノード242の入力ポートで使用可能となる。

時間間隔14、15、16の間、信号ENRは非活動状態であ
る。この信号はプログラマブル遅延エレメント436から
供給される信号CSが遅延されたものである。信号ENRが
非活動状態のときはレジスタ314とラッチ410が使用禁止
となり、書込みアドレス生成装置422の増分が禁止され
る。したがって、この時間間隔に供給されるデータ値は
バッファ316に記憶されない。しかし、時間間隔17の間
は信号ENRは活動状態となり、保持されたメッセージ部
分D10がバッファ316に記憶される。

時間間隔18の間、ラッチ410に送られる信号DVは非活動
状態となり、時間間隔18の間に供給されたメッセージ部
分D12がメッセージの最後のデータ部分であることを示
す。ラッチ410、414とゲート416、418の活動によって、
このメッセージ部分はバッファ316に記憶される。そし
て時間間隔18の終りにバッファ316は全メッセージを保
持する。メッセージ部分は、ノードへのメッセージ伝送
が中断されたという指示なしに、連続して記憶位置に入
れられる。

上述の発明は、これによって特定の送信元プロセッサか
らの伝送速度が、その送信元プロセッサと宛先プロセッ
サの間の伝播遅延と本質的に無関係になるので、他のネ
ットワーク・プロトコルに優る性能上の利点をもたら
す。個々のメッセージは伝送が完了するまでその経路中
に保持されるので、メッセージ長はネットワーク中で使
用されるバッファの大きさとは実質的に無関係である。
さらに、メッセージは阻止されたノードに遭遇するまで
ネットワーク中を前進できるため、メッセージのめの経
路を設定するのに必要な時間遅延が、全経路を保存する
ために必要な時間から、メッセージを予め阻止されたノ
ードから宛先プロセッサへ進めるために必要な時間にま
で減少する。さらに、各メッセージはネットワーク中を
一度に１ノードずつ自動的に送られるため、このプロト
コルではネットワーク上での経路指定のオーバーヘッド
が最小となる。

F.発明の効果 本発明によれば、ネットワーク内の各ノードが送信ノー
ドと受信ノードの間の信号伝播遅延に関けなく連続した
データの流れを供給することが可能になる。

【図面の簡単な説明】

第１図は、代表的な並列処理システムの構成を示すブロ
ック図である。 第２図は、第１図に示す並列処理システムでの使用に適
したデータ通信交換システムの全体構造を示すブロック
図である。 第３図は、第２図に示すデータ通信交換システムで使用
される交換ノードの１つの構造を説明するための構成図
である。 第４図は、あるノードの送信部とそれに接続された別の
ノードの受信部の間のインターフェースを示す構成図で
ある。 第５図は、第４図に示すインターフェース回路の作動を
説明するための信号タイミング図である。 P0〜P63……プロセッサ、M0〜M63……局所記憶装置、I0
A〜I63A……ネットワーク・インターフェース回路、10
0、110……データ通信ネットワーク、210、212、214、2
16、242、244、258、260、274、276、286、288……交換
ノード、211、……送信チャネル、310……メッセージ受
信装置、312……バッファ制御回路、313……経路復号回
路、314、326……レジスタ、316……バッファ、318、32
4……マルチプレクサ、321……デマルチプレクサ、322
……優先順位復号回路、328……ラッチ。

フロントページの続き (72)発明者 ローリイ・ダナ・ジヤクソン アメリカ合衆国ニユーヨーク州イーストチ エスター、ローレイン・ドライブ17番地 (72)発明者 ヴアーン・アラン・ノートン アメリカ合衆国ニユーヨーク州クロトン- オン‐ハドソン、リツヂ・ロード11番地 (56)参考文献 特開 昭55−80147（ＪＰ，Ａ) 特開 昭62−176372（ＪＰ，Ａ)

Claims (2)

【特許請求の範囲】
1. 【請求項１】データ通信ネットワーク内の第１のノード
   にあるメッセージ送信装置と前記ナットワーク内の第２
   のノードにあるメッセージ受信装置間でデータを転送す
   る方法であって、 前記ネットワーク内の前記第１のノードおよび前記第２
   のノードの間に第１および第２の専用経路を確立する段
   階と、 前記第１の専用経路を介して前記メッセージ送信装置か
   ら前記メッセージ受信装置にメッセージデータを送信す
   る段階と、 前記メッセージ受信装置に設けられたバッファに前記メ
   ッセージデータを記憶する段階と、 前記バッファから記憶されたメッセージデータを読出す
   段階と、 前記メッセージデータ送信装置および前記メッセージデ
   ータ受信装置の間で信号を転送するに要する時間の２倍
   に実質的に等しい所定時間内に前記メッセージデータ送
   信装置から前記メッセージデータ受信装置に転送され得
   る最大メッセージデータ量を表す値より小さくないしき
   い値より、前記バッファ内の利用可能な記憶空間が小さ
   くなったときメッセージデータの送信を中止し、前記バ
   ッファ内の利用可能な記憶領域が前記しいき値より小さ
   くなったときメッセージデータの送信を再開するよう前
   記メッセージデータ受信装置から前記第２の専用経路を
   介して前記メッセージデータ送信装置に制御信号を送信
   する段階と、 前記制御信号を前記所定の時間だけ遅延させた後、該遅
   延された制御信号に応答して前記バッファによるメッセ
   ージデータの記憶を選択的に禁止または許可する段階
   と、 よりなるデータ転送方法。
2. 【請求項２】データ転送用の第１および第２の専用経路
   を持つ第１および第２の相互接続ノードを含むデータ通
   信ネットワークの相互接続ノードと、 前記第１の相互接続ノードにおかれ、前記第１の経路に
   沿って一連のメッセージデータ部分を所定の伝送レート
   で供給し、前記第２の経路に沿って送られてくる制御信
   号に応答して前記一連のメッセージデータ部分の供給を
   選択的に中止または再開するメッセージデータ送信装置
   と、 前記メッセージデータ送信装置に結合され、前記一連の
   メッセージデータ部分および前記制御信号を所定の信号
   伝搬遅延で伝送する信号伝送手段と、 前記第２の相互接続ノードにおかれ、前記信号伝送手段
   に結合され、前記一連のメッセージデータ部分を受信す
   る信号受信装置とよりなり、 前記信号受信装置は、前記一連のメッセージデータ部分
   を記憶するバッファと、前記バッファ手段に結合され前
   記制御信号を発生し該制御信号を前記信号伝送手段を介
   して前記メッセージデータ送信装置に供給するする制御
   装置を含み、 前記制御信号は、前記所定の信号伝搬遅延の２倍に実質
   的に等しい時間の間に供給され得る最大メッセージデー
   タ部分数より小さくないしきい値より、前記バッファ内
   の利用可能なデータ記憶位置の数が小さいとき前記一連
   のメッセージデータの供給を中止し、前記バッファ内の
   利用可能なデータ記憶位置の数が前記しきい値より小さ
   くなくなったとき前記一連のメッセージデータの供給を
   再開するよう前記メッセージデータ送信装置を条件づけ
   る信号であり、更に、前記制御装置に結合され、前記制
   御信号を前記所定の時間遅延させ、該遅延された制御信
   号に応答して前記バッファによる前記一連のメッセージ
   データ部分の受信を選択的に禁止または許可する手段を
   含むことを特徴とする、データ通信ネットワーク装置。