JPH02179054A - データ転送方法およびデータ通信ネットワーク装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 Ａ、産業上の利用分野 本発明は、一般にデータ通信交換ネットワーク用のパケ
ット交換プロトコルを実施する方法と装置に関するもの
である。さらに特定すれば、本発明は、計算速度が送信
ノード・受信ノード間の信号伝播遅延とは無関係な、初
期接続手順プロトコルを実施する方法と装置に関するも
のである。このプロトコルを使用する交換ネットワーク
では、送信ノードと受信ノードの間のデータ伝送速度は
、送信側と受信側の間の信号伝播遅延には影響されない
。

Ｂ、従来技術 計算速度がアプリケ−シロンを完了するのに必要な時間
を制限する要素となっているデータ処理アプリケージ日
ソが多く存在する。これらのアプリケーションに大型で
高速の単一プロセッサ・システムを使用すると、これら
の計算機が個々の計算をより高い速度で実行したとして
も、依然として命令やデータを直列に処理している以上
、限られた恩恵しか得られない。計算速度に対する要求
に対処する１つの方策は並列処理である。

この処理方法では、アプリケーションをいくつかの部分
に分け、それらを同時に稼働する多数のプロセッサの間
で適切に分散する。並列処理システムの成否は、そのシ
ステムで使用されるプロセッサ及び記憶装置間の通信に
大きく依存している。

並列処理環境では、プロセッサは、命令やオペランドを
取り出し、中間結果を記憶させ、割込みを処理し、メツ
セージを移送し、入出力機能を取り扱うために、他のプ
ロセッサ及び記憶装置と通信を行なう。

この通信機能は、様々なプロセッサや記憶サブシステム
を結合する１つまたは複数の交換ネットワークによって
実施されることが多い。並列処理環境で効果的に実行す
るには、交換ネットワークが、プロセッサや記憶サブシ
ステムの間の効率的かつ効果的な情報伝送を、それらの
インターフェース論理及び制御プロトコルの作業を経由
して行なうことが望ましい。このような通信ネットワー
クを設計する上７重要な要素は、ネットワーク上の端末
ノード（たとえばプロセッサや記憶サブシステム）間で
転送されるデータに関する信号伝播遅延である。ネット
ワーク性能の最適化を計るとともに、複雑性及び費用と
いう実際的問題も考慮しなければならない。

従来技術では、　Ｐ、　Ｍ、　Ｎｅｃｈｅｓ等による米
国特許第４４１２２８５号は、複数のプロセッサや周辺
装置の間で使用するための通信機構に関するものである
。この通信システムは、固定優先順位体系に従って階層
的に結合された交換ノードを経由して、端末ノード（た
とえば、プロセッサや周辺ａｌｌ）間でデータを転送す
る。このシステムでは、交換ノード間の伝送回線遅延は
一定であり本質的に同一であると記述されている。ノー
ド間の伝送回線遅延が変化すれば、ネットワークを介し
てデータが転送される速度が変化する。このため、ネッ
トワークの作動速度が交換ネットワーク内での信号伝播
遅延に依存するようになる。

Ｅ、　Ｍ、　Ｐｅｔｒｙｋ　Ｊｒ、による米国特許第４
２７６６５６号は、データがマルチビット・ワードから
ビット直列信号に変形されてから、光ファイバ・リンク
を介して伝送すべく交換される、通信ネットワークに関
するものである。ビット直列信号の使用と光ファイバ・
リンクに必要な変換により、コストならびに並列ビット
信号と通常の電気伝送回線を使用する交換ネットワーク
に関するシステムの信号伝播遅延が増加する可能性があ
る。

Ｊ、　Ｓ、　Ｔｕｒｎｅｒによる米国特許第４４９４２
３０号は、両方向ビット直列データ伝送リンクを使用し
、システムの各ノードへの制御信号発信にデータ転送と
同じ直列リンクを使用するという、データ通信交換シス
テムに関するものである。この技法では、スイッチによ
って実施されるデータ経路指定を変えるためにメツセー
ジ間の遅延が必要となることがある。この種の遅延はネ
ットワークを介する信号伝播遅延に加わる。

Ａ、　Ｓ、　Ｔａｎｅｎｂａｕｍの教科書”Ｃｏｍｐｕ
ｔｅｒＮｅｔｗｏｒｋｓ”　（１９８１年Ｐｒｅｎｔｉ
ｃｅ　Ｈａｌ１発行）のｐｐ、１５３〜１５７の部分は
、比較的長い信号伝播遅延に起因するシステムの効率低
下を軽減するために、パイプライン化プロトコルを使用
するデータ伝送システムに関するものである。このプロ
トコルは、受信ノードからの肯定または否定の応答を提
供する手段、応答なしで所定の時間が経過した後に誤り
状態を想定する手段、ならびに送信装置内及び受信装置
内のデータを緩衝記憶するためのスライディング・ウィ
ンドウ機構を含む。

ｃ、発明が解決しようとする問題点 本発明の１目的は、データ伝送速度が送信ノードと受信
ノードの間のいかなる信号伝播遅延とも無関係になる、
ネットワーク通信プロトコルを提供することである。

本発明のもう１つの目的は、メッセージ長がネットワー
クの交換ノードにおけるバッフ１の大きさ、及び物理イ
ンターフェース・プロトコル機構と実質的に無関係にな
る、ネットワーク通信プロトコルを提供することである
。

本発明のもう１つの目的は、中間交換ノードでメツセー
ジを蓄積する必要がなく、回線争奪のない伝送経路にそ
ってメツセージ部分をただちに前進させる、ネットワー
ク通信プロトコルを提供することである。このプロトコ
ルは、回線争奪がある段階が全メツセージのために十分
なバッファ空間を有しなくても、この段階への伝送経路
に沿ってメツセージを前進させることができる。さらに
、データの喪失も、回線争奪が起こったときネットワー
クを介するメツセージ伝播の劣化も生じない。

本発明の追加の目的は、個々のメツセージがメツセージ
・セットアツプのためにインターフェースの利用を必要
とせず、かつメツセージがリンクを介して伝送された直
後に２つのノード間のリンク制御を放棄するという、プ
ロトコルを使用して付随的に必要となる操作が最小とな
る通信ネットワークを提供することである。

Ｄ１問題点を解決するための手段 本発明は、データ通信ネットワーク用のデータ転送プロ
トシルで具体化される。ネットワークは、データの送信
、データの受信、またはデータの送受信を行なうことの
できる多数のノードを有する。

各−受信ノードは、それが結合されている送信ノードに
よって提供されるメッセージ・データを一時的に保持で
きるバッファを有する。このプロトコルによると、受信
ノードは、そのバッファが完全に一杯になる前に、すな
わち受信ノードのバッファ内の使用可能な空間が送信ノ
ードと受信ノードの間のパイプライン中のデータによっ
て一杯になる状態に近づいたときにデータ送信を停止す
るよう、送信ノードに通知する。送信ノードはこの信号
に応答して、データ伝送が再開できることを示す信号を
受は取るまで受信ノードへのデータの伝送を停止する。

次に送信ノードは、受信ノードとの接続を断つことなく
、残りのデータを送信する。本発明の別の態様によれば
、送信ノードはデータの最終項目が送られるときを示す
信号を送る。この信号はデータと共にバッフ１に記憶さ
れ、それぞれ異なるメツセージに関連するデータを分離
するために使用される。このプロトコルにより、ネット
ワーク内の各ノードは、送信ノードと受信ノードの間の
信号伝播遅延に関係なく、連続したデータの流れを提供
することができる。

Ｅ、実施例 下記のシステムは、データ通信ネットワーク用のインタ
ーフェース・プロトコルの実施に関するものである。こ
のネットワークは、相互接続されたデータ交換ノードの
アレイを有し、各交換ノードはメツセージ送信セフシ日
ンとメツセージ受信セクションを持つ。このプロトコル
は、ある１つのノードのメツセージ送信セクションとデ
ータの送信先のノードのメツセージ受信セクシ１ンの間
のインターフェースを規定する。このインターフェース
は、２つのノードを接続するデータ・リンクを介する信
号伝播遅延が１ブロック周期より大きい場合に特に重要
である。この場合、ノード間の信号伝播遅延によってネ
ットワークの伝送効率が著しく低下する可能性がある。

前記のプロトコルは、伝送ノードと受信ノードの間の信
号伝播遅延とは実質上無関係に働く。このプロトコルに
よると、各メツセージは、そのネットワークを通る経路
を規定する情報を含む。メツセージはネットワーク中を
ノードからノードへと段階的に進み、選択した経路が遮
断されたとき、各ノードはメツセージの一部または全部
を緩衝記憶する。メツセージが溝杯のバッファを有する
受信ノードに伝送される場合、送信ノードと受信ノード
の間の経路は、受信ノードのバッファ空間が使用可能に
なるまで開放されたままである。送信ノードと受信ノー
ドの間のこのインターフェースを管理するプロトコルに
よれば、不十分なバッファ空間によるデータの喪失がな
いこと、及びネットワークを通る際のメツセージの遅延
が最小におさえられることが保証される。

第１図は、それぞれ局所記憶装置ＭＯ〜Ｍ６３を仔する
６４台のプロセッサＰＯ−Ｐ６３を含む並列処理システ
ムの構成図である。このシステムでは、各プロセッサＰ
Ｏ〜Ｐ６３はそれぞれ、２つの別々のデータ通信ネット
ワーク１００．１１０を介して、他のプロセッサＰＯ〜
Ｐ６３のいずれとも通信することができる。プロセッサ
ＰＯ〜Ｐ８３は、当該のネットワーク・インターフ１−
ス回路１０Ａ−Ｉ６３Ａを介してネットワーク１００に
データを供給し、ネットワーク１１０からデータを受は
取る。同様に、インターフェース回路ｌ０Ｂ−１８３Ｂ
は、ネットワークｔｉｏにデータを供給し、ネットワー
ク１００からデータを受は取るために、当該のプロセッ
サＰＯ〜Ｐ８３によって使用される。両方のデータ通信
ネットワーク１００．１１０は同じもので、ともにデル
タ型である。

各ネットワークはそれ自体６４台のプロセッサすべてに
接続され、したがってどのプロセッサもこのシステム中
の他の任意のプロセッサの記憶装置との間でデータを送
受することができる。本発明の実施例では、２つのネッ
トワーク１００．１１０を使用するのは、複数のプロセ
ッサが同時に相互の記憶装置と通信しようとするときに
発生するデッドロック状態を回避するためである。デッ
ドロック状態になると、各プロセッサからのメツセージ
が、他のプロセッサからのメツセージの経路を阻止する
。

下記の本発明の実施例では、プロセッサＰＯ〜Ｐ６３は
、一方のネットワーク１００を使ってシステム内の他の
プロセッサの記憶装置からのデータを要求し、記憶装置
ＭＯ−Ｍ８３は、もう一方のネットワーク１００を使っ
て他のプロセッサからのデータ要求に応える。さらに、
これらのネットワーク１００．１１０はプロセッサ開割
込みを用いた直接プロセッサ間通信に使用できる。

第２図は、ネットワーク１００またはネットワーク１１
０として使用するのに適した回路の構成図である。第１
図との一貫性を持たせるために、第２図のネットワーク
をデータ通信ネットワーク１００とする。第２図の回路
は、４列に構成された４８個の４ｘ４交換ノードを含む
。各交換ノードは、その４つの入力ポートの１つに供給
されたデータを、その４つの出力ポートの１つに選択的
に結合することができる。後で述べるように、前述の並
列処理システムで使用される交換メートは、メツセージ
・ヘッダに含まれる経路指定情報に基づいて、メッセー
ジ・データを特定の入力ポートから特定の出力ポートに
経路指定する。

第２図に示すネットワーク１００は次のように構成され
ている。第１列（ｉも左側）の各ノードは、４つのプロ
セッサからデータを受は取り、このデータを第２列の２
つの交換ノードへ転送するように結合されている。たと
えば交換ノード２１０は、プロセッサＰＯ，Ｐｉ、Ｐ２
、Ｐ３からデータを受は取り、このデータを交換ノード
２４２．２４４に供給するように結合されている。第２
列の各ノードは、第１列の４つの交換ノードからデータ
を受は入れ、このデータを第３列の４つの交換ノードに
供給するように構成されている。たとえばノード２４２
は、ノード２１０．２１２．２１４．２１Ｅ３からデー
タを受は取り、データをノード２５８．２６２．２６６
．２７０に供給するように結合されている。第３列の交
換ノードは、第２列の４つの交換ノードからデータを受
は取り、このデータを第４列の４つの交換ノードに供給
するように結合されている。たとえばノード２５８は、
ノード２４２．２４Ｂ、２５０．２５４からデータを受
は入れ、それをノード２７４．２７Ｂ、２７８．２８０
に供給する。最後に、第４列のノードはそれぞれ、第３
列の２つのノードからデータを受は入れ、それをプロセ
ッサＰＯ〜Ｐ８３のうちの４台に供給するように構成さ
れている。たとえばノード２７４は、ノード２５８．２
８０からデータを受は取り、このデータをプロセッサＰ
Ｏ１ＰＬ、Ｐ２、Ｐ３に供給するように結合されている
。第２図の交換ノードの配置により、プロセッサＰＯ−
Ｐ８３のいずれも、デッドロック状態に遭遇することな
しに、他のいずれかのプロセッサへのデータ送信とそれ
からのデータ受信を同時に行なうことができる。

ネットワーク中でメツセージが取る経路は、その原始プ
ロセッサによって決定される。この経路はメツセージ・
ヘッダ中に数値の列としてコード化されている。本発明
のこの実施例では、このコードはネットワーク内の交換
ノードの各段ごとに１つの２ビツト値を含む。第３図で
、４段のネットワークがそれぞれ４列の交換ノードで表
されている。メツセージ・ヘッダ中の最初の経路指定値
は、原始プロセッサが結合されている交換ノードの２つ
の活動出力ポートの１つにメツセージを経路指定する。

第２の値は、最初の値によって選定された第２桁のノー
ドの４つの出力ポートの１つにメツセージを経路指定す
る。同様に、第３及び第４の値は、それぞれネットワー
クの第３列及び第４列のノードを通る経路を選定する。

ネットワークの第４列の選定された交換ノードの選定さ
れた出力ポートは、そのメツセージの宛先プロセッサに
結合されている。

一般に、ネットワークを介するメツセージ伝送は次のよ
うに行なわれる。原始プロセッサはメツセージと、宛先
プロセッサに伝送するために選定された経路を指示する
経路指定データを生成する。

このメツセージは、ネットワークの第１列の交換ノード
に供給される。選定された経路が開いている場合は、こ
のノードは、ヘッダ・データで指示されるように、デー
タを経路中の次のノードに転送し、そのノードはデータ
を経路中のさらに次のノードに転送し、以下同様にして
データが宛先プロセッサに到着するまで次々に転送する
。一方、次、のノードへの経路が経路途中のある段階で
閉じている場合には、送信ノードはバッファに入るだけ
のメッセージ・データを一時的に記憶する。以前に開い
ていた経路が閉じられたときは、その経路が再び開くま
でデータ伝送は停止される。以前に閉じていた経路が開
いたときは、データ伝送はそれが中断された点から再開
される。

第３図は、交換ノード２１０〜３０６の１つとして使用
するのに適した回路を示す構成図である。

この説明では、この回路をノード２４２とする。

第３図の回路は４つの同じメツセージ受信装置と４つの
同じメツセージ送信装置を有する。話を簡潔にするため
、１つのメツセージ受信装置３１０と１つのメツセージ
送信装置３３０のみについて詳細に説明する。さらに、
そうするのが役に立つ場合には、メツセージ受信装置３
１０とメツセージ送信装置３３０の間のメツセージの例
を用いて、交換ノード内のメツセージ受信装置とメツセ
ージ送信装置の間の通信の一般原理を示す。

次に、あるノードのメツセージ送信装置と、データ供給
先の別のノードのメツセージ受信装置の間のインターフ
ェース・プロトコルについて説明する。この説明の後に
、第３図を参照して交換ノードの回路について機運し、
それから第４図と第５図を参照してインターフェース・
プロトコルを実施する回路についてさらに詳しく説明す
る。

第３図で、交換ノード２４２のメツセージ受信装置３１
０は、第２図と第４図に示すように、後述の伝送チャネ
ル２１１を介して交換ノード２１０のメツセージ送信装
置に結合されている。チャネル２１１は、第２図ではノ
ード２１０の第１出カポートからノード２４２の第１人
力ポートに延びる１ノｉ向性のものとし１ζ小しである
が、ｆヤネル２１１は、第３図と第４図ζＪ示すよう（
ζ、実際には信号を両方向に搬送する。本発明のこの実
施例では、８ビツトのメッセージ・データイ５号と１ビ
ツトのパリデイ信号が、ノード２１０がらノード２４２
へ９ビット信号１）　Ａ　Ｔ　Ａとして搬送される。デ
ータ有効信号ＤＶもノード２１０からノー・ド２４２へ
搬送される。しかし、送信可信号Ｃ８は伝送チャネル２
１１によっ°Ｃノード２４２がらノード２１０へ搬送さ
れる。

信号１）　Ａ　Ｔ　Ａは交換ノードに、メツセージ情報
、すなわち各クロック周期ごとに１つのメツセージ部分
（たとえば、８メツセージ・ビットと１バリデイ・ビッ
ト）を搬送する。データ有効信号ＤＶは原始プロセッサ
で生成され、全メツセージが経路を通過できるように、
メツセージの最後の有効部分をマークし、交換ネットワ
ーク中の選定された経路を１−分な時間開かれた状態に
保持するために使用される。本発明のこの実施例では、
信号Ｄ■は、メツセージの最終部分が伝送される最後の
りｌ″ｌツク周期以外の各クロック周期で７’ｌη動状
態にある。メツセージの最終部分を伝送する間は、信号
１−）Ｖは非活動状態にある。信号Ｉ）　Ｖの、二の形
式は、いつあるメツセージが終わって次のメツセージが
始まるかをン］＜す介在データの必要がなく、メツセー
ジの端末間バ、イブラインができる点で有利である。第
３図と第４図を参照しＣ次に述べるように、信号ＤＶは
そのメツセージとともにネットワークを通じて伝播４゛
る。

送信可信号Ｃ８は、ネットワーク内の各ノードの各メツ
セージ受（，３装置で生成され、メツセージ受信装置に
データを送るために結合されたノードのメソセージ送信
装置部分にロックされる。この信号は、たとえばそのメ
ツセージ用に選定された経路が閉じられたとき、メッセ
ージ・データの伝送を〜時的に停止するため、メツセー
ジ受信装置によって使用される。ロックされた４５号Ｃ
Ｓが活動状嘘になると、メツセージ送イ１装置は新しい
メツセージの伝送を開始できるようになり、あるいは、
信号Ｃ８が非活動状態になる前にメツセージが進行中で
あった場合は、送信装置はそのメツセージの送信をただ
ちに再開できるようになる。一方、信号Ｃ８が非活動状
態になったときは、メツセージ送信装置はメツセージの
現在送信中の部分を反復し１．その内部メツセージ供給
源（たとえば、データを送信装置に供給するメツセージ
受信装置のバッファ）に、メツセージの残りの部分を保
持するよう指令する。さらに、ラッチされた信号Ｃ８が
メツセージの進行中に非活動状態になったときは、メツ
セージ送信装置は信号１）　Ａ　Ｔ　Ａ及びＤＶの現在
の状態を保持し、その後のクロック・サイクル中それら
を反復する。信号ＤＡＴＡ及びＤＶの値は、ラッチされ
た信号Ｃ８が再び活動状態になるまで保持され、残りの
メッセージ・データはメツセージ受信装置に転送される
ようになる。

第３図を参照すると、メツセージ受信装置３１０内のレ
ジスタ３１４は、メツセージの各部分がノード２１０の
メツセージ送信装置によって供給されるとき、それを記
憶する。ノード２１０から供給されるデータ有効信号Ｄ
Ｖが、レジスタ３１４から供給される９ビツト・メツセ
ージ部分に連結され、その結果できる１０ビツト値がバ
ッファ記憶機構３１６、マルチプレクサ３１８の１つの
入力ポーと、及び経路復号回路３１３に供給される。バ
ッファ記憶機構３１６は、バッファ制御装置３１２によ
って、その入力ポートに供給された１０ビツト値を先入
れ先出し法で記憶し、記憶した値をマルチプレクサ３１
８の第２の入力ポートに供給するように条件付けられる
。本発明のこの実施例では、バッファ記憶機構３１６は
、３２個のメツセージ部分を保持するために十分な数の
記憶セルを有する。マルチプレクサ３１８は、バッファ
制御回路３１２から供給される信号ＭＸＣの入力を条件
として、レジスタ３１４から供給される１０ビツト値ま
たはバッファ３１６から供給される１０ビツト値のいず
れかをバスする。レジスタ３１４から供給される緩衝記
憶されないメッセージ・データは、次のノードへの経路
が開いており、かつバッファ記憶機構３１６が空のとき
にのみ、マルチプレクサ３１８によってバスされる。

経路復号回路３１３は、レジスタ３１４またはバッファ
３１６のいずれかによって供給されるメツセージ・ヘッ
ダに応答して、交換ノード２４２の４つのメツセージ送
信装置の１つを介してマルチプレクサ３１８から供給さ
れる出力信号のための経路接続を要求する。マルチプレ
クサ３１８の出力ポート及び他の３つのメツセージ受信
装置の当該のマルチプレクサ３３８．３５Ｂ、３７８の
出力ボートは、メツセージ送信装置３３０内のマルチプ
レクサ３２４の当該の入力ポーと、及び交換ノード２４
２内の他の３つのメツセージ送信装置のマルチプレクサ
３４４．３６４．３８４の当該の入力ポートにそれぞれ
結合されている。

経路復号回路３１３は、母線ＤＡＯ１ＤＡＩ、ＤＡ２、
ＤＡ３を介して伝送される４つの出力信号を、交換ノー
ドの各メツセージ送信装置に１つずつ供給する。他の３
つのメツセージ受信装置もそれぞれ経路復号回路３３３
．３５３．３７３を有し、それらの経路復号回路はそれ
ぞれ４つの出力信号を各メツセージ受信装置に１つずつ
供給する。経路復号回路は、−時に１つのメツセージ送
信装置のみに要求を行なう。要求は、それがメツセージ
送信装置によって受は入れられるまで、経路復号回路に
保持される。

この例のメツセージ送信装置３３０では、母線ＤＡＯ１
ＤＢＯ，ＤＣＯ１ＤＤＯを介して当該の経路復号回路３
１３．３３３．３５３．３７３から受は取った４つの経
路要求信号が、優先順位復号回路３２２の当該の入力ポ
ートに供給される。

優先順位復号器３２２には、その入力ポートに供給され
る活動要求の１つを選択し、この選択に基づいて、マル
チプレクサ３１８を、当該のマルチプレクサ３３８．３
５８または３７８からレジスタ３２６に供給される１０
ビツト値をゲートするように条件付ける回路が含まれて
いる。４つの要求信号のうちから選択するために、復号
器３２２で多くの優先順位方式が使用できる。本発明の
この実施例では、各要求側の優先順位が回転され、どの
待機要求も最終的には選択されることが保証される。

マルチプレクサ３２４からデータがパスされる先のレジ
スタ３２８は、交換ノード２６８からチャネルＡＯを経
由してラッチ３２８に供給される送信可信号Ｃ８°によ
って使用可能または使用禁止にされる。レジスタ３２８
から供給されるメツセージ部分は、チャネルＡＯを経由
して、信号ＤＡＴＡ°として交換ノード２５８のメツセ
ージ受信装置に供給される。データ有効信号は、信号Ｄ
ＡＴＡ’のメツセージ部分に対応するもので、レジスタ
３２６から供給され信号ＤＶ’としてノード２５８に供
給される１０ビツト値から分割される。

４つのメツセージ受信装置の経路復号器によって供給さ
れる経路要求信号のうちから選択を行なう他に、優先順
位復号器３２２はデマルチプレクサ３２１を、メツセー
ジ送信装置３３０にデータを供給すべく選択されたメツ
セージ受信装置の経路復号回路にラッチされた送信可信
号Ｃ８°をパスするように条件付ける。この信号は、経
路復号回路に、その経路要求が受は入れられたことを指
示する。デマルチプレクサ３２１は、母線ＤＡＯ１ＤＢ
Ｏ１ＤＣＯまたはＤＤＯのうちの１つを選択し、ラッチ
された信号Ｃ８′を当該の復号器３１３．３３３．３５
３または３７３に送り返すように条件付けられる。この
例では、選択された母線はＤＡＯであり、ラッチされた
送信可信号Ｃ８１は経路復号回路３１３に送られる。

復号回路３１３では、ラッチされた送信可信号Ｃ８′は
読取り許可信号ＲＥ’としてバッファ制御回路３１２に
パスされる。後で第４図を参照して説明するように、こ
の信号は、バッファ３１６を、信号Ｃ８°が活動状態の
ときはメッセージ・データをマルチプレクサ３１８に送
り、信号Ｃ８゜が非活動状態のときは、メッセージ・デ
ータの送信を停止するように条件付けるために使用され
る。

第４図は、ノード２１０のメツセージ送信装置の一部分
及びノード２４２のメツセージ受信装置３１０の一部分
で使用される回路の詳細を示す構成図である。第１図に
示すネットワーク１００１１１０の交換ノードのメツセ
ージ送信装置とメツセージ受信装置、及びネットワーク
・インターフェース回路ｌ０Ａ−Ｉ６３ＡとＩＯＢ〜Ｉ
（３３Ｂで、同じ回路が使用されている。第４図に示す
回路には、入力レジスタ３１４、バッファ３１６、及び
先に第３図を参照して説明したマルチプレクサ３１８が
含まれる。第４図に示す他の要素は、すべてバッファ制
御回路３１２の構成要素である。

この回路は前述のノード・インターフェース・プロトコ
ルの実施態様を例示したものである。

第４図で、交換ノード２１０のメツセージ送信装置の出
力レジスタ３２６°が、前述の９ビット信号Ｄ　Ａ、　
Ｔ　Ａと１ビット信号ＤＶを含む１０ビツトの出力信号
を供給する。これらの信号は、伝送チャネル２１１を経
由して交換ノード２４２に搬送され、それから図のよう
に分かれて、それぞれメツセージ受信装置３１０内の入
力レジスタ３１４とラッチ４．１０に送られる。

レジスタ３１４とラッチ４１０は、後述のプログラマブ
ル送信可遅延要素４３６によって生成される使用許可信
号ＥＮＲに応答する。信号ＥＮＲが活動状態のときは、
ラッチ４１０から供給されるデータ有効信号がレジスタ
３１４から供給されるメツセージ部分と連結されて１０
ビツト値を生成し、それが前述のバッファ３１６とマル
チプレクサ３１８に供給される。ラッチ４１０から供給
されるデータ有効信号もラッチ４１４に送られる。

ラッチ４１４は信号ＥＮＲに応答して、その入力ポート
に供給されたデータ有効信号をロードする。

しかしこのデータ有効信号は、ラッチ４１０から供給さ
れるデータ有効信号よりも１クロツタ周期だけ遅れる。

ラッチ４１０．４１４の出力信号は、ＯＲゲート４１６
の当該の入力端子に供給される。

ＯＲゲートによって生成される出力信号は、レジスタ３
１４からバッファ３１６に供給される各メツセージ部分
に対して活動状態にある。

ＯＲゲート４１６の出力信号は信号ＥＮＲと組み合わさ
れて、書込みアドレス生成機構４２２のための使用許可
信号ＷＲＥＮを生成する。信号ＷＲＥＮが活動状態にな
ると、書込みアドレス生成機構４２２は書込みアドレス
値Ｗ　ＲＡ　Ｉ）をクロック信号ＢＣＫの各周期ごとに
１ずつ増分する。アドレス値ＷＲＡＤがバッファ３１８
に供給されると、バッファがその入力ポートに１０ビツ
ト・データ値を記憶する。

バッファ３１６の読取りアドレス入力ポートに供給され
る読取りアドレス値ＲＤＡＤに応答して、バッファ３１
６からデータ値が読み取られる。読取りアドレス値ＲＤ
　Ａ　Ｉ）は、経路復号回路３１３から供給される読取
り許可信号ＲＥが活動状態のとき、クロック信号ＢＣＫ
の各周期ごとに１ずつ増分される。

読取りアドレス値ＲＤＡＤは常に書込みアドレス値ＷＲ
ＡＤ以下である。ＷＲＡＤとＲＤＡＤの差は、バッファ
記憶機構３１６内の使用可能な記憶セルの数に等しい。

この差を使って、前記のプロトコルを実施し、バッファ
が空になってメツセージのために所望される経路が開い
たときに、バッファ３１６を迂回してメッセージ・デー
タを経路指定する。

ＷＲＡＤとＲＤ　Ａ、　Ｄの差は、それぞれ書込みアド
レス生成機構４２２と読取りアドレス生成機構４２４か
ら信号Ｗ　ＲＡ　Ｉ）及び信号ＲＩ）　Ａ　Ｄを受は取
るように結合されたモジューロ３２減算器４３０によっ
て生成される。減算器４３０は信号ＲＤＡＤの値から信
号ＷＲＡＤの値を差し引き、その結果を比較機構４３２
の入力ボートの１つに入れる。比較機構４３２の他の入
力ポートは、プログラマブルしきい値レジスタ４３４か
ら供給されるしきい値を受は取るように結合されている
。比較機構の出力信号は、減算器から供給される値がし
きい値より大きい場合に活動状態になり、ＯＲゲート４
３３の１つの入力端子に供給される。ＯＲゲート４３３
の他の入力端子は、読取り許可信号ＲＥと、減算器４３
０から供給される値がしきい値と等しいときに活動状態
になる比較機構の別の出力信号との論理ＡＮＤを受は取
るように結合される。

この出力信号はＡＮＤゲート４３５によって供給される
。ＯＲゲート４３３の出力信号はラッチ４１２に結合さ
れ、このラッチは該出力信号を伝送チャネル２１１を介
して信号Ｃ８としてノード２１０に供給する。

バッファが一杯になる前に送信可信号Ｃ８が非活動状態
になることができるように、いつバッファ３１６がほぼ
一杯になるかを決定するプログラマブルしきい値レジス
タ４３４がメツセージ受信装置中に設けられている。こ
の機構により、追加のメツセージ部分が必要な場合に、
予想可能な数の追加メツセージ部分のために使用できる
空間がバッファ３１６内にあることが保証される。この
機構を実施するために、ネットワークを最初に構成する
ときに、プログラマブルしきい値レジスタ４３４を、所
定の数のメツセージ部分を表す値を持つように設定する
。この値は、活動状態の信号Ｃ８に応答するメツセージ
送信装置内での遅延のために、メツセージ受信装置に到
達すると予想できるメツセージ部分の最大数と少なくと
も同じである。

したがって、設定された値は、ノード２１０と２４２の
間の往復信号伝播遅延を含む時間を規定するクロック周
期の数を含む。すなわち信号Ｃ８がデータ送信装置に到
達するまでの遅延と、伝送されたデータが受信装置に到
達するまでの遅延である。プログラマブルしきい値レジ
スタ４３４は、たとえば走査線ＳＣＮを用いてプログラ
ミングできる。走査線ＳＣＮは、長桁シフト・レジスタ
中のすべてのフリップ・フロップをリンクする信号経路
であり、レジスタ４３４を構成するフリップ・フロップ
も含む。この信号経路は、テスト目的及び有限状態マシ
ンの状態を初期値に設定する目的に使用される周知の装
置である。読取り許可信号ＲＥが活動状態になると、デ
ータはバッファ３１６からノード２４２のメツセージ送
信装置に転送される。バッファ内の使用可能な空間の量
がしきい値と同じになり、そしてそれを越えると、ＯＲ
ゲート４３３によって供給される信号は再び活動状態に
なり、活動状態の信号Ｃ８が交換ノード２１０に送られ
る。

しかしながら、ノード２１０と２４２の間の信号伝播遅
延のために、レジスタ３１４への入力端でデータがただ
ちに使用可能ではない。この遅延を補償するため、メツ
セージ受信装置は、レジスタ３１４の入力ポートに存在
するデータがいつ有効であり、ラッチすべきかを確定す
る、プログラマブル送信可遅延機構を育する。メツセー
ジ送信装置は信号Ｃ８に応答するためにいくつかのクロ
ック周期を要するので、メツセージ受信装置は、それ自
体のデータ入力論理を使用可能または使用禁止にするク
ロック周期を厳密に決定するための回路を含むことが望
ましい。

信号Ｃ８に対するメツセージ送信装置の応答の遅延は、
所与のネットワーク構成に対して実質上固定しており、
各リンクごとに予め決めることができる。この例では、
信号Ｃ８は、ノード２１０と２４２の間の往復伝播遅延
と実質上同じ時間だけ遅れ、入力データのラッチを開始
または停止するために使用される。第４図に示す回路で
は、この遅延機能はプログラマブル遅延エレメント４３
６によって行なわれ、このエレメントは、最初にネット
ワークが構成するときに、使用許可信号ＥＮＲを生成す
る信号Ｃ８を遅らせるようにプログラミングされる。こ
の遅延エレメントは、プログラマブルしきい値レジスタ
４３４に関して説明したように、走査線ＳＣＮを用いて
プログラミングされる。信号ＥＮＲはデータ入力レジス
タ３１４、ラッチ４１０．４１１及びＡＮＤゲート４１
８に供給される。

前述のように、バッフ１３１６が空で、メツセージのた
めに選定された経路が開いているときは、本発明のこの
実施例で使用されている回路はバッファ３１６を迂回し
て、マルチプレクサ３１８に直行する経路をメツセージ
に指定する。この機能を実施する回路は、減算器４３０
の出力ボートに結合された復号器４２８を含む。復号器
４２８は、減算器によって供給される値がＯのときだけ
活動状態となる出力信号Ｏ８を供給する。この条件はバ
ッフ１３１６が空のときに発生する。信号Ｏ８は経路復
号回路３１３に送られ、バッファ３１６から供給される
メツセージではなくレジスタ３１４から供給されるメツ
セージからの経路情報を使用するように、経路復号回路
を条件付ける。マルチプレクサ３１８は信号Ｏ８に応答
して、バッファ３１６が空のときに、レジスタ３１４か
ら供給される１０ビット信号をノード２４２のメツセー
ジ送信装置に経路指定する。

レジスタ３１４から供給されるメツセージ部分がバッフ
ァ３１６を迂回してマルチプレクサ３１８に向かう経路
を指定されるときは、そのメツセージ部分はバッファ３
１６にも書き込まれる。しかし、読取りアドレスＲＥＡ
Ｄは書込みアドレスＷＲＡＤによりロック・ステップ方
式で増分されるので、バッファは「空」のままであり、
したがって減算器４３０から供給される出力信号はＯの
値に保持される。

第５図はインターフェースを通るメツセージの通過を表
す信号タイミング図であり、第４図に示したインターフ
ェース回路の動作を説明するものである。第５図の例で
は、ノード２１０と２４２の間の信号伝播遅延は３クロ
ック周期であり、使用可能なバッファ空間がないときは
、メツセージ受信装置３１０は３クロック周期遅れる。

この例の開始時にはバッフＴ３１６は空でないと仮定す
る。この例では、ノード２１０．２４２によって使用さ
れるクロック信号ＡＣＫ、ＢＣＫは実質的に同じである
と仮定する。

第５図で、信号ＤＶとメツセージ部分Ｄ１は、時間間隔
１の開始時に、ノード２１０の出力ポートで活動状態に
なる。３クロック周期後に、時間間隔４の開始時に、信
号ＤＶとメツセージ部分Ｄ１は、それぞれラッチ４１０
とレジスタ３１４の入力ポートに伝播している。時間間
隔５の間に、メツセージ部分Ｄ１がバッファ記憶機構３
１６に供給され、書込みアドレス値ＷＲＡＤが増分され
る。

時間間隔５でＷＲＡＤが増分されると、ＷＲＡＤとＲＤ
ＡＤの差はレジスタ４３４中で設定されたしきい値と同
じになる。したがって時間間隔６の間、ラッチ４１２か
ら供給される信号Ｃ８は非活動状態になり、３クロック
周期の問罪活動状態のままとなる。時間間隔６から３ク
ロック周期後の時間間隔９で、信号Ｃ８は交換ノード２
１０に伝播しており、時間間隔１０では信号Ｃ８はラッ
チ３２８１に記憶されており、交換ノード２１０の出力
レジスタ３２θ°を使用禁止にしている。

使用禁止になると、出力レジスタ３２６゛はメツセージ
部分とその相当するデータ有効信号ＤＶをそれぞれの現
在値に保持する。

信号Ｃ８は、時間間隔９の間ラッチ４１２の出力端子で
活動状態となり、時間間隔１２の間に交換ノード２１０
に伝播し、時間間隔１３の間に出力レジスタ３２６′に
伝播する。こうしてメツセージ部分ＤＩＯは、時間間隔
１０〜１３の間ノード２１０の出力ポートに保持され、
時間間隔１３〜１６の間はノード２４２の入力ポートで
使用可能となる。

時間間隔１４．１５．１６の間、信号ＥＮＲは非活動状
態である。この信号はプログラマブル遅延エレメント４
３６から供給される信号ｃｓが遅延されたものである。

信号ＥＮＲが非活動状態のときはレジスタ３１４とラッ
チ４１０が使用禁止となり、書込みアドレス生成機構４
２２の増分が禁止される。したがって、この時間間隔に
供給されるデータ値はバッファ記憶機構３１６に記憶さ
れない。しかし、時間間隔１７の間は信号ＥＮＲは活動
状態となり、保持されたメツセージ部分Ｄ１０がバッフ
１３１６に記憶される。

時間間隔１８の間、ラッチ４１０に送られる信号ＤＶは
非活動状態となり、時間間隔１８の間に供給されたメツ
セージ部分Ｄ１２がメツセージの最後のデータ部分であ
ることを示す。ラッチ４１０．４１４とゲート４１Ｅｉ
、４１８の活動によって、このメツセージ部分はバッフ
ァ記憶機構３１６に記憶される。そして時間間隔１８の
終りにバッフＴ３１６は全メツセージを保持する。メツ
セージ部分は、ノードへのメツセージ伝送が中断された
という指示なしに、連続して記憶位置に入れられる。

上述の発明は、これによって特定の原始プロセッサから
の伝送速度が、その原始プロセッサと宛先プロセッサの
間の伝播遅延と本質的に無関係になるので、他のネット
ワーク・プロトコルに優る性能上の利点をもたらす。個
々のメツセージは伝送が完了するまでその経路中に保持
されるので、メッセージ長はネットワーク中で使用され
るバッファの大きさとは実質的に無関係である。さらに
、メツセージは阻止されたノードに遭遇するまでネット
ワーク中を前進できるため、メツセージのための経路を
設定するのに必要な時間遅延が、全経路を保存するため
に必要な時間から、メツセージを予め阻止されたノード
から宛先プロセッサへ進めるのに必要な時間にまで減少
する。さらに、各メツセージはネットワーク中を一度に
１ノードずつ自動的に送られるため、このプロトコルで
はネットワーク上での経路を旨定のオーバーヘッドが最
小となる。

Ｆ０発明の効果 本発明によれば、ネットワーク内の各ノードが送信ノー
ドと受信ノードの間の信号伝播遅延に関係なく連続した
データの流れを提供することが可能になる。

【図面の簡単な説明】

第１図は、代表的な並列処理システムの構成を示すブロ
ック図である。 第２図は、第１図に示す並列処理システムでの使用に適
したデータ通信交換システムの全体構造を示すブロック
図である。 第３図は、第２図に示すデータ通信交換システムで使用
される交換ノードの１つの構造を説明するための構成図
である。 第４図は、あるノードの送信部とそれに接続された別の
ノードの受信部の間のインターフェースを示す構成図で
ある。 第５図は、第４図に示すインターフェース回路の作動を
説明するための信号タイミング図である。 ＰＯ−ＰＯ３・・・・プロセッサ、ＭＯ〜Ｍ６３・・・
・局所記憶装置、ｌ０Ａ−Ｉ８３・・・・ネットワーク
・インターフェース回路、１００１１１０・・・・デー
タ通信ネットワーク、２１０．２１２．２１４．２１６
．２４２．２４４．２５８．２６０．２７４．２７８．
２８６．２８８・・・・交換ノード、２１１、・・・・
送信チャネル、３１０・・・・メツセージ受信装置、３
１２・・・・バッファ制御回路、３１３・・・・経路復
号回路、３１４．３２８・・・・レジスタ、３１６・・
・・バッファ記憶機構、３１８．３２４・・・・マルチ
プレクサ、３２１・・・・デマルチプレクサ、３２２・
・・・優先順位復号回路、３２８・・・・ラッチ。 第１鉛 上列処理シス″ｒへ

Claims (2)

【特許請求の範囲】
1. （１）データ通信ネットワークの第１のノード中のメッ
   セージ送信装置と該ネットワークの第２のノード中のメ
   ッセージ受信装置との間でのデータ通信方法であって、 ａ、上記メッセージ送信装置から上記メッセージ受信装
   置へメッセージ・データを送るステップと、 ｂ、上記メッセージ・データを上記メッセージ受信装置
   中のバッファに記憶するステップと、ｃ、上記記憶され
   たメッセージ・データを上記バッファから検索するステ
   ップと、 ｄ、上記バッファ中の使用可能な記憶位置の数と０より
   大なる閾値とを比較し、前者が後者より小さくなると上
   記メッセージ送信装置に対してメッセージ・データの送
   信を停止するよう通知し、前者が後者より大きくなると
   上記メッセージ送信装置に対してメッセージ・データの
   送信を再開するよう通知するステップ、 を有することを特徴とする方法。
2. （２）一連のメッセージ・データ部分を供給し且つ上記
   一連のメッセージ・データ部分の供給を選択的に停止又
   は再開するための制御信号に応答するメッセージ伝送手
   段を含む交換ノードと、 上記交換ノードの上記メッセージ伝送手段と結合されて
   なる、上記一連のメッセージ・データ部分を伝えるため
   の信号伝送手段と、 上記信号伝送手段と結合されてなる、上記一連のメッセ
   ージ・データ部分を受信するための信号受信手段と、 上記信号受信手段に含まれてなり、上記一連のメッセー
   ジ・データ部分を個々に記憶位置に記憶するためのバッ
   ファ手段と、 上記信号受信手段に含まれ且つ上記バッファ手段に結合
   されてなり、上記バッファ手段の使用可能な記憶位置の
   数と０より大なる閾値とを比較し、前者が後者より小な
   るときは上記一連のデータ部分の送信を停止し、前者が
   後者より大なるときは上記一連のデータ部分の送信を再
   開するように、上記メッセージ伝送手段を条件づけるべ
   く、上記制御信号を生成する制御手段、 を含んでなるデータ通信システム。