JPH077661A - 撮影装置 - Google Patents

Abstract

(57)【要約】 【目的】 単板式あるいは２板式のＣＣＤ撮像素子を用
いたカラービデオカメラに画像処理を用いた手振れ補正
装置を組み合わせる場合、色分離処理を正しく行うこと
ができる撮影装置を得る。 【構成】 フィールドメモリに映像信号を記憶する際
に、常に奇数あるいは偶数のどちらかのアドレスから書
き込むように制御し、読み出し時に読み出し開始アドレ
スの再下位ビットを参照すれば、読み出し開始アドレス
が奇数アドレスか偶数アドレスかを判別できるように
し、これを基準にして輝度信号、色信号分離手段の動作
を制御することにより、輝度信号・色信号分離手段にお
いて各画素の色成分に応じた動作を実現することができ
る。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、手振れ補正装置および
画像拡大装置などを備え、フィールドメモリを用いた画
像処理を行うビデオカメラなどの撮影装置に関する。

【０００２】

【従来の技術】近年、ビデオカメラ搭載機能として注目
されつつある画像処理を用いた手振れ補正装置および画
像拡大装置は、１フィールド内で画像加工を行うために
フィールドメモリを必要とする。以下にその１例として
特開昭６３−１６６３７０号公報に記載されている手振
れ補正装置を示す。

【０００３】図５は従来のフィールドメモリ装置を含む
手振れ補正装置の全体構成を示すブロック回路図であ
る。図において、５０１は映像信号入力端子、５０２は
Ａ／Ｄ変換器であり、映像信号入力端子５０１に入力さ
れた映像信号をデジタル信号に変換する。５０３はフィ
ールドメモリであり、Ａ／Ｄ変換器５０２でデジタル信
号に変換された映像信号を１フィールド分記憶する。５
０４は動きベクトル検出回路であり、Ａ／Ｄ変換器５０
２が出力する。５０５はメモリコントローラであり、動
きベクトル検出回路５０４の出力に応じて、フィールド
メモリ５０３の読み出しを制御する。５０６は補間拡大
回路であり、メモリ５０３から読み出された映像信号を
補間、拡大する。５０７はＤ／Ａ変換器であり、補間回
路５０６の出力信号をアナログ信号に変換して出力す
る。

【０００４】次に、動作について説明する。映像信号入
力端子５０１に入力された映像信号はＡ／Ｄ変換器５０
２でデジタル信号に変換される。Ａ／Ｄ変換器５０２の
出力はフィールドメモリ５０３および動きベクトル検出
回路５０４にそれぞれ送出される。動きベクトル検出回
路５０４は公知の代表点マッチング法により１フィール
ド毎の画像の動きベクトルを検出し、メモリコントロー
ラ５０５に出力する。

【０００５】また、フィールドメモリ５０３にはＡ／Ｄ
変換器５０２の出力する映像信号１フィールド分が書き
込まれる。メモリコントローラ５０５は動きベクトル検
出回路の出力に応じてフィールドメモリ５０３の書き込
み読み出しを制御する。ここで、フィールドメモリ５０
３にＡ／Ｄ変換器５０２の出力を書き込む際には、１フ
ィールド分全画面を書き込むが、これを読みだす際に
は、書き込み画面より小さな画面領域を読み出し、その
読み出し位置は動きベクトル検出回路５０４の出力する
アドレスに応じて変化させる。これにより、画振れを低
減することができる。

【０００６】その原理を図により説明する。図６は画振
れ補正の原理を示す図である。図において、６０１はフ
ィールドメモリ６０３に書き込まれる画面、６０２ａお
よび６０２ｂはフィールドメモリ６０３から読みだされ
る画面、６０３ａおよび６０３ｂは画面内の被写体であ
る。あるフィールドにおいて、書き込み画面６０１内の
被写体６０３ａが、画振れのためにその次のフィールド
で６０３ｂの位置に移動し、その時の動きベクトルがΔ
ｖだったとすれば、読み出し画面を６０２ａの位置か
ら、６０２ｂの位置にΔｖだけ移動させることにより読
み出し画面内の被写体は一定の位置に固定することがで
きる。上記の動作を１フィールド毎に繰り返すことによ
り、撮影画像に含まれる連続的な画振れを除去すること
ができる。従って、メモリコントローラ５０５の出力す
るフィールドメモリ５０３の読み出しアドレスは、その
初期値に画振れ補正動作開始時からの動きベクトルの積
算値ΣΔｖを加算したものとすればよい。上記のように
して画振れを補正された映像信号は補間拡大回路５０６
において、入力画面のサイズに補間・拡大され、Ｄ／Ａ
変換器５０７によってアナログ信号に変換されて出力さ
れる。

【０００７】ところで、フィールドメモリへの映像信号
の書き込みを常に同じアドレスから行うと、画像の切り
出しを行った場合に読みだしアドレスに書き込みアドレ
スが追いつく場合が発生する。これを防止する方法とし
ては特開平２−１０９４７４号公報に示された画像メモ
リ装置の制御方法などがある。

【０００８】すなわち、フィールドメモリに書き込まれ
ている第１フィールドの映像信号読みだし領域が決定す
れば、続く第２フィールドの映像信号の書き込み開始行
アドレスを第１フィールドの読みだし終了行アドレスの
次のアドレス以降に設定する。また、行アドレス制御に
おいて、最大行アドレスと最小行アドレスが連続したリ
ング状に扱うようにする。たとえば、行アドレスが０か
ら３０３までのフィールドメモリを使用した場合には、
カウント値が３０３までくると０にクリアされるような
行アドレスカウンタを使用すればよい。

【０００９】図７は従来の手振れ補正装置におけるフィ
ールドメモリの行アドレス制御のタイミングチャートで
ある。図において、縦軸は行アドレス、横軸は時間、実
線は書き込み行アドレス、点線は読み出し行アドレスを
それぞれ示し、書き込まれた画像の縦・横とも１／２の
領域を読みだしている。図より、この方式を用いれば書
き込み行アドレスと読み出し行アドレスが競合すること
を防止できることが分かる。

【００１０】以上述べたような手振れ補正装置をビデオ
カメラに組み込めば、手持ち撮影でも安定した撮影が実
現できて便利である。現在、家庭用ビデオカメラとして
主流になっているものは、ＣＣＤ撮像素子を用いた単板
式カラービデオカメラである。その全体構成の一例を示
すブロック回路図を図８に示す。図において、１はレン
ズであり、光学像を結像する。２は色分離フィルタであ
り、レンズ１が結像した光学像を４種類の色成分に分離
する。３はＣＣＤ撮像素子であり、レンズ１が結像し、
色フィルタ２によって色成分別に分離された光学像を電
気信号に変換する。４はＡ／Ｄ変換器であり、ＣＣＤ固
体撮像素子からの映像信号をデジタル信号に変換する。
８は奇数画素ラッチ回路であり、Ａ／Ｄ変換器４が出力
する奇数列めの画素のデータをラッチする。９は偶数画
素ラッチ回路であり、Ａ／Ｄ変換器４が出力する偶数列
めの画素のデータをラッチする。

【００１１】１０は加算器であり、第１の奇数画素ラッ
チ回路８の出力する奇数列めの画素のデータと、偶数画
素ラッチ回路９が出力する偶数列めの画素のデータを加
算し、輝度信号成分を得る。１１は減算回路であり、奇
数画素ラッチ回路８の出力信号から偶数画素ラッチ回路
９の出力信号を減算し、線順次色差信号を得る。１２は
輝度信号ラッチ回路であり、加算器１０の出力信号をラ
ッチする。１３は色差線順次信号ラッチ回路であり、減
算回路１１の出力信号を２画素期間ラッチする。１４は
１Ｈ遅延回路であり、減算器１１の出力する線順次色差
信号を１水平期間遅延する。１５は色差線順次−同時変
換回路であり、色差線順次信号ラッチ回路１３の出力信
号と、１Ｈ遅延回路１４の出力信号から第１の色差信号
２Ｒ−Ｇを選択する２Ｒ−Ｇ選択スイッチ１６および第
２の色差信号２Ｂ−Ｇを選択する２Ｂ−Ｇ選択スイッチ
１７からなる。

【００１２】２１は第１のＤ／Ａコンバータであり、輝
度信号ラッチ回路１２の出力信号をアナログ信号に変換
する。２２は第２のＤ／Ａコンバータであり、色差線順
次−同時変換回路１５の２Ｒ−Ｇ選択スイッチ１６の出
力信号をアナログ信号に変換する。２３は第３のＤ／Ａ
コンバータで色差線順次−同時変換回路１５の２Ｂ−Ｇ
選択スイッチ１７の出力信号をアナログ信号に変換す
る。８２４は基準信号発生回路であり、ＣＣＤ撮像素子
３、奇数画素ラッチ回路８、偶数画素ラッチ回路９、色
差線順次−同時変換回路１５をそれぞれ制御する信号を
発生する。３１はＣＣＤドライバであり、基準信号発生
回路２４の出力信号に応じてＣＣＤ撮像素子３の動作を
制御する。

【００１３】次に、動作について説明する。レンズ１に
よって結像された光学像は、色分離フィルタ２によっ
て、４種類の色成分に分離される。図９は従来の撮影装
置の色分離フィルタのフィルタ構成を示す図である。フ
ィルタはＣＣＤ撮像素子のフォトダイオードの配列に応
じたマトリックス構造となっており、奇数行、奇数列の
フィルタはマゼンダ透過フィルタ、奇数行、偶数列のフ
ィルタはグリーン透過フィルタ、４の倍数−２行、奇数
列のフィルタはシアン透過フィルタ、４の倍数−２行、
偶数列のフィルタはイエロー透過フィルタ、４の倍数
行、奇数列のフィルタはイエロー透過フィルタ、４の倍
数行偶数列のフィルタはシアン透過フィルタである。

【００１４】色分離フィルタ２によって４種類の色成分
に分離された光学像はＣＣＤ撮像素子によって電気信号
に変換される。図１０はＣＣＤ撮像素子の構成を示す図
であり。図において、１００１はフォトダイオードであ
り、垂直方向と水平方向の２次元に配列され、色分離フ
ィルタ２を透過した光線量に応じた電荷を発生する。１
００２は垂直転送ＣＣＤであり、ホトダイオード１００
１の発生した電荷を蓄積し、ＣＣＤドライバ３１からの
垂直転送クロックに応じて垂直方向に電荷を掃き出す。
１００３は水平転送ＣＣＤであり、垂直転送クロックに
よって垂直転送ＣＣＤから掃き出された電荷をＣＣＤド
ライバ３１からの水平転送クロックに応じて水平方向に
掃き出し、映像信号として出力する。

【００１５】ＣＣＤ撮像素子３では、奇数フィールドで
は２ｎ−１行目と２ｎ行目（但しｎ＝１、２、３）の電
荷を加算して映像信号１ラインとし、また、偶数フィー
ルドでは２ｎ行目と２ｎ＋１行目の電荷を加算して映像
信号１ラインとして読み出す。ここで、色分離フィルタ
２のフィルタ配列は図９に示した通りであるから、奇数
フィールドにおいて奇数ラインの奇数画素はマゼンダ＋
シアン、奇数ラインの偶数画素はグリーン＋イエロー、
偶数ラインの奇数画素はマゼンダ＋イエロー、偶数ライ
ンの偶数画素はグリーン＋シアンの色成分を持つ。同様
にして偶数フィールドの奇数ライン奇数画素はシアン＋
マゼンダ、奇数ライン偶数画素はイエロー＋グリーン、
偶数ライン奇数画素はイエロー＋マゼンダ、偶数ライン
偶数画素はシアン＋グリーンの色成分を持つ。

【００１６】個体撮像素子３の出力する映像信号の奇数
画素は奇数画素ラッチ回路８に、偶数画素は偶数画素ラ
ッチ回路９にそれぞれラッチされる。加算器１０では奇
数画素ラッチ回路８の出力する奇数画素データと、偶数
画素ラッチ回路９の出力する偶数画素のデータを加算す
る。このとき、奇数フィールドにおける奇数ラインの色
成分はマゼンダ＋シアン＋グリーン＋イエローとなり、
これはＲＧＢ（レッド、グリーン、ブルー）表示をすれ
ば２Ｒ＋３Ｇ＋２Ｂとなって輝度信号に相当する。

【００１７】また、偶数ラインの色成分もマゼンダ＋イ
エロー＋グリーン＋シアンとなり、輝度信号となる。同
様にして、偶数フィールドにおいても奇数ライン、偶数
ラインとも輝度信号になり、加算器１０の出力は映像信
号の輝度成分となる。また、減算器１１では奇数画素ラ
ッチ回路８の出力する奇数画素のデータから偶数画素ラ
ッチ回路９の出力する偶数画素のデータを減算する。こ
のとき、奇数フィールドの奇数ラインでは（マゼンダ＋
シアン）−（グリーン＋イエロー）となり、これは２Ｂ
−Ｇに相当する。また、偶数ラインでは（マゼンダ＋イ
エロー）−（グリーン＋シアン）となり、２Ｒ−Ｇとな
る。

【００１８】同様にして、偶数フィールドの奇数ライン
では（シアン＋マゼンダ）−（イエロー＋グリーン）で
２Ｂ−Ｇに、偶数ラインでは（イエロー＋マゼンダ）−
（シアン＋グリーン）で２Ｒ−Ｇになる。したがって、
減算器１１の出力信号は２種類の色差信号がライン毎に
交互に現れることになる。

【００１９】さらに、減算器１１の出力信号は色差線順
次信号ラッチ回路１３を経由して１Ｈ遅延回路１４と、
色線順次−同時変換回路１５に送出される。また、１Ｈ
遅延回路１４は、色差線順次信号ラッチ回路１３の出力
信号をちょうど１水平期間遅延するので、奇数ラインの
時は２Ｒ−Ｇを、偶数ラインの時は２Ｂ−Ｇをそれぞれ
出力する。色線順次−同時変換回路１５では色差線順次
信号ラッチ回路１３の出力と１Ｈ遅延回路１４の出力を
ライン毎に交互に切り替える２Ｒ−Ｇ選択スイッチ１６
と２Ｂ−Ｇ選択スイッチ１７からなっており、２Ｒ−Ｇ
選択スイッチ１６は奇数ラインでは１Ｈ遅延回路１４の
出力を、偶数ラインでは色差線順次信号ラッチ回路１３
の出力をそれぞれ選択し、常に２Ｒ−Ｇを出力する。

【００２０】一方、２Ｂ−Ｇ選択スイッチ１７は奇数ラ
インでは色差線順次信号ラッチ回路１３の出力を、偶数
ラインでは１Ｈ遅延回路１４の出力をそれぞれ選択し、
常に２Ｂ−Ｇを出力する。このようにして、色差線順次
−同時変換回路１５では線順次に現れる色差信号を同時
信号に変換する。

【００２１】さらに、加算器１０の出力する輝度信号は
輝度信号ラッチ回路１２を経由して第１のＤ／Ａ変換器
２１によってアナログ信号に変換され、同様にして２Ｒ
−Ｇ選択スイッチ１６の出力する色差信号２Ｒ−Ｇは第
２のＤ／Ａ変換器２２で、２Ｂ−Ｇ選択スイッチの出力
する色差信号２Ｂ−Ｇは第３のＤ／Ａ変換器２３によっ
てそれぞれアナログ信号に変換される。なお、ＣＣＤ撮
像素子の動作タイミング、奇数画素ラッチ回路８と偶数
画素ラッチ回路９のラッチタイミング、色差線順次−同
時変換回路１５の切り替えタイミングはすべて基準信号
発生回路８２４によって制御する。上記のようにして、
レンズ１によって結像された光学像を映像信号に変換す
ることができる。

【００２２】

【発明が解決しようとする課題】上記のような単板式カ
ラービデオカメラに手振れ補正装置を組み合わせる場
合、輝度信号＋色差信号×２の所にフィールドメモリを
設けるよりも、輝度信号と色信号が複合化されているＣ
ＣＤ出力と輝度・色分離処理の間にフィールドメモリを
設ければメモリ容量が少なく済むメリットがある。しか
し、手振れ補正装置では、フィールドメモリにおいて読
み出し位置を変化させる性質上、奇数画素ラッチ回路
８、偶数画素ラッチ回路９および色差線順次−同時変換
回路１５において基準信号発生回路の発生する正規のタ
イミングと、画素データの持つ色成分との関係（以下、
色位相という）が保証できなり、正常な色処理が行えな
くなるといった問題点があった。

【００２３】本発明は上記のような問題点を解決するた
めになされたもので、単板式あるいは２板式のＣＣＤ撮
像素子を用いたカラービデオカメラに画像処理を用いた
手振れ装置を組み合わせる場合、色分離を正しく行うこ
とができる撮影装置を得ることを目的とする。

【００２４】

【課題を解決するための手段】本発明に係る撮影装置
は、ＣＣＤ撮像素子からの輝度・色複合映像信号１フィ
ールド以上の記憶容量を持ち、そのアドレス構成は行ア
ドレスを映像信号が構成する画像の垂直方向のライン
に、列アドレスを水平方向の画素にそれぞれ対応させた
メモリ手段と、常に前記メモリ手段の偶数アドレスある
いは奇数アドレスから映像信号の書き込むよう制御する
書き込み制御手段と、前記メモリ手段の任意のアドレス
から映像信号の読み出すよう制御する読み出し制御手段
と、前記メモリ手段の映像信号から画素毎の演算処理に
より輝度信号と色信号を分離し、前記メモリ手段の書き
込みアドレスを２進表示した場合の最下位ビットによっ
て前記演算処理を制御する輝度信号・色信号分離手段と
を備えたものである。

【００２５】また、前記ＣＣＤ撮像素子からの輝度・色
複合映像信号は、色成分として２通りの異なる色差信号
がライン毎に交互に現れる色差線順次方式である場合
に、前記輝度信号・色信号分離手段の出力する色信号を
１水平期間保持する１ライン遅延手段の出力と前記輝度
信号・色信号分離手段の出力を前記メモリ手段の読み出
し開始行アドレスの最下位ビットを基準として選択し、
前記２通りの色差信号を同時化して出力する順次−同時
変換手段を備えたものである。

【００２６】また、書き込み制御手段および読み出し制
御手段は前記メモリ手段の行アドレスの最大値が最小値
と連続したリング状になるように動作し、前記読み出し
制御手段が読み出す第１のフィールドの読み出し終了列
アドレスの次のアドレス以降から、連続する第２のフィ
ールドの映像信号を書き込むように構成したものであ
る。

【００２７】

【作用】本発明における撮影装置は、フィールドメモリ
に映像信号を記憶する際に、常に奇数あるいは偶数のど
ちらかのアドレスから書き込むように制御し、読み出し
時に読み出し開始アドレスの最下位ビットを参照すれ
ば、読み出し開始アドレスが奇数アドレスか偶数アドレ
スかを判別できるようにし、これを基準にして輝度、色
信号分離手段の動作を制御することにより、輝度信号・
色信号分離手段において色位相に応じた動作を実現する
ことが出来る。

【００２８】また、前記ＣＣＤ撮像素子からの輝度・色
複合映像信号が色成分として２通りの異なる色差信号が
ライン毎に交互に現れる色差線順次方式である場合、輝
度信号・色信号分離手段の出力する線順次色差信号を１
ライン遅延手段により遅延された１ライン前の線順次色
差信号と前記輝度信号・色信号分離手段の出力と前記１
ライン遅延手段の出力信号を各色差信号毎に選択出力す
る色差線順次−同時変換手段の動作を前記メモリ手段の
読み出し開始行アドレスの最下位ビットを基準として制
御することにより、フィールドメモリの読み出し開始行
アドレスの変化による色位相の変化に応じた動作を実現
することが出来る。

【００２９】また、フィールドメモリでの書き込みアド
レスと読みだしアドレスの競合を防止するために書き込
み制御手段および読み出し制御手段を前記メモリ手段の
行アドレスがその最大値が最小値と連続したリング状に
なるように動作させ、前記読み出し制御手段が読み出す
第１のフィールドの読み出し終了列アドレスの次のアド
レス以降から連続する第２のフィールドの映像信号を書
き込むように構成した場合は、読みだし終了行アドレス
に応じて書き込み開始行アドレスも変化するが、書き込
み開始アドレスを常に奇数あるいは偶数アドレスになる
よう制御し、読みだし開始行アドレスの最下位ビットを
基準として色差線順次−同時変換手段の動作を制御し、
フィールドメモリから読み出される映像信号の垂直方向
の色位相に応じた処理を実現することができる。

【００３０】

【実施例】実施例１．図１は本発明の一実施例による撮
影装置の全体構成を示すブロック図である。図におい
て、１は光学像を結像するレンズである。２は色フィル
タであり、レンズ１が結像した光学像を４種類の色成分
に分ける。３はＣＣＤ固体撮像素子であり、レンズｍ３
０１が結像し、色フィルタ２によって色成分別に分離さ
れた光学像を電気信号に変換する。４はＡ／Ｄ変換器で
あり、ＣＣＤ固体撮像素子からの映像信号をデジタル信
号に変換する。５はフィールドメモリであり、Ａ／Ｄ変
換器４の出力するデジタル化された映像信号１フィール
ドを書き込み、読み出す。６は動き検出回路で映像信号
が構成する画像の１フィールド毎の動きを検出する。７
はメモリコントローラであり、フィールドメモリの書き
込みを制御し、また、動き検出回路６の検出出力に応じ
て画像の揺れを補正するようにフィールドメモリの読み
出しを制御する。８は奇数画素ラッチ回路であり、フィ
ールドメモリ５の出力信号のうち奇数画素のデータをラ
ッチする。９は偶数画素ラッチ回路であり、フィールド
メモリ５の出力信号のうち偶数画素のデータをラッチす
る。１０は加算器であり、奇数画素ラッチ回路８の出力
する奇数画素のデータと偶数画素ラッチ回路９の出力す
る偶数画素のデータを加算する。

【００３１】１１は減算器であり、奇数画素ラッチ回路
８の出力する奇数画素のデータから偶数画素ラッチ回路
９の出力する偶数画素のデータを減算する。１２は輝度
信号ラッチ回路であり、加算器１０の出力信号を２画素
期間ラッチする。１３は色差線順次信号ラッチ回路であ
り、減算器１１の出力信号を２画素期間ラッチする。１
４は１Ｈ遅延回路であり、色差線順次信号ラッチ回路１
３の出力を１水平期間遅延する。１５は色差線順次−同
時変換回路であり、色差線順次信号ラッチ回路１３の出
力信号と、１Ｈ遅延回路１４の出力信号を選択出力する
２Ｒ−Ｇ選択スイッチ１６および２Ｂ−Ｇ選択スイッチ
１７からなる。１８は第１の電子ズーム回路であり、輝
度信号ラッチ回路１２の出力する信号を所定の倍率で拡
大する。１９は第２の電子ズーム回路であり、色差線順
次−同時変換回路１５の２Ｒ−Ｇ選択スイッチ１６の出
力信号を所定の倍率で拡大する。２０は第３の電子ズー
ム回路であり、色差線順次−同時変換回路１５の２Ｂ−
Ｇ選択スイッチ１７の出力信号を所定の倍率で拡大す
る。２１は第１のＤ／Ａ変換器であり、第１の電子ズー
ム回路１８の出力信号をアナログ信号に変換する。２２
は第２のＤ／Ａ変換器であり、第２の電子ズーム回路１
９の出力信号をアナログ信号に変換する。

【００３２】２３は第３のＤ／Ａ変換器であり、第３の
電子ズーム回路２０の出力信号をアナログ信号に変換す
る。２４は基準信号発生回路であり、ＣＣＤ撮像素子
３、奇数画素ラッチ回路８、偶数画素ラッチ回路９、輝
度信号ラッチ回路１２、色差線順次信号ラッチ回路１
３、色差線順次−同時変換回路１５などの動作を制御す
る。２５は画素選択制御回路であり、基準信号発生回路
２４の発生する奇数画素ラッチイネーブル信号と、偶数
画素ラッチイネーブル信号をメモリコントローラ７の出
力する読み出し開始列アドレスの最下位ビットに応じて
選択し、奇数画素ラッチ回路８および偶数画素ラッチ回
路９のイネーブル端子に出力する。２８は色差信号選択
制御回路であり、基準信号発生回路２４の発生する色差
信号選択信号をメモリコントローラ７の出力する読み出
し開始行アドレスの最下位ビットによって正転・反転を
切り替えて色差線順次−同時変換回路１５に出力する。
３１はＣＣＤドライバであり、基準信号発生回路２４の
出力信号に応じてＣＣＤ撮像素子３の制御信号を発生す
る。

【００３３】次に動作について説明する。レンズ１によ
って結像された光学像は色分離フィルタ２によって４種
類の色成分に分離される。色分離フィルタ２のフィルタ
配列は、従来例で図９に示したものと同じである。色分
離フィルタ２を経由した光学像はＣＣＤ撮像素子３によ
って映像信号に変換され、Ａ／Ｄ変換器４によってデジ
タル信号に変換される。ここまでの処理は従来例と同じ
である。

【００３４】Ａ／Ｄ変換器４によってデジタル信号に変
換された映像信号は、フィールドメモリ５に書き込まれ
る。このフィールドメモリの最小行アドレスは１、最小
列アドレスも１である。フィールドメモリには映像信号
の垂直有効期間のみ書き込むこととし、書き込みを開始
する行アドレスは、従来例に示したように前フィールド
の画像の読み出し終了行アドレスの次のアドレス以降と
するが、このとき書き込み開始アドレスを常に奇数アド
レスとなるようにメモリコントローラ７で制御する。

【００３５】すなわち、書き込み開始行アドレスを読み
出し終了行アドレスが奇数であった場合には読み出し終
了行アドレス＋２、偶数であった場合には読み出し終了
行アドレス＋１として垂直有効ラインの先頭ラインから
書き込んでゆく。また、水平方向のアドレス制御ではＣ
ＣＤ撮像素子からの各ラインにおける映像信号の先頭
（１列め）の画素がフィールドメモリの１列になるよう
に書き込んでゆく。一方、フィールドメモリの読み出し
アドレスは、図５に示した従来例と同様に動きベクトル
検出回路６が検出したフィールドごとの画像全体の動き
ベクトルに応じて変化する。

【００３６】ここで、動きベクトル検出回路６およびメ
モリコントローラ７における動きベクトル演算とフィー
ルドメモリ５の制御のアルゴリズムを図２に示す。処理
２０１および２０２は電源投入時あるいはシステムリセ
ット直後などに行われる処理を表し、フィールドメモリ
５書き込み開始アドレスの初期値を所定のアドレスに設
定する。次に、処理２０３においてフィールドメモリの
読み出しおよび書き込み制御信号を出力する（初期状態
では書き込み制御のみ）。次に、処理２０４で１フィー
ルド間の画像全体の動きベクトルを演算する。次に、処
理２０５において、処理２０４の結果と、フィールドメ
モリ上での画像記録アドレスから読み出し開始行アドレ
ス、列アドレスおよび読み出し終了行アドレスを演算す
る。次に、処理２０６によって処理は２系統に分岐され
る。すなわち、処理２０５によって演算された読み出し
終了行アドレスが偶数ならば処理２０７へ、奇数ならば
処理２０８へ処理が分岐される。

【００３７】フィールドメモリの読み出し終了行アドレ
スが偶数であった場合、処理２０７によって次フィール
ドにおける書き込み開始行アドレスは読み出し終了行ア
ドレスに＋２した値に決定され、一方、読み出し終了行
アドレスが奇数であった場合に書き込み開始行アドレス
は処理２０８によって読み出し終了アドレスに＋１した
値に決定される。続いて処理２０３に戻り、以後１フィ
ールドごとに処理２０３から２０７あるいは２０８が繰
り返される。なお、処理２０３は各フィールド有効領域
の直前に行われ、処理２０５から２０７あるいは２０８
は垂直ブランキング期間に行われる。

【００３８】図８に示した従来例のようにフィールドメ
モリ５での処理がない場合には奇数画素ラッチ回路８お
よび偶数画素ラッチ回路９に到達する映像信号の色位相
は基準信号発生回路２４が発生する各種基準信号に対し
て常に一定であった。しかし、この実施例では、フィー
ルドメモリの読み出しアドレスは動きベクトル検出回路
６の検出出力に応じて変化するためフィールドメモリか
ら出力される映像信号の色位相はＣＣＤ撮像素子３から
出力されたものとは異なっている。

【００３９】そのため、ＣＣＤ撮像素子３の映像信号の
色位相と同期した信号によって制御される奇数画素ラッ
チ回路８、偶数画素ラッチ回路９および色差線順次−同
時変換回路１５において正常な処理が出来なくなる。同
一フィールド内の色位相は、ラインおよび画素が奇数で
あるか偶数であるかによってのみ決まるので、正常な映
像信号処理のためには対象としているラインおよび画素
が奇数であるか偶数であるか分かればよい。

【００４０】この実施例では、書き込み開始行アドレス
も書き込み開始列アドレスも常に奇数アドレスとなって
いるためアドレスの最下位ビットからそのアドレスが奇
数か偶数かを知ることが出来る。さらに、ＣＣＤ撮像素
子３の出力する映像信号の奇数ラインを奇数行アドレス
に、偶数ラインを偶数アドレスに、奇数画素を奇数列ア
ドレスに、偶数画素を偶数列アドレスにそれぞれ対応さ
せて書き込んでいるので、アドレスの最下位ビットは映
像信号のラインおよび画素の奇数・偶数を表すことにな
る。従って、読み出し開始アドレスの最下位ビットを参
照すれば、先頭に読み出されるラインや画素がＣＣＤ撮
像素子から出力されるときに奇数番目であるか偶数番目
であるかを知ることが出来る。

【００４１】フィールドメモリから出力された映像信号
は、奇数画素ラッチ回路８と偶数画素ラッチ回路９によ
って奇数画素と偶数画素に分離される。奇数画素ラッチ
回路８および偶数画素ラッチ回路９は、システムクロッ
クの立ち上がりエッジが“Ｈ”のときシステムクロック
の立ち上がりエッジにおいて入力データＤの値をラッチ
するよう構成されている。奇数画素ラッチ回路８および
偶数画素ラッチ回路９の出力信号は加算器１０で加算さ
れた後、輝度信号ラッチ回路１２に、減算器１１で減算
された後、色差線順次信号ラッチ回路１３にそれぞれ送
出され基準信号発生回路２４が発生する所定のタイミン
グでラッチされる。

【００４２】そのため、フィールドメモリの出力映像信
号の色位相が変化しても、輝度信号ラッチ回路１２およ
び色差線順次信号ラッチ回路１３の入力には正しい組み
合わせの加算、減算処理が行われた映像信号が所定のタ
イミングで現れる必要がある。本発明では画素選択制御
回路２５によって奇数画素ラッチ回路８および偶数画素
ラッチ回路９のラッチイネーブル信号の位相をフィール
ドメモリ５の読み出しアドレスに応じて変化させること
で、この問題を解決している。

【００４３】画素選択制御回路２５は基準信号発生回路
２４の出力する２系統のラッチイネーブル信号を選択す
る２Ｒ−Ｇ選択スイッチ２６と２Ｂ−Ｇ選択スイッチ２
７から構成されている。基準信号発生回路２４からの画
素ラッチイネーブル信号のうち、従来例における奇数画
素ラッチイネーブル信号を第１の画素ラッチイネーブル
信号、偶数画素ラッチイネーブル信号を第２の画素ラッ
チイネーブル信号とする。

【００４４】フィールドメモリ５に記録された映像信号
は奇数画素が奇数アドレスに割り当てられている。した
がって、読み出し開始列アドレスが奇数のフィールドメ
モリの出力映像信号の色位相は従来例と場合と同じにな
るので第１の画素ラッチイネーブル信号を奇数画素ラッ
チ回路のイネーブルに、第２の画素ラッチイネーブル信
号を偶数画素ラッチ回路のイネーブルにそれぞれ接続す
ればよい。

【００４５】一方、読み出し開始列アドレスが偶数アド
レスの場合には、フィールドメモリの出力映像信号の色
位相は従来例の反転となるので第１の画素ラッチイネー
ブル信号を偶数画素ラッチ回路のイネーブルに、第２の
画素ラッチイネーブル信号を奇数画素ラッチ回路のイネ
ーブルにそれぞれ接続すればよい

【００４６】図３は図１におけるフィールドメモリの奇
数列アドレスから映像信号を読み出した場合のタイミン
グチャートである。図３（ａ）は読み出し開始列アドレ
スが奇数であった場合のタイミングチャート、図３
（ｂ）は読み出し開始列アドレスが偶数であった場合の
タイミングチャートである。色位相の変化に従って奇数
画素ラッチイネーブル信号と偶数画素ラッチイネーブル
信号の位相をそれぞれ反転することで輝度信号ラッチ回
路１２および色差線順次信号ラッチ回路１３の出力には
正しい組み合わせの信号が現れていることが分かる。

【００４７】さらに、色差線順次信号ラッチ回路１３の
出力信号は１Ｈ遅延回路１４と色差線順次−同時変換回
路１５によって、線順次信号から同時信号に変換され
る。このとき、２Ｒ−Ｇ選択スイッチ１６の出力には色
差信号２Ｒ−Ｇが、２Ｂ−Ｇ選択スイッチ１７には色差
信号２Ｂ−Ｇが常に現れるように色差線順次−同時変換
回路１５の２Ｒ−Ｇ選択スイッチ１６と２Ｂ−Ｇ選択ス
イッチ１７の切り替えタイミングも読み出し開始行アド
レスに応じて変化させる。

【００４８】すなわち、読み出し開始行アドレスが奇数
であれば、垂直方向の色位相は図４に示した従来例と同
じになるので基準信号発生回路２４からのライン選択信
号により色差線順次−同時変換回路１５を制御し、読み
出し開始行アドレスが偶数であれば基準信号発生回路２
４からのライン選択信号を反転させた信号により色差線
順次−同時変換回路１５を制御する。

【００４９】色差信号選択制御回路２８は基準信号発生
回路２４からのライン選択信号の論理を反転するインバ
ータと、メモリコントローラ７の出力する読み出し開始
行アドレスの最下位ビットが“Ｈ”のとき前記基準信号
発生回路２４からのライン選択信号を選択出力し、読み
出し開始行アドレスの最下位ビットが“Ｌ”のときは前
記インバータの出力を選択する論理選択スイッチから構
成されており、上記の動作を実現している。

【００５０】また、輝度信号ラッチ回路１２の出力信号
は第１の電子ズーム回路１８によって、もとの画面サイ
ズまで拡大され、第１のＤ／Ａ変換器によってアナログ
信号に変換される。さらに、色差線順次−同時変換回路
１５の２Ｒ−Ｇ選択スイッチ１６および２Ｂ−Ｇ選択ス
イッチ１７の出力信号はそれぞれ第２の電子ズーム回路
１９および第３の電子ズーム回路２０によってもとの画
面サイズに拡大され、第２のＤ／Ａ変換器２２および第
３のＤ／Ａ変換器によってアナログ信号に変換される。

【００５１】なお、色分離フィルタのフィルタ配列は図
３に示したものに限らず別の組み合わせでもかまわな
い。

【００５２】また、実施例１では、書き込み開始行アド
レス、書き込み開始列アドレスとも奇数アドレスとした
が、これを偶数アドレスとしてもかまわない。

【００５３】また、実施例１では、単板式カラービデオ
カメラについて説明したが、類似の画素演算を行う必要
のある２板式カラービデオカメラ等にも応用することが
できる。

【００５４】

【発明の効果】本発明の撮影装置は、上記のように構成
されているので、以下に示すような効果を奏する。

【００５５】フィールドメモリに映像信号を書き込む際
に常に奇数あるいは偶数のどちらかのアドレスから書き
込むように制御することで、読み出し時に読み出し開始
アドレスの最下位ビットを参照すれば読み出し開始アド
レスが偶数アドレスか奇数アドレスかを判別できるよう
にし、これを基準にして輝度信号・色信号分離手段の動
作を制御することにより、フィールドメモリにおける画
像の切り出し操作によって色位相が変化しても正しい演
算処理を行うことが出来る。

【００５６】また、ＣＣＤ撮像素子の出力信号の色信号
成分が２通りの異なる色差信号が交互に現れる色差線順
次方式である場合に、輝度信号・色信号分離手段の出力
する色差信号を１水平期間遅延する１ライン遅延手段
と、輝度信号・色信号分離手段の出力と１ライン遅延手
段の出力を選択して色差信号を同時化する色差線順次−
同時変換手段の選択動作をフィールドメモリの読み出し
開始行アドレスの最下位ビットを基準として制御するこ
とにより、フィールドメモリにおける読み出し開始行ア
ドレスに応じて垂直色位相が変化しても正しく色差線順
次−同時変換処理を行うことが出来る。

【００５７】また、書き込み制御手段および読み出し制
御手段は前記メモリ手段の行アドレスがその最大値が最
小値と連続したリング状になるように動作し、前記読み
出し制御手段が読み出す第１のフィールドの読み出し終
了行アドレスの次のアドレス以降から、連続する第２の
フィールドの映像信号を書き込むようにすることにより
読み出しアドレスと書き込みアドレスが競合することを
防止するシステムにおいて、書き込み行アドレスが変化
することによって垂直色位相が変化しても正しく色差線
順次−同時変換処理を行うことが出来る。

【図面の簡単な説明】

【図１】本発明の一実施例による撮影装置の全体構成を
示すブロック回路図である。

【図２】図１の動きベクトル検出回路およびメモリコン
トローラにおける処理のアルゴリズムを示すフローチャ
ートである。

【図３】図１におけるフィールドメモリの奇数列アドレ
スから映像信号を読み出した場合のタイミングチャート
である。

【図４】図１におけるフィールドメモリの偶数列アドレ
スから映像信号を読み出した場合のタイミングチャート
である。

【図５】従来のフィールドメモリ装置を含む手揺れ補正
装置の全体構成を示すブロック回路図である。

【図６】画揺れ補正の原理を示す図である。

【図７】従来の手揺れ補正装置におけるフィールドメモ
リの行アドレス制御のタイミングチャートである。

【図８】従来のＣＣＤ撮像素子を使用した撮影装置の全
体構成を示すブロック回路図である。

【図９】従来の撮影装置の色分離フィルタのフィルタ構
成を示す図である。

【図１０】ＣＣＤ撮像素子の構成を示す図である。

【符号の説明】

１ レンズ ２ 色分離フィルタ ３ ＣＣＤ撮像素子 ４ Ａ／Ｄ変換器 ５ フィールドメモリ ６ 動きベクトル検出回路 ７ メモリコントローラ ８ 奇数画素ラッチ回路 ９ 偶数画素ラッチ回路 １０ 加算器 １１ 減算器 １２ 輝度信号ラッチ回路 １３ 色差信号ラッチ回路 １４ １Ｈ遅延回路 １５ 色差線順次−同時変換回路 １６ ２Ｒ−Ｇ選択スイッチ １７ ２Ｂ−Ｇ選択スイッチ １８ 第１の電子ズーム回路 １９ 第２の電子ズーム回路 ２０ 第３の電子ズーム回路 ２１ 第１のＤ／Ａ変換器 ２２ 第２のＤ／Ａ変換器 ２３ 第３のＤ／Ａ変換器 ２４ 基準信号発生回路 ２５ 画素選択制御回路 ２６ 第１のスイッチ ２７ 第２のスイッチ ２８ 色差信号選択制御回路 ２９ インバータ ３０ 論理選択スイッチ ３１ ＣＣＤドライバ

【手続補正書】

【提出日】平成６年２月２日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】請求項１

【補正方法】変更

【補正内容】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】０００６

【補正方法】変更

【補正内容】

【０００６】その原理を図により説明する。図６は画振
れ補正の原理を示す図である。図において、６０１はフ
ィールドメモリ５０３に書き込まれる画面、６０２ａお
よび６０２ｂはフィールドメモリ５０３から読みだされ
る画面、６０３ａおよび６０３ｂは画面内の被写体であ
る。あるフィールドにおいて、書き込み画面６０１内の
被写体６０３ａが、画振れのためにその次のフィールド
で６０３ｂの位置に移動し、その時の動きベクトルがΔ
ｖだったとすれば、読み出し画面を６０２ａの位置か
ら、６０２ｂの位置にΔｖだけ移動させることにより読
み出し画面内の被写体は一定の位置に固定することがで
きる。上記の動作を１フィールド毎に繰り返すことによ
り、撮影画像に含まれる連続的な画振れを除去すること
ができる。従って、メモリコントローラ５０５の出力す
るフィールドメモリ５０３の読み出しアドレスは、その
初期値に画振れ補正動作開始時からの動きベクトルの積
算値ΣΔｖを加算したものとすればよい。上記のように
して画振れを補正された映像信号は補間拡大回路５０６
において、入力画面のサイズに補間・拡大され、Ｄ／Ａ
変換器５０７によってアナログ信号に変換されて出力さ
れる。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００３０

【補正方法】変更

【補正内容】

【００３０】

【実施例】実施例１．図１は本発明の一実施例による撮
影装置の全体構成を示すブロック図である。図におい
て、１は光学像を結像するレンズである。２は色フィル
タであり、レンズ１が結像した光学像を４種類の色成分
に分ける。３はＣＣＤ固体撮像素子であり、レンズｍ３
０１が結像し、色フィルタ２によって色成分別に分離さ
れた光学像を電気信号に変換する。４はＡ／Ｄ変換器で
あり、ＣＣＤ固体撮像素子からの映像信号をデジタル信
号に変換する。５はフィールドメモリであり、Ａ／Ｄ変
換器４の出力するデジタル化された映像信号１フィール
ドを書き込み、読み出す。６は動きベクトル検出回路で
映像信号が構成する画像の１フィールド毎の動きベクト
ルを検出する。７はメモリコントローラであり、フィー
ルドメモリの書き込みを制御し、また、動きベクトル検
出回路６の検出出力に応じて画像の揺れを補正するよう
にフィールドメモリの読み出しを制御する。８は奇数画
素ラッチ回路であり、フィールドメモリ５の出力信号の
うち奇数画素のデータをラッチする。９は偶数画素ラッ
チ回路であり、フィールドメモリ５の出力信号のうち偶
数画素のデータをラッチする。１０は加算器であり、奇
数画素ラッチ回路８の出力する奇数画素のデータと偶数
画素ラッチ回路９の出力する偶数画素のデータを加算す
る。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００３６

【補正方法】変更

【補正内容】

【００３６】ここで、動きベクトル検出回路６およびメ
モリコントローラ７における動きベクトル演算とフィー
ルドメモリ５の制御のアルゴリズムを図２に示す。処理
２０１および２０２は電源投入時あるいはシステムリセ
ット直後などに行われる処理を表し、フィールドメモリ
５書き込み開始アドレスの初期値を所定のアドレスに設
定する。次に、処理２０３においてフィールドメモリの
読み出しおよび書き込み制御信号を出力する（初期状態
では書き込み制御のみ）。次に、処理２０４で１フィー
ルド間の画像全体の動きベクトルを演算する。次に、処
理２０５において、処理２０４の結果と、フィールドメ
モリ上での画像記録アドレスから読み出し開始行アドレ
ス、列アドレスおよび読み出し終了行アドレスを演算す
る。次に、処理２０６によって処理は２系統に分岐され
る。すなわち、処理２０５によって演算された読み出し
終了行アドレスが奇数ならば処理２０７へ、偶数ならば
処理２０８へ処理が分岐される。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００３７

【補正方法】変更

【補正内容】

【００３７】フィールドメモリの読み出し終了行アドレ
スが奇数であった場合、処理２０７によって次フィール
ドにおける書き込み開始行アドレスは読み出し終了行ア
ドレスに＋２した値に決定され、一方、読み出し終了行
アドレスが偶数であった場合に書き込み開始行アドレス
は処理２０８によって読み出し終了アドレスに＋１した
値に決定される。続いて処理２０３に戻り、以後１フィ
ールドごとに処理２０３から２０７あるいは２０８が繰
り返される。なお、処理２０３は各フィールド有効領域
の直前に行われ、処理２０５から２０７あるいは２０８
は垂直ブランキング期間に行われる。

【手続補正６】

【補正対象書類名】図面

【補正対象項目名】図２

【補正方法】変更

【補正内容】

【図２】

【手続補正７】

【補正対象書類名】図面

【補正対象項目名】図８

【補正方法】変更

【補正内容】

【図８】

Claims (3)

【特許請求の範囲】
1. 【請求項１】 ＣＣＤ撮像素子からの輝度・色複合映像
   信号１フィールド以上の記憶容量を持ち、そのアドレス
   構成は行アドレスを映像信号が構成する画像の垂直方向
   のラインに、列アドレスを水平方向の画素にそれぞれ対
   応させたメモリ手段と、常に前記メモリ手段の偶数アド
   レスあるいは奇数アドレスから映像信号の書き込むよう
   制御する書き込み制御手段と、前記メモリ手段の任意の
   アドレスから映像信号の読み出すよう制御する読み出し
   制御手段と、前記メモリ手段の映像信号から画素毎の演
   算処理により輝度信号と色信号を分離し、前記メモリ手
   段の読み出し行アドレスあるいは列アドレスを２進表示
   した場合の最下位ビットによって前記演算処理を制御す
   る輝度信号・色信号分離手段とを備えたことを特徴とす
   る撮影装置。
2. 【請求項２】 前記ＣＣＤ撮像素子からの輝度・色複合
   映像信号は、色成分として２通りの異なる色差信号がラ
   イン毎に交互に現れる色差線順次方式であり、前記輝度
   信号・色信号分離手段の出力する色信号を１水平期間保
   持する１ライン遅延手段と、前記輝度信号・色信号分離
   手段の出力と前記１ライン遅延手段の出力信号を前記メ
   モリ手段の読み出し開始行アドレスの最下位ビットを基
   準として選択し、前記２通りの色差信号を同時化して出
   力する順次−同時変換手段とを備えたことを特徴とする
   請求項１記載の撮影装置。
3. 【請求項３】 書き込み制御手段および読み出し制御手
   段は前記メモリ手段の行アドレスがその最大値が最小値
   と連続したリング状になるように動作し、前記読み出し
   制御手段が読み出す第１のフィールドの読み出し終了列
   アドレスの次のアドレス以降から、連続する第２のフィ
   ールドの映像信号を書き込むように動作することを特徴
   とする請求項１記載の撮影装置。