JPH0774570A - 電子部品及びその製造方法 - Google Patents
電子部品及びその製造方法Info
- Publication number
- JPH0774570A JPH0774570A JP21591193A JP21591193A JPH0774570A JP H0774570 A JPH0774570 A JP H0774570A JP 21591193 A JP21591193 A JP 21591193A JP 21591193 A JP21591193 A JP 21591193A JP H0774570 A JPH0774570 A JP H0774570A
- Authority
- JP
- Japan
- Prior art keywords
- electrode layer
- piezoelectric substrate
- thickness
- electrode layers
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は、信頼性に優れ熱的特性劣化のおそ
れが無い電子部品を提供する。 【構成】 本発明の電子部品１は、圧電基板２と、この
圧電基板２の外周にスパッタリング処理により形成した
厚さ０．１乃至０．５μｍの第１電極層３ａ，３ｂと、
この第１電極層３ａ，３ｂの外周に電解銅メッキにより
形成した周波数設定用の第２電極層４ａ，４ｂとを具備
する。この構成により、信頼性に優れるとともに、熱的
劣化を防止できる。
れが無い電子部品を提供する。 【構成】 本発明の電子部品１は、圧電基板２と、この
圧電基板２の外周にスパッタリング処理により形成した
厚さ０．１乃至０．５μｍの第１電極層３ａ，３ｂと、
この第１電極層３ａ，３ｂの外周に電解銅メッキにより
形成した周波数設定用の第２電極層４ａ，４ｂとを具備
する。この構成により、信頼性に優れるとともに、熱的
劣化を防止できる。
Description
【０００１】
【産業上の利用分野】本発明は、電子部品及びその製造
方法に関する。
方法に関する。
【０００２】
【従来の技術】従来、レゾネータやセラミックフィルタ
等の電子部品においては、圧電基板の外周にマスク処理
を行いつつスパッタリング、真空蒸着又は無電解銅メッ
キにより０．５乃至１．５μｍの第１電極層を形成した
後、この第１電極層を具備する圧電基板の周波数を測定
して、設定周波数に必要な第２電極層の層厚を定め、前
記第１電極層の外周にマスク処理を行いつつスパッタリ
ング、真空蒸着又は無電解銅メッキにより定めた層厚
（例えば０．１乃至５μｍ）の第２電極層を形成して後
工程へ送り、必要な後工程を経て製品としている。
等の電子部品においては、圧電基板の外周にマスク処理
を行いつつスパッタリング、真空蒸着又は無電解銅メッ
キにより０．５乃至１．５μｍの第１電極層を形成した
後、この第１電極層を具備する圧電基板の周波数を測定
して、設定周波数に必要な第２電極層の層厚を定め、前
記第１電極層の外周にマスク処理を行いつつスパッタリ
ング、真空蒸着又は無電解銅メッキにより定めた層厚
（例えば０．１乃至５μｍ）の第２電極層を形成して後
工程へ送り、必要な後工程を経て製品としている。
【０００３】
【発明が解決しようとする課題】しかしながら、上述し
た電子部品の製造方法の場合、以下のような問題があ
る。
た電子部品の製造方法の場合、以下のような問題があ
る。
【０００４】即ち、スパッタリングや真空蒸着により第
１，第２電極層を形成すると、層厚が例えば２μｍ以上
になると、スパッタリング装置や真空蒸着装置のチャン
バー内の温度が図９に示すようにかなり高温（摂氏２０
０度以上）になることから、電子部品の熱的特性劣化が
起こりやすいという問題がある。
１，第２電極層を形成すると、層厚が例えば２μｍ以上
になると、スパッタリング装置や真空蒸着装置のチャン
バー内の温度が図９に示すようにかなり高温（摂氏２０
０度以上）になることから、電子部品の熱的特性劣化が
起こりやすいという問題がある。
【０００５】このような特性劣化を防止するために、ス
パッタリング処理，冷却処理，スパッタリング処理とい
うように何回も繰り返して第１，第２電極層を形成する
方法もあるが、この場合には生産効率の大幅な低下を招
いてしまう。
パッタリング処理，冷却処理，スパッタリング処理とい
うように何回も繰り返して第１，第２電極層を形成する
方法もあるが、この場合には生産効率の大幅な低下を招
いてしまう。
【０００６】また、第１，第２電極層をいずれもスパッ
タリング装置や真空蒸着装置を用いて形成すると、製造
コストが高騰してしまう。
タリング装置や真空蒸着装置を用いて形成すると、製造
コストが高騰してしまう。
【０００７】さらに、無電解銅メッキにより第１，第２
電極層を形成すると、メッキ浴成分により圧電基板表面
の粒子が溶解し、圧電基板と第１，第２電極層との密着
性が悪く信頼性の低下を招く。
電極層を形成すると、メッキ浴成分により圧電基板表面
の粒子が溶解し、圧電基板と第１，第２電極層との密着
性が悪く信頼性の低下を招く。
【０００８】そこで、本発明は、熱的特性劣化のおそれ
が無く信頼性に優れた電子部品及びこのような電子部品
を安価にかつ生産効率よく得ることができる電子部品の
製造方法を提供することを目的とする。
が無く信頼性に優れた電子部品及びこのような電子部品
を安価にかつ生産効率よく得ることができる電子部品の
製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明の電子部品は、圧
電基板と、この圧電基板の外周に銅スパッタリング処理
により形成した厚さ０．１乃至０．５μｍの第１電極層
と、この第１電極層の外周に電解銅メッキにより形成し
た周波数設定用の第２電極層とを具備するものである。
電基板と、この圧電基板の外周に銅スパッタリング処理
により形成した厚さ０．１乃至０．５μｍの第１電極層
と、この第１電極層の外周に電解銅メッキにより形成し
た周波数設定用の第２電極層とを具備するものである。
【００１０】本発明の電子部品の製造方法は、圧電基板
の外周における電極層形成領域以外の領域をマスキング
しつつ前記電極層形成領域に銅スパッタリング処理によ
り厚さ０．１乃至０．５μｍの第１電極層を形成する工
程と、第１電極層を具備する圧電基板の周波数を測定
し、設定周波数に必要な第２電極層の層厚を定める周波
数層厚設定工程と、前記第１電極層の外周に電解銅メッ
キにより前記周波数層厚設定工程で定めた層厚の第２電
極層を形成する工程とを含むものである。
の外周における電極層形成領域以外の領域をマスキング
しつつ前記電極層形成領域に銅スパッタリング処理によ
り厚さ０．１乃至０．５μｍの第１電極層を形成する工
程と、第１電極層を具備する圧電基板の周波数を測定
し、設定周波数に必要な第２電極層の層厚を定める周波
数層厚設定工程と、前記第１電極層の外周に電解銅メッ
キにより前記周波数層厚設定工程で定めた層厚の第２電
極層を形成する工程とを含むものである。
【００１１】
【作用】上述した構成の電子部品によれば、圧電基板の
外周に、銅スパッタリング処理により形成した厚さ０．
１乃至０．５μｍの第１電極層及び電解銅メッキにより
形成した周波数設定用の第２電極層とを設けたものであ
るから、特に圧電基板と第１電極層との界面の密着性が
強固となり信頼性に優るとともに、電解銅メッキ時のメ
ッキ浴が低温であるため高温に晒されることがなく熱的
劣化を防止できる。
外周に、銅スパッタリング処理により形成した厚さ０．
１乃至０．５μｍの第１電極層及び電解銅メッキにより
形成した周波数設定用の第２電極層とを設けたものであ
るから、特に圧電基板と第１電極層との界面の密着性が
強固となり信頼性に優るとともに、電解銅メッキ時のメ
ッキ浴が低温であるため高温に晒されることがなく熱的
劣化を防止できる。
【００１２】また、本発明の電子部品の製造方法によれ
ば、第２電極層の形成に際して、スパッタリング装置や
真空蒸着装置等の高価な装置を用いず、電解銅メッキを
採用しているので、第１，第２電極層をいずれもスパッ
タリング装置や真空蒸着装置により形成する従来例に比
べ、安価にかつ生産効率よく上述した電子部品を得るこ
とができる。
ば、第２電極層の形成に際して、スパッタリング装置や
真空蒸着装置等の高価な装置を用いず、電解銅メッキを
採用しているので、第１，第２電極層をいずれもスパッ
タリング装置や真空蒸着装置により形成する従来例に比
べ、安価にかつ生産効率よく上述した電子部品を得るこ
とができる。
【００１３】
【実施例】以下に本発明の実施例を詳細に説明する。
【００１４】図１に示す電子部品１は、圧電基板２と、
この圧電基板２の外周に銅スパッタリング処理により形
成した厚さ０．１乃至０．５μｍの第１電極層３ａ，３
ｂと、この第１電極層３ａ，３ｂの外周に電解銅メッキ
により形成した周波数設定用の第２電極層４ａ，４ｂと
を具備している。
この圧電基板２の外周に銅スパッタリング処理により形
成した厚さ０．１乃至０．５μｍの第１電極層３ａ，３
ｂと、この第１電極層３ａ，３ｂの外周に電解銅メッキ
により形成した周波数設定用の第２電極層４ａ，４ｂと
を具備している。
【００１５】次に、前記電子部品１の製造方法を図２乃
至図６を参照して説明する。
至図６を参照して説明する。
【００１６】まず、図２に示すように、例えば、チタン
酸ジルコニウム製で７ｍｍ×３１ｍｍ×０．５ｍｍの直
方体状に形成され、分極処理済みの圧電基板２を用意
し、この圧電基板２の表裏両面の電極層形成領域以外の
領域をマスクする一対のマスキング板５ａ，５ｂにより
図３に示すようにマスクしつつ挟み、この状態でスパッ
タリング装置（又は蒸着装置）のチャンバーに入れて前
記圧電基板２に対して銅スパッタリング処理（又は蒸着
処理）を行い、図４に示すように厚さ０．１乃至０．５
μｍの第１電極層３ａ，３ｂを形成する。
酸ジルコニウム製で７ｍｍ×３１ｍｍ×０．５ｍｍの直
方体状に形成され、分極処理済みの圧電基板２を用意
し、この圧電基板２の表裏両面の電極層形成領域以外の
領域をマスクする一対のマスキング板５ａ，５ｂにより
図３に示すようにマスクしつつ挟み、この状態でスパッ
タリング装置（又は蒸着装置）のチャンバーに入れて前
記圧電基板２に対して銅スパッタリング処理（又は蒸着
処理）を行い、図４に示すように厚さ０．１乃至０．５
μｍの第１電極層３ａ，３ｂを形成する。
【００１７】銅スパッタリング処理による第１電極層３
ａ，３ｂの層厚が０．１μｍ未満では成膜のむらが生じ
易く、また、０．５μｍを越えると、特に１．０μｍを
越えると、図７に示すように結合係数の変化が著しい。
ａ，３ｂの層厚が０．１μｍ未満では成膜のむらが生じ
易く、また、０．５μｍを越えると、特に１．０μｍを
越えると、図７に示すように結合係数の変化が著しい。
【００１８】次に、第１電極層３ａ，３ｂが形成された
所要数の圧電基板２の周波数測定を行い、一定周波数を
呈するもの毎に分類する。
所要数の圧電基板２の周波数測定を行い、一定周波数を
呈するもの毎に分類する。
【００１９】そして、各圧電基板２ごとに設定周波数に
必要な第２電極層４ａ，４ｂの層厚を定める。
必要な第２電極層４ａ，４ｂの層厚を定める。
【００２０】次に、各圧電基板２の第１電極層３ａ，３
ｂの外周に、上述のようにして定めた層厚の第２電極層
４ａ，４ｂを電解銅メッキにより形成する。
ｂの外周に、上述のようにして定めた層厚の第２電極層
４ａ，４ｂを電解銅メッキにより形成する。
【００２１】例えば、摂氏４０度に保たれたピロリン酸
メッキ浴を使用し、上述のようにして定めた層厚０．１
乃至５μｍの範囲、例えば１．７μｍの第２電極層４
ａ，４ｂを図６に示すように前記第１電極層３ａ，３ｂ
の外周にメッキし、さらに、水洗いを行う。尚、電解銅
メッキの場合、メッキ浴（硫酸銅浴）の温度は摂氏２０
乃至４０度の低温で第２電極層４ａ，４ｂの形成が可能
である。
メッキ浴を使用し、上述のようにして定めた層厚０．１
乃至５μｍの範囲、例えば１．７μｍの第２電極層４
ａ，４ｂを図６に示すように前記第１電極層３ａ，３ｂ
の外周にメッキし、さらに、水洗いを行う。尚、電解銅
メッキの場合、メッキ浴（硫酸銅浴）の温度は摂氏２０
乃至４０度の低温で第２電極層４ａ，４ｂの形成が可能
である。
【００２２】この後、摂氏９０度で６０分乾燥した後、
チップ切断等の後工程を実行し、所望の製品を得る。
チップ切断等の後工程を実行し、所望の製品を得る。
【００２３】このような電子部品１の製造方法によれ
ば、第２電極層４ａ，４ｂの形成に際して、スパッタリ
ング装置や真空蒸着装置等の高価な装置を用いず、電解
銅メッキを採用しているので、第１電極層３ａ，３ｂ、
第２電極層４ａ，４ｂをいずれもスパッタリング装置や
真空蒸着装置により形成する従来例に比べ、安価にかつ
生産効率よく上述した電子部品１を得ることができる。
ば、第２電極層４ａ，４ｂの形成に際して、スパッタリ
ング装置や真空蒸着装置等の高価な装置を用いず、電解
銅メッキを採用しているので、第１電極層３ａ，３ｂ、
第２電極層４ａ，４ｂをいずれもスパッタリング装置や
真空蒸着装置により形成する従来例に比べ、安価にかつ
生産効率よく上述した電子部品１を得ることができる。
【００２４】上述した工程により得られる電子部品１に
よれば、圧電基板２の外周に銅スパッタリング処理によ
り形成した厚さ０．１乃至０．５μｍの第１電極層３
ａ，３ｂ及び電解銅メッキにより形成した周波数設定用
の第２電極層４ａ，４ｂを設けたものであるから、特に
圧電基板２と第１電極層３ａ，３ｂとの界面の密着性が
安定し信頼性に優るとともに、電解銅メッキ時のメッキ
浴が低温であるため高温に晒されることがなく熱的劣化
を防止できる。
よれば、圧電基板２の外周に銅スパッタリング処理によ
り形成した厚さ０．１乃至０．５μｍの第１電極層３
ａ，３ｂ及び電解銅メッキにより形成した周波数設定用
の第２電極層４ａ，４ｂを設けたものであるから、特に
圧電基板２と第１電極層３ａ，３ｂとの界面の密着性が
安定し信頼性に優るとともに、電解銅メッキ時のメッキ
浴が低温であるため高温に晒されることがなく熱的劣化
を防止できる。
【００２５】電解銅メッキ及びスパッタ銅による周波数
調整層厚と、結合係数の変化率との関係を図７に示す。
調整層厚と、結合係数の変化率との関係を図７に示す。
【００２６】図７に示すように、電解銅メッキにより第
２電極層４ａ，４ｂを形成した場合には、結合係数の変
化率が周波数調整層厚１．０乃至４．０μｍの範囲で殆
ど零％である。また、スパッタ銅により第２電極層４
ａ，４ｂを形成した場合には、結合係数の変化率は周波
数調整層厚１．０μｍ以上で層厚の増加とともに徐々に
増加する。
２電極層４ａ，４ｂを形成した場合には、結合係数の変
化率が周波数調整層厚１．０乃至４．０μｍの範囲で殆
ど零％である。また、スパッタ銅により第２電極層４
ａ，４ｂを形成した場合には、結合係数の変化率は周波
数調整層厚１．０μｍ以上で層厚の増加とともに徐々に
増加する。
【００２７】この結果、本実施例のように第２電極層３
ａ，３ｂの形成に電解銅メッキを採用した方が電子部品
１として良好な特性が得られることが分かる。
ａ，３ｂの形成に電解銅メッキを採用した方が電子部品
１として良好な特性が得られることが分かる。
【００２８】図８は、各種電極層の構造別の熱衝撃サイ
クル試験の結果を示すものである。
クル試験の結果を示すものである。
【００２９】尚、図８に示す熱衝撃サイクル試験は、各
種の電極形成方法により各々２０個づつのサンプルを形
成し、摂氏−５５度、３０分と摂氏１２５度、３０分と
の熱衝撃サイクルを各サンプルに与えたものである。
種の電極形成方法により各々２０個づつのサンプルを形
成し、摂氏−５５度、３０分と摂氏１２５度、３０分と
の熱衝撃サイクルを各サンプルに与えたものである。
【００３０】また、図８に示す良，不良の判定結果は、
各サンプルの発振周波数変化率が±０．２５％以下、共
振抵抗値変化１０Ω以上、静電容量変化率−０．２５％
以下の諸条件を全て満足すれば良、一つでも該当すれば
不良としたものである。
各サンプルの発振周波数変化率が±０．２５％以下、共
振抵抗値変化１０Ω以上、静電容量変化率−０．２５％
以下の諸条件を全て満足すれば良、一つでも該当すれば
不良としたものである。
【００３１】図８に示すように、スパッタ銅及び電解銅
メッキによる電極形成方法を採用した場合、熱衝撃サイ
クル試験の結果は良となる。
メッキによる電極形成方法を採用した場合、熱衝撃サイ
クル試験の結果は良となる。
【００３２】本発明は、上述した実施例に限定されるも
のではなく、その要旨の範囲内で種々の変形が可能であ
る。
のではなく、その要旨の範囲内で種々の変形が可能であ
る。
【００３３】
【発明の効果】以上詳述した本発明によれば、上述した
構成としたので、以下の効果を奏する。
構成としたので、以下の効果を奏する。
【００３４】請求項１記載の発明によれば、圧電基板の
外周にスパッタリング処理により形成した厚さ０．１乃
至０．５μｍの第１電極層及び電解銅メッキにより形成
した周波数設定用の第２電極層とを設けたものであるか
ら、信頼性に優れるとともに、熱的劣化を防止できる電
子部品を提供することができる。
外周にスパッタリング処理により形成した厚さ０．１乃
至０．５μｍの第１電極層及び電解銅メッキにより形成
した周波数設定用の第２電極層とを設けたものであるか
ら、信頼性に優れるとともに、熱的劣化を防止できる電
子部品を提供することができる。
【００３５】また、請求項２記載の発明によれば、第２
電極層の形成に際して、スパッタリング装置や真空蒸着
装置等の高価な装置を用いず、電解銅メッキを採用して
いるので、第１，第２電極層をいずれもスパッタリング
装置や真空蒸着装置により形成する従来例に比べ、安価
にかつ生産効率よく電子部品の製造方法を提供すること
ができる。
電極層の形成に際して、スパッタリング装置や真空蒸着
装置等の高価な装置を用いず、電解銅メッキを採用して
いるので、第１，第２電極層をいずれもスパッタリング
装置や真空蒸着装置により形成する従来例に比べ、安価
にかつ生産効率よく電子部品の製造方法を提供すること
ができる。
【図１】本発明の電子部品の実施例を示す斜視図
【図２】本実施例の電子部品の製造工程を示す斜視図
【図３】本実施例の電子部品の製造工程を示す斜視図
【図４】本実施例の電子部品の製造工程を示す断面図
【図５】本実施例の電子部品の製造工程を示す断面図
【図６】本実施例の電子部品の製造工程を示す断面図
【図７】周波数調整層厚と結合係数の変化率との関係を
示す説明図
示す説明図
【図８】構造別熱衝撃サイクル試験の結果を示す説明図
【図９】スパッタ厚みとチャンバー内温度との関係を示
す説明図
す説明図
１ 電子部品 ２ 圧電基板 ３ａ，３ｂ 第１電極層 ４ａ，４ｂ 第２電極層 ５ａ，５ｂ マスキング板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 森 金男 東京都中央区日本橋一丁目13番１号 ティ ーディーケイ株式会社内
Claims (2)
- 【請求項１】 圧電基板と、この圧電基板の外周に銅ス
パッタリング処理により形成した厚さ０．１乃至０．５
μｍの第１電極層と、この第１電極層の外周に電解銅メ
ッキにより形成した周波数設定用の第２電極層とを具備
することを特徴とする電子部品。 - 【請求項２】 圧電基板の外周における電極層形成領域
以外の領域をマスキングしつつ前記電極層形成領域に銅
スパッタリング処理により厚さ０．１乃至０．５μｍの
第１電極層を形成する工程と、第１電極層を具備する圧
電基板の周波数を測定し、設定周波数に必要な第２電極
層の層厚を定める周波数層厚設定工程と、前記第１電極
層の外周に電解銅メッキにより前記周波数層厚設定工程
で定めた層厚の第２電極層を形成する工程とを含むこと
を特徴とする電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21591193A JPH0774570A (ja) | 1993-08-31 | 1993-08-31 | 電子部品及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21591193A JPH0774570A (ja) | 1993-08-31 | 1993-08-31 | 電子部品及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0774570A true JPH0774570A (ja) | 1995-03-17 |
Family
ID=16680297
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21591193A Pending JPH0774570A (ja) | 1993-08-31 | 1993-08-31 | 電子部品及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0774570A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8365372B2 (en) | 2001-12-19 | 2013-02-05 | Contria San Limited Liability Company | Piezoelectric oscillating circuit, method for manufacturing the same and filter arrangement |
-
1993
- 1993-08-31 JP JP21591193A patent/JPH0774570A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8365372B2 (en) | 2001-12-19 | 2013-02-05 | Contria San Limited Liability Company | Piezoelectric oscillating circuit, method for manufacturing the same and filter arrangement |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6516503B1 (en) | Method of making surface acoustic wave device | |
| US4502932A (en) | Acoustic resonator and method of making same | |
| US6414569B1 (en) | Method of adjusting frequency of piezoelectric resonance element by removing material from a thicker electrode or adding, material to a thinner electrode | |
| JP2002509644A (ja) | ガラス基板上に薄膜バルク音波共振器（ｆｂａｒ）を作る方法 | |
| JP2004536287A5 (ja) | ||
| JP7425084B2 (ja) | 広帯域性能を有するコンパクトな薄膜表面実装可能結合器 | |
| US7320164B2 (en) | Method of manufacturing an electronic component | |
| US7196452B2 (en) | Film acoustic wave device, manufacturing method and circuit device | |
| JP2001177365A (ja) | 平衡フィルターの中心周波数の調整方法及び複数の平衡フィルター | |
| JPH07105688B2 (ja) | 圧電振動部品 | |
| JPH02312310A (ja) | 圧電部品及びその製造方法 | |
| WO2015058541A1 (zh) | 一种薄膜谐振器的制作方法及装置 | |
| US4617487A (en) | Piezoelectric elastic surface wave element with film of tantalum pentoxide or silicon nitride | |
| JPH0774570A (ja) | 電子部品及びその製造方法 | |
| JPS61136312A (ja) | 弾性表面波素子 | |
| KR20010110779A (ko) | 압전 필터 제조 방법 | |
| JPH0774571A (ja) | 電子部品及びその製造方法 | |
| JPH06224677A (ja) | 圧電共振子の周波数調整方法 | |
| JP2001332441A (ja) | 単板コンデンサ | |
| JP2003060478A (ja) | 圧電薄膜共振子、その製造方法、および、その圧電薄膜共振子を用いたフィルタならびに電子機器 | |
| JPS592416A (ja) | 電子部品 | |
| JPS6189708A (ja) | 弾性表面波素子 | |
| JP3395796B2 (ja) | 焦電基板の加熱方法及び加熱装置 | |
| JP3161616B2 (ja) | 電子部品の製造方法 | |
| Keller et al. | Tantalum Oxide-Silicon Oxide Duplex Dielectric Thin-Film Capacitors |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19991109 |