JPH077451A - 受信回路 - Google Patents

受信回路

Info

Publication number
JPH077451A
JPH077451A JP14324993A JP14324993A JPH077451A JP H077451 A JPH077451 A JP H077451A JP 14324993 A JP14324993 A JP 14324993A JP 14324993 A JP14324993 A JP 14324993A JP H077451 A JPH077451 A JP H077451A
Authority
JP
Japan
Prior art keywords
input
reflection coefficient
noise
receiving circuit
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14324993A
Other languages
English (en)
Inventor
Kiyoshi Kondo
近藤  清
Makoto Katagishi
片岸  誠
Shuichi Sekiguchi
周一 関口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP14324993A priority Critical patent/JPH077451A/ja
Publication of JPH077451A publication Critical patent/JPH077451A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【目的】受信回路に具備された低雑音増幅器の入力負荷
の出力反射係数の値を、受信回路全体の雑音が最小にな
るようにした受信回路を提供すること。 【構成】トランジスタの入力負荷の出力反射係数Γs
を、入力負荷の整合利得Ginが一定の円(7)と、該
円の中心(3)とトランジスタの雑音を最小にする負荷
反射係数Γopt2(4)を結んだ線分(8)との、交
点(4)の集まりの曲線(9)から、受信部における雑
音が最小となる最適点を算出する。 【効果】算出する最適点に入力負荷の反射係数Γsが一
致するように入力負荷を設計することにより受信回路全
体の雑音を最小にすることができる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はマイクロ波を受信し、復
調するマイクロ波受信回路に関するものであり、受信回
路全体の雑音を最小にする設計手法に関する。
【0002】
【従来の技術】受信回路に用いられる低雑音増幅器にお
ける重要な特性は、増幅器の低雑音化と低入力VSWR
である。特に増幅器の低雑音化は受信感度を決める重要
な要素となるため、増幅器の低雑音化が要求されてい
る。
【0003】一般に、トランジスタから構成される低雑
音増幅器は、入出力インピーダンスを変換するのと同時
に、その雑音特性を実現するために設計された入出力整
合回路を設けている。図6は低雑音増幅器及び入出力イ
ンピーダンスの構成を示した図である。20は低雑音増
幅器、21は理想的な信号源、22はトランジスタの入
力に設けられた入力負荷、23はトランジスタもしくは
トランジスタを使った増幅段で、23aはゲ−ト(ベー
ス)端子、23bはドレイン(コレクタ)端子、23c
はソース(エミッタ)端子に各々対応する。また端子2
3cとトランジスタのソース(エミッタ)端子との間に
能動素子を挿入しても良い。24はトランジスタの出力
に設けられた出力負荷である。上記入力負荷22は信号
源インピーダンス221と入力整合回路222から構成
され、また上記出力負荷24は出力インピーダンス24
2と出力整合回路241から構成される。上記入力整合
回路222は、上記信号源インピーダンス221と上記
トランジスタ23の間を、上記出力整合回路は、上記出
力インピーダンスと上記トランジスタ23の間を、各々
整合する機能を持つ。
【0004】また図6中のΓsはトランジスタ23から
見た入力負荷22の反射係数、ΓLはトランジスタ23
から見た出力負荷24の反射係数、S11はトランジスタ
23の入力反射係数、S22はトランジスタ23の出力反
射係数でSパラメータの係数である。
【0005】以上で構成された低雑音増幅器における入
出力整合回路は、受信部の低雑音化(高感度化)の為に
最適化設計を行なう必要がある。
【0006】ここで低雑音増幅器の雑音特性と、入力V
SWRを考慮した入力整合回路の最適化について説明す
る。図8は従来の技術による雑音を最小にするトランジ
スタに接続する入力負荷の反射係数Γsを求める一実施
例を示した図である。入力反射係数Γs平面(スミスチ
ャート)上において、Γsを設定し雑音を最小にするに
は、トランジスタ23より見た入力負荷22の反射係数
Γsをトランジスタ23の雑音を最小にする入力負荷反
射係数Γopt(42)と一致させる必要がある(Γs
=Γopt)。また入力VSWRを最小にするには、ト
ランジスタ23より見た入力負荷22の反射係数Γsを
トランジスタ23の入力反射係数S11の共役複素数S11
*(41)と一致させる必要がある(Γs=S11*)。
【0007】しかし、Γopt(42)とS11*(4
1)は一般に異なった値となる(Γopt≠S11*)。
このため、雑音を最小にする設計を行なうと、入力VS
WRが劣化する。逆に入力VSWRを最小にする設計を
行なうと、雑音が大きくなるという問題がある。
【0008】したがって、両特性のトレードオフを取っ
た最適化設計を行なう場合、S11*(41)とΓopt
(42)を結んだ線分上の点で、線分の中点や、許容V
SWRの範囲内においてできるだけΓoptに近い点に
Γsを決定し入力整合回路を設計していた。このような
最適化設計は一般に準雑音整合として扱われている。こ
のような準雑音整合において、許容される最大入力VS
WRを規定した場合、この指定範囲内で得られる雑音最
小値は一義的に決定されるため、それ以下の雑音値を得
る事が不可能となる。
【0009】また、以上の説明ではトランジスタ23は
単方向性であり、トランジスタ23の出力に接続された
負荷の反射係数ΓLにS11は依存しない。しかし、実際
にはトランジスタ23は双方向性であって、増幅段23
の出力負荷の反射係数ΓLによりS11は大きく変化す
る。ここで反射係数ΓLの出力負荷24を接続したとき
のトランジスタ23の新しい入力反射係数をS11'とす
ると、
【0010】
【数1】
【0011】となる。ここでS11、S12、S21、S22は
増幅段のSパラメータ。ΓL=0の時はS11'=S11とな
る。一般にトランジスタ23と出力負荷の整合は、利得
最大となるよう整合させる場合が多く、このときには増
幅段23より見た出力負荷24の反射係数ΓLをトラン
ジスタ23の出力反射係数S22の共役複素数S22*と一
致させる必要がある(ΓL=S22*)。この場合、S11'*
(S11'の共役複素数)の値はΓLの影響を考慮しないS
11*の値よりもΓoptに対して異なる値となってしま
う。従ってトランジスタ23の双方向性を考慮して、前
記の準雑音整合を行なうとシステム上許容できる指定し
たVSWRにおける雑音最小値は、単方向性とした雑音
最小値よりさらに劣化する。
【0012】以上のことを踏まえて、ΓoptとS11'*
のトレードオフをとり、Γsを設計することにより雑音
を最小にした低雑音増幅器13を構成していた。
【0013】
【発明が解決しようとする課題】しかしながら従来の設
計法に従い、増幅段の双方向性を考慮して低雑音増幅器
を設計し、これを備えた受信回路を構成したとしても、
トレ−ドオフの方法が受信回路全体のNFを考慮してお
らず、設計後に受信回路全体の雑音が最小になるとは限
らない。これでは雑音最小の最適設計を行なったことに
はならず、必要な雑音特性が得られないことがある。
【0014】本発明の目的は、受信回路全体の雑音特性
を最小にする設計手法により、良好な雑音特性を持つ受
信回路を提供することにある。
【0015】本発明の他の目的は、受信回路に用いられ
る低雑音増幅器の入力負荷の反射係数Γsを、受信回路
全体の雑音特性を最小にする設計手法により最適化し、
良好な雑音特性を持つ受信回路を提供することにある。
【0016】本発明の更に他の目的は、携帯無線機の受
信回路全体の雑音特性を最小にする設計手法により、良
好な雑音特性を持つ受信回路を具備した携帯無線機を提
供することにある。
【0017】
【課題を解決するための手段】本発明によれば、受信回
路に用いられる低雑音増幅器の入力負荷の反射係数Γs
を受信回路全体の雑音が最小になる様にする設計手法が
提供される
【0018】
【作用】本発明によれば、受信回路に用いられる低雑音
増幅器の入力負荷の反射係数Γsを受信回路全体の雑音
が最小になる様にする設計手法により最適化し、受信回
路全体の雑音が最小にすることができる。また受信回路
の雑音を最小にしたことにより、受信感度を向上するこ
とができる。
【0019】
【実施例】図1は本発明による受信回路の実施例を示し
た図である。受信回路(103)を低雑音増幅器(10
1)と、復調器(102)にて構成し、また低雑音増幅
器(101)は、能動素子を含む増幅段(105)と、
入力段(104)とから構成される。入力段の出力反射
係数Γs(Γs≠0)を受信回路(103)の入力換算
雑音指数NFが最小となる最適反射係数にする設計手法
により最適化を行う。逆に最適反射係数に設定すること
で受信回路のNFを最小にできる。
【0020】図2は本発明による受信回路全体を考慮し
たトランジスタの雑音を最小にする入力負荷の反射係数
Γsを求める方法を示した図である。本発明によれば、
受信回路の低雑音増幅回路に用いる増幅段のSパラメー
タと、増幅段に接続される入出力負荷の反射係数とから
与えられる増幅器の雑音特性と、増幅器の利得と、増幅
器の出力に接続される負荷の雑音特性とを、すべて入力
負荷の反射係数Γsを変数とした雑音の関数に置き換え
る。これにより入力負荷の反射係数を変化させたときの
受信回路全体の雑音が一義的に求められる関係式が導出
される。これにより受信回路全体の雑音が最小になる入
力負荷の反射係数Γsが求まる。従って、入力負荷の反
射係数が上記で求まった値となるように入力整合回路を
設計することにより受信回路全体の雑音が最小にするこ
とができる。また受信回路の雑音を最小にしたことによ
り、受信感度を向上することができる。
【0021】さて、回路の雑音特性を雑音指数(NF)
で表すと、図5に示すような受信回路のNFは一般に、
【0022】
【数2】
【0023】と表せる。但し、NF0、G0は図2中の
第1のフィルタ12の雑音指数及び利得(減衰量)、N
F1、G1は低雑音増幅器13の雑音指数及び利得、N
F2、G2は第2のフィルタ14の雑音指数及び利得
(減衰量)、NF3は周波数混合器15の雑音指数であ
る。NF0、G0、NF2、G2、NF3を一定(定
数)として、ここでNF1、G1を入力負荷の反射係数
Γsを変数とした雑音の関数NF(Γs)に置き換え
る。
【0024】まず、式(2)におけるNF1は入力負荷
の反射係数(又は、インピーダンス)を変数として、
【0025】
【数3】
【0026】と表せる。但し、NFminはトランジス
タの雑音最小値、gnは雑音パラメータで正の値を持つ
定数、Γoptはトランジスタが雑音最小になるときの
最適信号源負荷反射係数である。
【0027】また、低雑音増幅器の有能利得G1は増幅
段を単方向性(|S21|=0)と仮定すると一般に、
【0028】
【数4】
【0029】と表せる。但し、G0は増幅段に特性イン
ピーダンス(例50Ω)を接続したときの利得、Gin
は入力負荷の反射係数がΓsに変わった事による整合利
得、Goutは出力負荷の反射係数がΓLに変わった事
による整合利得である。またS12、S21、S22は増幅段
のSパラメータである。
【0030】式(2)、式(3)、式(4)より、受信
回路全体を考慮した雑音特性は変数Ginを除いて全て
Γsの変数で表現された。ところで式(3)を考慮しな
がら、一つのGinの値に対するNF1が最小になるΓ
sの値を一点決める。Ginの各値につき(実際にはG
in=0〜10dB程度の範囲内の各値)上記手法によ
り対応する点を求めると曲線(点集合)となる。曲線上
の各点について受信回路全体のNFが定義されているの
で、この曲線上にてNFを最小とする点Γsを決定す
る。
【0031】図3は本発明による受信回路の他の実施例
を示した図である。受信回路(203)を低雑音増幅器
(201)と、復調器(202)にて構成し、また低雑
音増幅器(201)は、能動素子を含む増幅段(20
5)と、入力段(204)とから構成される。さらに入
力段(204)をフィルタ(206)と入力整合段(入
力整合回路)(207)にて構成し、不要周波数信号を
除去する。入力段の出力反射係数Γs(Γs≠0)を受
信回路(203)の入力換算雑音指数NFが最小となる
最適反射係数に設定する設計を行う。逆に最適反射係数
に設定することで受信回路のNFを最小にできる。
【0032】図4は本発明による受信回路の更に他の実
施例を示した図である。受信回路(203)を低雑音増
幅器(201)と、復調器(202)にて構成し、また
低雑音増幅器(201)は、能動素子を含む増幅段(2
05)と、入力段(204)とから構成される。さらに
復調器をフィルタ(208)と局発信号発振器(20
9)と周波数混合器(210)と復調部とから構成し、
ダブルスーパヘテロダイン方式の構成をとる。入力段の
出力反射係数Γs(Γs≠0)を受信回路(203)の
入力換算雑音指数NFが最小となる最適反射係数に設定
する設計を行う。逆に最適反射係数に設定することで受
信回路のNFを最小にできる。
【0033】図7は本発明による受信回路全体を考慮し
た雑音を最小にする入力負荷の反射係数Γsを求める一
実施例を示した図である。図2で示した以上の手法を入
力負荷反射係数平面Γs上(スミスチャート)で詳しく
図解にて説明する。図7において、点32は増幅段に接
続される入力負荷の反射係数Γsにより、雑音が最小に
なるときの最適信号源負荷反射係数Γopt(Γs=Γ
opt)、点31は増幅段の入力反射係数S11の共役複
素数S11*で、増幅段に接続される入力負荷の反射係数
Γsの(電力)整合最適点S11*(Γs=S11*)であ
る。整合最適点S11*(31)と入力負荷反射係数平面
の原点とを結んだ直線上の点を中心として、増幅段に入
力負荷を接続したことによる整合利得の値の等しい円
(等利得円)が一般に、等利得円の中心をr、半径をρ
として以下に式を示すように求められる。
【0034】
【数5】
【0035】
【数6】
【0036】式(5)よりNF1はΓsからΓoptま
での距離の2乗に比例するので、NF1が最小となる等
利得円上の点は、Γoptから等利得円上に垂線を下ろ
した交点、つまり式(5)により求めた利得円の中心r
と、増幅段に接続される入力負荷の反射係数Γsにより
雑音が最小になるときの最適信号源負荷反射係数Γop
tを結んだ直線と、等利得円の交点である。式(5)、
(6)により求めた等利得円との交点は、
【0037】
【数7】
【0038】に式(5)、(6)を代入することにより
与えられる。
【0039】上記の式(5〜7)から、例えば中心r1
(33)で半径ρ1の円(36)が描ける。この円と、
中心r1(33)と増幅段に接続される入力負荷の反射
係数Γsにより雑音が最小になるときの最適信号源負荷
反射係数Γopt(32)を結んだ直線との交点が求ま
る。同様に中心r2、r3、r4、r5について交点を
求める。求めた交点を結んだ曲線(35)が、入力整合
利得を変化させたときの低雑音増幅器の雑音が最小にな
る増幅段に接続される入力負荷の反射係数Γsの点群で
あり、この曲線(35)上の全ての点Γsについて受信
回路全体のNFが導出できるので、このNFが最小にな
る反射係数Γsを求めることができる。
【0040】上記方法により、求まる値に増幅段に接続
される入力負荷の反射係数Γsが一致するように入力整
合回路を設計することにより受信回路全体の雑音を最小
にすることができる。また受信回路の雑音を最小にした
ことにより、受信感度を向上することができる。
【0041】また増幅段の雑音が最小になる入力負荷の
反射係数Γopt1の導出は、増幅段に使用する能動素
子の雑音が最小になる入力負荷の反射係数Γoptをそ
のまま用いるのではなく、能動素子に付加する受動素子
を含めた増幅段全体の雑音が最小になる入力負荷の反射
係数を用いるのが、より精度の点で正しい結果が得られ
る。増幅段を構成してから、雑音が最小になる入力負荷
の反射係数を測定しても良いが、能動素子を雑音パラメ
ータを含めた等価回路にモデリングし、計算しても良
い。
【0042】更に増幅段に使用する能動素子は雑音が小
さい、GaAsMESFETやHEMT(高移動度トラ
ンジスタ)を使用するのが好ましい。
【0043】
【発明の効果】以上詳細に説明したように、本発明によ
れば、入力負荷の反射係数Γsを変数とした受信回路全
体の雑音が一義的に求まる関係式により、受信回路全体
の雑音が最小になる入力負荷の反射係数が求まる。従っ
て、この値に入力負荷の反射係数が一致するように入力
整合回路を設計することにより受信回路全体の雑音を最
小にすることができる。また受信回路の雑音を最小にし
たことにより、受信感度を向上することができる。
【図面の簡単な説明】
【図1】本発明による受信回路の実施例を示した図であ
る。
【図2】本発明による受信回路全体を考慮したトランジ
スタの雑音を最小にする入力負荷の反射係数Γsを求め
る方法を示した図である。
【図3】本発明による受信回路の他の実施例を示した図
である。
【図4】本発明による受信回路の更に他の実施例を示し
た図である。
【図5】本発明による受信回路の更に他の実施例を示し
た図である。
【図6】本発明による低雑音増幅器の構成図である。
【図7】本発明による受信回路全体を考慮した雑音を最
小にする入力負荷の反射係数Γsを求める一実施例を示
した図である。
【図8】従来の技術による雑音を最小にするトランジス
タに接続する入力負荷の反射係数Γsを求める方法を示
した図である。
【符号の説明】
101…低雑音増幅器、 102…復調器、 103…受信回路、 104…入力段、 105…増幅段、 1…共役複素数S11*(整合最適点)、 2…最適信号源負荷反射係数Γopt1(雑音最適
点)、 3…整合利得の値の等しい円(等利得円)の中心点r、 4…反射係数の最適点Γopt2、 5…入力反射係数平面の中心点(Γs=0)、 6…Γs=Γopt1とΓs=S11*を結んだ線分、 7…ある利得における等利得円、 8…等利得円の中心rと、最適信号源負荷反射係数Γo
pt1を結んだ線分、 9…各利得に対するΓopt2の点の集まり(曲線)、 201…低雑音増幅器、 202…復調器、 203…受信回路、 204…入力段、 205…増幅段、 206…第1のフィルタ、 207…入力整合部、 208…第2のフィルタ、 209…局発信号発振器、 210…周波数混合器(ミクサ)、 211…復調段、 11…アンテナ、 12…第1のフィルタ、 13…低雑音増幅器、 14…第2のフィルタ、 15…ミクサ、 16…復調回路、 17…局発信号発振器、 18…復調信号、 20…低雑音増幅器、 21…信号源、 22…入力負荷(回路)、 221…信号源インピーダンス(50Ω)、 222…入力整合回路、 23…トランジスタ、 23a…ゲート(ベース)端子、 23b…ドレイン(コレクタ)端子、 23c…ソース(エミッタ)端子、 24…出力負荷(回路)、 241…出力インピーダンス(50Ω)、 242…出力整合回路、 31…共役複素数S11*(整合最適点)、 32…最適信号源負荷反射係数Γopt(雑音最適
点)、 33…整合利得の値の等しい円(等利得円)の中心点、 34…入力負荷の反射係数の点、 35…入力負荷の反射係数の点群(曲線)、 36…整合利得の値の等しい円(等利得円)、 41…入力反射係数S11の共役複素数S11*(整合最適
点)、 42…最適信号源負荷反射係数Γopt(雑音最適
点)。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】少なくとも変調信号を増幅する低雑音増幅
    器(101)と、該低雑音増幅器の出力を入力し復調す
    る機能を有する復調器(102)を具備する受信回路
    (103)において、 前記低雑音増幅器(101)は、少なくとも一つの能動
    素子を含む増幅段(105)と、該増幅段の前段に具備
    された入力段(104)とからなり、 前記入力段の出力反射係数Γs(Γs≠0)を、前記受
    信回路(103)の入力換算雑音指数NFが最小となる
    最適反射係数に設定する事を特徴とする受信回路。
  2. 【請求項2】請求項1に記載の受信回路のΓsの設定法
    において、 前記増幅段に用いる能動素子の雑音を最小とする入力負
    荷の反射係数Γopt1(2)を求め、 該増幅段の入力散乱パラメータS11を求め、該S11
    の共役複素数 S11*(1)を算出し、 前記入力段の出力反射係数Γs平面上において、Γs平
    面の原点Γs=0(5)とS11*を通り、条件0<|
    Γs|<1を満たす線分(6)を求め、 該線分(6)上に中心r(3)を持つ、低雑音増幅器の
    利得が一定となる円(7)を求め、 前記雑音最小最適反射係数Γopt1(2)と点r
    (3)とを結んだ線分(8)と、前記低雑音増幅器の利
    得が一定となる円(7)との交点を求め、該交点を低雑
    音増幅器の一つの利得Gin1における増幅段の入力換
    算雑音指数NFを最小とする入力段の出力反射係数Γo
    pt2(4)とし、 低雑音増幅器の複数の利得Ginに対するΓopt2を
    求め、該Γopt2の各々の値に対して受信回路の入力
    換算雑音指数NFを求め、 上記入力換算雑音指数NFを最小にするΓopt2をΓ
    opt3とし、 前記受信回路のΓsをΓopt3にすることを特徴とす
    る受信回路のΓsの設定法。
  3. 【請求項3】請求項2に記載のΓopt1の決定方法に
    おいて、 能動素子単体の雑音を最小にする入力負荷の反射係数Γ
    optではなく、 能動素子と該素子に付加する受動素子を含めた前記増幅
    段全体の雑音を最小にする入力負荷の反射係数Γop
    t’を、 Γopt1とする事を特徴とするΓopt1の決定方
    法。
  4. 【請求項4】請求項2に記載のΓopt3の算出方法に
    おいて、計算シミュレータもしくは計算用ソフトによ
    り、 該Γopt3の算出を行なうことを特徴とする計算シミ
    ュレータもしくは計算用ソフト。
  5. 【請求項5】請求項2に記載の受信回路において用いら
    れる低雑音増幅器において、 前記低雑音増幅器(101)は、少なくとも一つの能動
    素子を含む増幅段(105)と、該増幅段の前段に具備
    された入力段(104)とからなり、 更に前記増幅段は、入力換算雑音NFが小さい、少なく
    とも一つのMESFET、またはHEMT、またはバイ
    ポーラトランジスタを用いて構成する事を特徴とする低
    雑音増幅器。
  6. 【請求項6】少なくともアンテナと、該アンテナ出力を
    入力する第一のフィルタと、該フィルタ出力を入力する
    低雑音増幅器と、該低雑音増幅器出力を入力する第2の
    フィルタと、局発信号発振器出力と、該第2のフィルタ
    出力と局発信号発振器出力とを入力し掛算するミクサ
    と、ミクサ出力を入力する中間周波数復調回路とから構
    成される携帯電話機受信部において、 上記低雑音増幅器は、少なくとも一つの能動素子からな
    る増幅段と該増幅段の入力端に接続された出力反射係数
    Γs(Γs≠0)の入力段にて構成し、 該携帯電話機受信部の雑音が最小となる様な出力反射係
    数Γsを有する事を特徴とする携帯電話機受信部。
JP14324993A 1993-06-15 1993-06-15 受信回路 Pending JPH077451A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14324993A JPH077451A (ja) 1993-06-15 1993-06-15 受信回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14324993A JPH077451A (ja) 1993-06-15 1993-06-15 受信回路

Publications (1)

Publication Number Publication Date
JPH077451A true JPH077451A (ja) 1995-01-10

Family

ID=15334360

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14324993A Pending JPH077451A (ja) 1993-06-15 1993-06-15 受信回路

Country Status (1)

Country Link
JP (1) JPH077451A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006333390A (ja) * 2005-05-30 2006-12-07 Furukawa Electric Co Ltd:The 低雑音増幅回路
JP2011004194A (ja) * 2009-06-18 2011-01-06 Saito Com Co Ltd 地上波デジタルテレビ用アンテナブースタユニット
JP2011004186A (ja) * 2009-06-18 2011-01-06 Saito Com Co Ltd 地上波デジタルテレビ用アンテナブースタユニット
JP2018023074A (ja) * 2016-08-05 2018-02-08 株式会社村田製作所 高周波モジュール及び弾性波フィルタの製造方法
JP2018026795A (ja) * 2016-08-05 2018-02-15 株式会社村田製作所 高周波モジュール及び通信装置
US11336238B2 (en) 2016-08-05 2022-05-17 Murata Manufacturing Co., Ltd. High-frequency module and communication apparatus

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006333390A (ja) * 2005-05-30 2006-12-07 Furukawa Electric Co Ltd:The 低雑音増幅回路
JP2011004194A (ja) * 2009-06-18 2011-01-06 Saito Com Co Ltd 地上波デジタルテレビ用アンテナブースタユニット
JP2011004186A (ja) * 2009-06-18 2011-01-06 Saito Com Co Ltd 地上波デジタルテレビ用アンテナブースタユニット
JP2018023074A (ja) * 2016-08-05 2018-02-08 株式会社村田製作所 高周波モジュール及び弾性波フィルタの製造方法
CN107689783A (zh) * 2016-08-05 2018-02-13 株式会社村田制作所 高频模块以及弹性波滤波器的制造方法
JP2018026795A (ja) * 2016-08-05 2018-02-15 株式会社村田製作所 高周波モジュール及び通信装置
US10673410B2 (en) 2016-08-05 2020-06-02 Murata Manufacturing Co., Ltd. Radio-frequency (RF) module, and method of manufacturing elastic wave filter
CN107689783B (zh) * 2016-08-05 2020-12-15 株式会社村田制作所 高频模块以及弹性波滤波器的制造方法
US11336238B2 (en) 2016-08-05 2022-05-17 Murata Manufacturing Co., Ltd. High-frequency module and communication apparatus

Similar Documents

Publication Publication Date Title
US7109793B2 (en) High frequency differential circuit, differential amplifier, differential mixer, differential oscillator, and radio circuit using same
RU2189116C2 (ru) Цифровая калибровка приемопередатчика
CN106877943B (zh) 一种使用环回校准的通信收发器及其发射功率的校准方法
EP0706261A1 (en) Detector cell for logarithmic amplifiers
KR20010098905A (ko) 주파수 체배 회로 및 반도체 집적 회로
JPH0993059A (ja) Agc装置
US20030076169A1 (en) Translinear variable gain amplifier
US9209768B2 (en) Radio frequency signal gain control
CN108650034A (zh) 一种射频设备的增益校准方法及装置
JPS6139732A (ja) 雑音検出器
JPH077451A (ja) 受信回路
JP2532056B2 (ja) 信号レベル感応形適応帯域幅増幅器
JPH10247880A (ja) 通信機の送信装置および移動局
JPH04266223A (ja) 無線受信機
GB2361594A (en) Apparatus and method for creating a non-linearity corrected input power level conversion table allowing correct display of input power level
JP4642272B2 (ja) 送信出力補正装置
JPH0828620B2 (ja) 可変利得増幅器
US6836199B2 (en) Tuning circuit
US6393259B1 (en) Amplifier circuit and transceiver
US6262623B1 (en) Log-domain filter having a variable dynamic range window
EP0488257A1 (en) Frequency conversion circuit
US20030111997A1 (en) Active coupler
CN111294012A (zh) 电容器电路及电容倍增式滤波器
CN104113294A (zh) 压控放大器以及使用压控放大器的方法
US4297643A (en) Noise obviating electronic signal coupling means