JPH0774475A - Mesh pattern structure - Google Patents
Mesh pattern structureInfo
- Publication number
- JPH0774475A JPH0774475A JP21710193A JP21710193A JPH0774475A JP H0774475 A JPH0774475 A JP H0774475A JP 21710193 A JP21710193 A JP 21710193A JP 21710193 A JP21710193 A JP 21710193A JP H0774475 A JPH0774475 A JP H0774475A
- Authority
- JP
- Japan
- Prior art keywords
- mesh pattern
- layer
- mesh
- openings
- pattern structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
Abstract
Description
【0001】[0001]
【産業上の利用分野】本発明は、多層基板のグランド層
や電源層として使用するのに適したメッシュパターン構
造に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mesh pattern structure suitable for use as a ground layer or a power layer of a multi-layer substrate.
【0002】アルミナ等のセラミックスを用いた多層基
板やポリイミド樹脂を用いた薄膜多層基板は、高速信号
を処理する回路を構成するのに適している。高速回路用
の多層基板は、通常、ストリップライン構造やトリプレ
ート構造を有する。この種の多層基板の構造において
は、電気的な特性が良好で製造技術上の制約を受けるこ
とのないグランド層や電源層が要求される。A multi-layer substrate using ceramics such as alumina or a thin-film multi-layer substrate using polyimide resin is suitable for forming a circuit for processing a high-speed signal. Multilayer substrates for high-speed circuits usually have a stripline structure or a triplate structure. In this type of multi-layer substrate structure, a ground layer and a power supply layer that have good electrical characteristics and are not restricted by manufacturing techniques are required.
【0003】[0003]
【従来の技術】図4は、多層基板におけるグランド層或
いは電源層として使用することができる従来のメッシュ
パターン構造を示す斜視図である。符号2は複数の開口
を有する導体からなるメッシュパターンを表し、符号4
はメッシュパターン2を支持するポリイミド等からなる
絶縁層を表す。2. Description of the Related Art FIG. 4 is a perspective view showing a conventional mesh pattern structure which can be used as a ground layer or a power supply layer in a multilayer substrate. Reference numeral 2 represents a mesh pattern made of a conductor having a plurality of openings, and reference numeral 4
Represents an insulating layer made of polyimide or the like that supports the mesh pattern 2.
【0004】このメッシュパターン構造を多層基板のグ
ランド層や電源層として使用する場合、本来は、メッシ
ュパターン2の開口の存在は電気的な特性上好ましくな
い。にもかかわらず、このような開口を有するメッシュ
パターン2を用いているのは、多層基板の製造プロセス
上、セラミック多層基板にあってはバインダー抜きのた
め、銅ポリイミド薄膜多層基板にあっては、ポリイミド
の焼成時に発生するガス抜きのために必要であるからで
ある。When this mesh pattern structure is used as a ground layer or a power supply layer of a multi-layer substrate, the existence of openings in the mesh pattern 2 is originally not preferable in terms of electrical characteristics. Nevertheless, the reason why the mesh pattern 2 having such an opening is used is to remove the binder in the ceramic multilayer substrate in the manufacturing process of the multilayer substrate, and in the copper polyimide thin film multilayer substrate, This is because it is necessary for venting the gas generated when baking the polyimide.
【0005】銅ポリイミド基板においては、その微細パ
ターンに着目し、開口を極力小さくしているが、パター
ニング上の限界があり十分ではない。また、メッシュパ
ターンをグランド層とする例えばストリップラインを構
成する場合において、上層に信号線を形成するときに、
メッシュパターンの開口に対応する部分には信号線を形
成することができないので、パターン形成の制約が大き
くなり、配線板の十分な微細化を生かしたパターン形成
ができないという問題がある。In the copper polyimide substrate, attention is paid to the fine pattern and the opening is made as small as possible, but this is not sufficient because there is a limit in patterning. Further, in the case of forming a strip line with the mesh pattern as the ground layer, for example, when forming the signal line in the upper layer,
Since the signal line cannot be formed in the portion corresponding to the opening of the mesh pattern, there is a problem that the restriction of pattern formation becomes large, and the pattern formation cannot be performed by making full use of the miniaturization of the wiring board.
【0006】[0006]
【発明が解決しようとする課題】よって、本発明の目的
は、製造技術上の制約を受けることがなく、且つ電気的
な特性が良好なメッシュパターン構造を提供することに
ある。また、このメッシュパターン構造を用いた多層基
板を提供することもこの発明の目的である。SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide a mesh pattern structure which is not restricted by the manufacturing technique and has good electric characteristics. It is also an object of the present invention to provide a multilayer substrate using this mesh pattern structure.
【0007】[0007]
【課題を解決するための手段】本発明によると、複数の
開口をそれぞれ有する導体からなる第1及び第2のメッ
シュパターンを、層間絶縁層を介して積層してなる構造
であって、上記第1及び第2のメッシュパターンは上記
層間絶縁層に設けられたビアを介して電気的に接続さ
れ、上記第1及び第2のメッシュパターンの開口並びに
上記ビアは平面的に異なる位置にあるメッシュパターン
構造が提供される。According to the present invention, there is provided a structure in which first and second mesh patterns made of conductors each having a plurality of openings are laminated with an interlayer insulating layer interposed therebetween. The first and second mesh patterns are electrically connected to each other through vias provided in the interlayer insulating layer, and the openings of the first and second mesh patterns and the vias are at different positions in plan view. Structure is provided.
【0008】[0008]
【作用】本発明のメッシュパターン構造では、第1及び
第2のメッシュパターンがそれぞれ複数の開口を有して
いるので、このメッシュパターン構造を絶縁層上に形成
するに際して、バインダー抜き(絶縁層がセラミックス
である場合)或いはガス抜き(絶縁層がポリイミド等の
樹脂である場合)が可能になり、製造技術上の制約を受
けることがない。In the mesh pattern structure of the present invention, since the first and second mesh patterns each have a plurality of openings, when the mesh pattern structure is formed on the insulating layer, the binder removal (the insulating layer is Since it can be made of ceramics or can be degassed (when the insulating layer is a resin such as polyimide), there is no restriction on the manufacturing technology.
【0009】また、第1及び第2のメッシュパターンの
開口が平面的に異なる位置にあるようにしているので、
上層の信号線を構成する場合に第1又は第2のメッシュ
パターンの開口による制約を受けることがなく、電気的
な特性が良好である。Further, since the openings of the first and second mesh patterns are arranged at different positions in plan view,
When forming the upper layer signal line, there is no restriction due to the opening of the first or second mesh pattern, and the electrical characteristics are good.
【0010】尚、本発明の構造において、第1及び第2
のメッシュパターンの開口とビアとを平面的に異なる位
置に設けているのは、ビアが第1又は第2のメッシュパ
ターンの開口と同一の位置にあると、このビアを介して
第1及び第2のメッシュパターンを電気的に接続するこ
とができないからである。In the structure of the present invention, the first and second
The openings of the mesh pattern and the vias are provided at different positions in plan view. When the vias are at the same positions as the openings of the first or second mesh pattern, the first and second vias are provided through the vias. This is because the two mesh patterns cannot be electrically connected.
【0011】[0011]
【実施例】以下本発明の実施例を説明する。図1は本発
明の実施例を示すメッシュパターン構造の斜視図、図2
はその平面図、図3はその断面図である。図3におい
て、(A)は図2のA−A′線に沿った断面を表し、
(B)は図2のB−B′線に沿った断面を表す。尚、こ
の実施例は、本発明のメッシュパターン構造を銅ポリイ
ミド基板に適用した例である。EXAMPLES Examples of the present invention will be described below. 1 is a perspective view of a mesh pattern structure showing an embodiment of the present invention, FIG.
Is a plan view thereof, and FIG. 3 is a sectional view thereof. In FIG. 3, (A) represents a cross section taken along the line AA ′ of FIG.
2B shows a cross section taken along the line BB ′ of FIG. In addition, this example is an example in which the mesh pattern structure of the present invention is applied to a copper polyimide substrate.
【0012】銅からなる第1のメッシュパターン6は下
部ポリイミド層8上に形成されており、第1のメッシュ
パターン6が有する複数の開口6Aにより下部ポリイミ
ド層8が一部露出している。従って、第1のメッシュパ
ターン6の開口6Aは下部ポリイミド層からのガス抜き
の穴となる。The first mesh pattern 6 made of copper is formed on the lower polyimide layer 8, and the lower polyimide layer 8 is partially exposed by the plurality of openings 6A provided in the first mesh pattern 6. Therefore, the opening 6A of the first mesh pattern 6 serves as a gas vent hole from the lower polyimide layer.
【0013】第1のメッシュパターン6上には、その開
口6Aにより下部ポリイミド層8と接続している中間ポ
リイミド層(層間絶縁層)10が形成されている。中間
ポリイミド層10には、第1のメッシュパターン6と第
2のメッシュパターン12を接続するためにビア10A
が形成されている。An intermediate polyimide layer (interlayer insulating layer) 10 connected to the lower polyimide layer 8 through the opening 6A is formed on the first mesh pattern 6. The intermediate polyimide layer 10 has a via 10A for connecting the first mesh pattern 6 and the second mesh pattern 12.
Are formed.
【0014】中間ポリイミド層10上に形成される第2
のメッシュパターン12も銅からなり、この第2のメッ
シュパターン12はビア10Aを介して第1のメッシュ
パターン6と電気的に接続される。第2のメッシュパタ
ーン12には、中間ポリイミド層10からのガス抜き用
の穴として開口12Aが設けられている。この第2のメ
ッシュパターンの開口12Aは第1のメッシュパターン
6の開口6Aと平面的に異なる位置に形成される。即
ち、このメッシュパターン構造を上方から透視したとき
に、第1のメッシュパターン6の開口6Aと第2のメッ
シュパターン12の開口12Aは重ならない。A second layer formed on the intermediate polyimide layer 10.
The mesh pattern 12 is also made of copper, and the second mesh pattern 12 is electrically connected to the first mesh pattern 6 via the via 10A. The second mesh pattern 12 is provided with an opening 12A as a hole for venting gas from the intermediate polyimide layer 10. The opening 12A of the second mesh pattern is formed at a position different from the opening 6A of the first mesh pattern 6 in plan view. That is, when this mesh pattern structure is seen through from above, the openings 6A of the first mesh pattern 6 and the openings 12A of the second mesh pattern 12 do not overlap.
【0015】各層は例えばフォトリソグラフィ法により
形成することができる。製造時に下部ポリイミド層8か
ら発生するガスは、中間ポリイミド層10を介して第2
のメッシュパターン12の開口12Aから外部に放出さ
れる。このため、ガス放出に伴って導体パターンが破損
する恐れがない。また、第1のメッシュパターン6の開
口6Aと第2のメッシュパターン12の開口12Aは平
面的に異なる位置にあるので、このメッシュパターン構
造は完全に穴明き部のないベタのグランド層或いは電源
層として見ることができ、電気的な特性が大幅に向上す
る。Each layer can be formed by, for example, a photolithography method. The gas generated from the lower polyimide layer 8 at the time of manufacturing is transferred to the second polyimide through the intermediate polyimide layer 10.
Is discharged to the outside from the opening 12A of the mesh pattern 12. Therefore, there is no possibility that the conductor pattern will be damaged due to the gas release. Further, since the openings 6A of the first mesh pattern 6 and the openings 12A of the second mesh pattern 12 are at different positions in plan view, this mesh pattern structure has a solid ground layer or a power source having no complete perforations. It can be seen as a layer and the electrical properties are greatly improved.
【0016】以上説明した実施例では、本発明のメッシ
ュパターン構造を銅ポリイミド基板に適用した例を説明
したが、本発明はアルミナ、ガラスセラミックス等の無
機系材料を用いた多層基板に適用可能である。In the embodiments described above, the example in which the mesh pattern structure of the present invention is applied to a copper polyimide substrate has been described, but the present invention can be applied to a multilayer substrate using an inorganic material such as alumina or glass ceramics. is there.
【0017】[0017]
【発明の効果】以上説明したように、本発明によると、
製造技術上の制約を受けることがなく、且つ電気的な特
性が良好なメッシュパターン構造の提供が可能になると
いう効果が生じる。As described above, according to the present invention,
There is an effect that it is possible to provide a mesh pattern structure having good electric characteristics without being restricted by manufacturing technology.
【図1】本発明の実施例を示すメッシュパターン構造の
斜視図である。FIG. 1 is a perspective view of a mesh pattern structure showing an embodiment of the present invention.
【図2】本発明の実施例を示すメッシュパターン構造の
平面図である。FIG. 2 is a plan view of a mesh pattern structure showing an embodiment of the present invention.
【図3】本発明の実施例を示すメッシュパターン構造の
断面図である。FIG. 3 is a cross-sectional view of a mesh pattern structure showing an embodiment of the present invention.
【図4】従来技術の説明図である。FIG. 4 is an explanatory diagram of a conventional technique.
6 第1のメッシュパターン 8 下部ポリイミド層 10 中間ポリイミド層(層間絶縁層) 12 第2のメッシュパターン 6 First Mesh Pattern 8 Lower Polyimide Layer 10 Intermediate Polyimide Layer (Interlayer Insulating Layer) 12 Second Mesh Pattern
Claims (3)
る第1及び第2のメッシュパターン(6,12)を、層間絶縁
層(10)を介して積層してなる構造であって、 上記第1及び第2のメッシュパターン(6,12)は上記層間
絶縁層(10)に設けられたビア(10A) を介して電気的に接
続され、 上記第1及び第2のメッシュパターン(6,12)の開口並び
に上記ビア(10A) は平面的に異なる位置にあることを特
徴とするメッシュパターン構造。1. A structure in which first and second mesh patterns (6, 12) made of conductors each having a plurality of openings are laminated with an interlayer insulating layer (10) interposed therebetween. And the second mesh pattern (6, 12) are electrically connected through the via (10A) provided in the interlayer insulating layer (10), and the first and second mesh patterns (6, 12) The mesh pattern structure in which the openings and the vias (10A) are at different positions in a plane.
る請求項1に記載のメッシュパターン構造を有する多層
基板。2. The multilayer substrate having a mesh pattern structure according to claim 1, wherein the interlayer insulating layer (10) is made of an inorganic material.
らなる請求項1に記載のメッシュパターン構造を有する
薄膜多層基板。3. The thin film multilayer substrate having a mesh pattern structure according to claim 1, wherein the interlayer insulating layer (10) is made of a polyimide resin.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21710193A JPH0774475A (en) | 1993-09-01 | 1993-09-01 | Mesh pattern structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21710193A JPH0774475A (en) | 1993-09-01 | 1993-09-01 | Mesh pattern structure |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0774475A true JPH0774475A (en) | 1995-03-17 |
Family
ID=16698867
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21710193A Withdrawn JPH0774475A (en) | 1993-09-01 | 1993-09-01 | Mesh pattern structure |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0774475A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009076934A (en) * | 1997-12-29 | 2009-04-09 | Ibiden Co Ltd | Multilayer printed wiring board and method of manufacturing multilayer printed wiring board |
US20140231005A1 (en) * | 2009-09-22 | 2014-08-21 | Sandia Corporation | Producing an electromagnetic isolation cavity by stacking tape layers having conductor-coated edge surfaces facing the cavity |
WO2024009853A1 (en) * | 2022-07-04 | 2024-01-11 | 東洋紡株式会社 | Layered product and method for producing layered product |
-
1993
- 1993-09-01 JP JP21710193A patent/JPH0774475A/en not_active Withdrawn
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009076934A (en) * | 1997-12-29 | 2009-04-09 | Ibiden Co Ltd | Multilayer printed wiring board and method of manufacturing multilayer printed wiring board |
JP4522471B2 (en) * | 1997-12-29 | 2010-08-11 | イビデン株式会社 | Multilayer printed wiring board and method for manufacturing multilayer printed wiring board |
US20140231005A1 (en) * | 2009-09-22 | 2014-08-21 | Sandia Corporation | Producing an electromagnetic isolation cavity by stacking tape layers having conductor-coated edge surfaces facing the cavity |
WO2024009853A1 (en) * | 2022-07-04 | 2024-01-11 | 東洋紡株式会社 | Layered product and method for producing layered product |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7569773B2 (en) | Wired circuit board | |
US4616292A (en) | Multilayer printed circuit board | |
JPH03257893A (en) | Multilayer wiring board | |
JP2001144451A (en) | Laminated wiring board | |
JPH11112142A (en) | Multilayered wiring board | |
JPH0774475A (en) | Mesh pattern structure | |
WO2004103045A1 (en) | Method of manufacturing flexible multilayer circuit board | |
JP3408590B2 (en) | Wiring structure of multilayer printed circuit board | |
JP2712295B2 (en) | Hybrid integrated circuit | |
JP2846803B2 (en) | Multilayer wiring board | |
JP3227828B2 (en) | Connection method between multilayer thin film device and thin film | |
JPS62128197A (en) | Multilayer printed circuit board | |
JPH03215995A (en) | Multilayer wired module | |
JPH06196832A (en) | Insulating substrate with through-hole | |
JPH10135640A (en) | Structure of printed wiring board and its manufacture | |
JP2004022890A (en) | Multilayer circuit board | |
JP3688940B2 (en) | Wiring pattern formation method for flexible circuit board | |
JPH11214807A (en) | Printed circuit board | |
JPH08111584A (en) | Manufacture of sheet laminated multilayer wiring board | |
JPH04340796A (en) | Printed circuit board | |
JPS62171194A (en) | Matrix wiring board | |
JPH0325993A (en) | Printed circuit board | |
JPH09199910A (en) | Strip line | |
JPH08255969A (en) | Printed-circuit board device | |
JP3234045B2 (en) | Multilayer wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20001107 |