JPH09199910A - Strip line - Google Patents

Strip line

Info

Publication number
JPH09199910A
JPH09199910A JP8008821A JP882196A JPH09199910A JP H09199910 A JPH09199910 A JP H09199910A JP 8008821 A JP8008821 A JP 8008821A JP 882196 A JP882196 A JP 882196A JP H09199910 A JPH09199910 A JP H09199910A
Authority
JP
Japan
Prior art keywords
strip
conductor
width
conductors
board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8008821A
Other languages
Japanese (ja)
Inventor
Satoru Yamato
哲 大和
Takayuki Shinpo
隆行 新保
Kazuya Omae
和哉 大前
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP8008821A priority Critical patent/JPH09199910A/en
Publication of JPH09199910A publication Critical patent/JPH09199910A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits

Landscapes

  • Waveguides (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide the strip line whose impedance remains the same even when its conductor width is selected identical to the width of pads matching various electronic components mounted on a board. SOLUTION: Strip lines 1A, 1B, 1C are formed such that at least two strip conductors 3A, 3B, 3C or over are arranged to one side of a board 2 and ground conductors 4A, 4B, 4C are arranged at positions corresponding to the strip conductors 3A, 3B, 3C with the board 2 inbetween. In this case, the board 2 is made up of at least two multi-layered wiring boards 2A, 2B, 2C, 2E, 2G, and each of two strip conductors 3A, 3B, 3C or over has a prescribed impedance with the ground conductors 4A, 4B, 4C arranged at a position of a desired thickness in the board 2, multi-layered wiring boards 2A, 2B, 2C, 2E, 2G respectively matching the width of the strip conductors 3A, 3B, 3C.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、ストリップ線路に
関するもので特に、ストリップ線路の幅を変えてもイン
ピーダンスが一定となるストリップ線路に関するもので
ある。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a strip line, and more particularly to a strip line whose impedance is constant even if the width of the strip line is changed.

【0002】[0002]

【従来の技術】ストリップ線路のインピーダンスを決定
するものとして、導体幅、基板板厚、誘電率等がある。
通常、単板の基板の場合は導体幅を一定にして一定のイ
ンピーダンスを設定している。
2. Description of the Related Art A conductor width, a board thickness, a dielectric constant, etc. determine the impedance of a strip line.
Normally, in the case of a single plate substrate, the conductor width is made constant and a constant impedance is set.

【0003】[0003]

【発明が解決しようとする課題】ところが、基板上に載
置される電子部品は種々の大きさのものがあるので、そ
れらの異なった大きさの電子部品を載置するパットの大
きさも異なる。このようにストリップ線路の導体幅と電
子部品を載置するパットの大きさ(幅)が異なるとイン
ピーダンスマッチングがとれない状態が生じる。インピ
ーダンスマッチングがとれないとその部分で反射が起こ
りVSWR特性が劣化することになる。
However, since there are various sizes of electronic parts mounted on the substrate, the size of the pad for mounting the electronic parts of different sizes is also different. As described above, when the conductor width of the strip line and the size (width) of the pad on which the electronic component is mounted are different, a state where impedance matching cannot be obtained occurs. If impedance matching cannot be achieved, reflection occurs at that portion and VSWR characteristics deteriorate.

【0004】本発明は上記の課題を解決し、基板に載置
する種々の電子部品の大きさに合ったパットの大きさ
(幅)とストリップ線路の導体幅を同じ幅にしても同一
のインピーダンスとなるストリップ線路を提供すること
を目的とするものである。
The present invention solves the above-mentioned problems, and the same impedance is achieved even if the size (width) of the pad and the conductor width of the strip line that match the sizes of various electronic parts mounted on the substrate are the same. The purpose is to provide a stripline that

【0005】[0005]

【課題を解決するための手段】本発明は上記の課題を解
決するために以下のような手段を有している。
The present invention has the following means to solve the above problems.

【0006】本発明のうち請求項1のストリップ線路
は、基板の一方の面に少なくとも2以上のストリップ導
体が配置され、基板を挟んで前記ストリップ導体に対応
した位置に接地導体が配置されたストリップ線路におい
て、前記基板は少なくとも2以上の多層配線基板であっ
て、前記2以上のストリップ導体はそれぞれのストリッ
プ導体の幅に合わせて前記多層配線基板の所望の厚みの
位置に配置された接地導体との間で所定のインピーダン
スとなっていることを特徴とする。
In the strip line according to claim 1 of the present invention, at least two strip conductors are arranged on one surface of the substrate, and a ground conductor is arranged at a position corresponding to the strip conductors with the substrate interposed therebetween. In the line, the board is at least two or more multi-layer wiring boards, and the two or more strip conductors are ground conductors arranged at desired thickness positions of the multi-layer wiring board according to the widths of the strip conductors. It is characterized in that it has a predetermined impedance between.

【0007】本発明のうち請求項2のストリップ線路
は、インピーダンスが一定であって、それぞれのストリ
ップ導体の幅が少なくとも2以上あることを特徴とす
る。
The strip line according to claim 2 of the present invention is characterized in that the impedance is constant and the width of each strip conductor is at least 2 or more.

【0008】本発明のストリップ線路によれば、基板は
多層配線基板となっているので、基板に載置する電子部
品の大きさに合ったパットの大きさ(幅)と同じ幅にす
るためにストリップ導体の幅を広くした場合はそのスト
リップ導体に対応する接地導体を配置する位置を基板の
厚みを増すように多層配線基板の枚数を多くすることに
よって、インピーダンスを一定にすることができる。こ
のようにして、パットの大きさ(幅)とストリップ導体
の幅を同じにすることができるのでパットとストリップ
導体のインピーダンスマッチングがとれることになる。
すなわち、本発明のストリップ線路によれば、インピー
ダンスを一定にした場合、ストリップ導体の幅は多層配
線基板の枚数分とれることになる。したがって多層配線
基板の枚数分パッドの大きさを変えることができる。
According to the strip line of the present invention, since the substrate is a multi-layer wiring substrate, the width (width) of the pad matching the size of the electronic component mounted on the substrate should be the same. When the width of the strip conductor is widened, the impedance can be made constant by increasing the number of the multilayer wiring boards so as to increase the thickness of the board at the position where the ground conductor corresponding to the strip conductor is arranged. In this way, since the size (width) of the pad and the width of the strip conductor can be made the same, impedance matching between the pad and the strip conductor can be obtained.
That is, according to the strip line of the present invention, when the impedance is constant, the width of the strip conductor can be set to the number of the multilayer wiring boards. Therefore, the size of the pad can be changed by the number of the multilayer wiring boards.

【0009】[0009]

【発明の実施の形態】以下に本発明を実施の形態により
図面を参照してより詳細に説明する。図1は、本発明の
ストリップ線路1A、1B、1Cが形成された誘電体基
板2の平面図とそのA−A線断面図である。誘電体基板
2は、複数の誘電体基板2A、2B、2C、・2E・2
Gにより構成された多層配線基板である。本実施の形態
では、7枚の誘電体基板で構成されている。この誘電体
基板2は、例えばアルミナセラミックによる湿式多層厚
膜基板によって構成されている。
BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, the present invention will be described in more detail with reference to the drawings based on embodiments. FIG. 1 is a plan view of a dielectric substrate 2 on which strip lines 1A, 1B, 1C of the present invention are formed and a cross-sectional view taken along the line AA. The dielectric substrate 2 includes a plurality of dielectric substrates 2A, 2B, 2C, 2E.2.
It is a multi-layer wiring board made of G. In this embodiment, it is composed of seven dielectric substrates. The dielectric substrate 2 is composed of, for example, a wet multilayer thick film substrate made of alumina ceramic.

【0010】ストリップ線路1A、1B、1Cは、誘電
体基板2の表面に形成されたストリップ導体3A、3
B、3Cとそれぞれの接地導体4A、4B、4Cにより
構成されている。ストリップ導体3Aに対しては接地導
体4Aが、ストリップ導体3Bに対しては接地導体4B
が、また、ストリップ導体3Cに対しては接地導体4C
が対応してそれぞれストリップ線路1A、1B、1Cが
形成されている。ストリップ導体3Aに対応する接地導
体4Aは、一枚目の誘電体基板2Aに設けられている。
ストリップ導体3Bに対応する接地導体4Bは、二枚目
の誘電体基板2Bに設けられている。ストリップ導体3
Bと接地導体4Bの間の厚みは、ストリップ導体3Aと
接地導体4Aの間の厚みより厚いのでストリップ導体3
Bの幅はストリップ導体3Aの幅より広くしてストリッ
プ導体3Aとストリップ導体3Bのインピーダンスを同
一にしている。ストリップ導体3Cに対応する接地導体
4Cは、五枚目の誘電体基板2Eに設けられている。し
たがって、ストリップ導体3Cの幅はストリップ導体3
Bの幅より広くしてストリップ導体3A、3Bとストリ
ップ導体3Cのインピーダンスを同一にしている。
The strip lines 1A, 1B, 1C are strip conductors 3A, 3A formed on the surface of the dielectric substrate 2.
B, 3C and respective ground conductors 4A, 4B, 4C. A ground conductor 4A is provided for the strip conductor 3A, and a ground conductor 4B is provided for the strip conductor 3B.
However, for the strip conductor 3C, the ground conductor 4C
Correspondingly, strip lines 1A, 1B, and 1C are formed respectively. The ground conductor 4A corresponding to the strip conductor 3A is provided on the first dielectric substrate 2A.
The ground conductor 4B corresponding to the strip conductor 3B is provided on the second dielectric substrate 2B. Strip conductor 3
The thickness between B and the ground conductor 4B is thicker than the thickness between the strip conductor 3A and the ground conductor 4A.
The width of B is made wider than that of the strip conductor 3A so that the strip conductor 3A and the strip conductor 3B have the same impedance. The ground conductor 4C corresponding to the strip conductor 3C is provided on the fifth dielectric substrate 2E. Therefore, the width of the strip conductor 3C is equal to that of the strip conductor 3C.
The strip conductors 3A, 3B and the strip conductor 3C have the same impedance by making them wider than the width of B.

【0011】すなわち、本実施の形態では、誘電体基板
2は、誘電体基板2A、2B、2C、・2E・2Gの7
枚の多層配線基板により構成されているので、7種類の
ストリップ導体の幅を有することができる。なお、各誘
電体基板2A、2B、2C、・2E・2Gの接地導体4
A、4B、4Eは図示されていないが電気的に接続され
ている。図において5はストリップ線路1Aの端部に設
けられたパット、6はストリップ線路1Bのパットに載
置されたチップ抵抗、7はストリップ線路1Cのパット
に載置されたチップコンデンサである。また、ストリッ
プ線路1A、1B、1Cおよび接地導体4A、4B、4
Eは誘電体基板が、例えばアルミナセラミックによる湿
式多層厚膜基板によって構成されている場合、乾式厚膜
技術、メッキ技術あるいは金属導体を直接に接着する技
術等により形成することができる。
That is, in the present embodiment, the dielectric substrate 2 is composed of the dielectric substrates 2A, 2B, 2C, 2E, and 2G.
Since it is composed of a single multilayer wiring board, it can have seven kinds of strip conductor widths. In addition, the ground conductor 4 of each dielectric substrate 2A, 2B, 2C, 2E, 2G.
Although not shown, A, 4B, and 4E are electrically connected. In the figure, 5 is a pad provided at the end of the strip line 1A, 6 is a chip resistor mounted on the pad of the strip line 1B, and 7 is a chip capacitor mounted on the pad of the strip line 1C. In addition, strip lines 1A, 1B, 1C and ground conductors 4A, 4B, 4
E can be formed by a dry thick film technique, a plating technique, a technique of directly adhering a metal conductor, or the like when the dielectric substrate is composed of a wet multilayer thick film substrate made of alumina ceramics, for example.

【0012】[0012]

【発明の効果】以上述べたように、本発明のストリップ
線路によれば、基板は多層配線基板となっているので、
基板に載置する電子部品の大きさに合ったパットの大き
さ(幅)と同じ幅にするためにストリップ導体の幅を広
くした場合はそのストリップ導体に対応する接地導体を
配置する位置を基板の厚みを増すように多層配線基板の
枚数を多くすることによって、インピーダンスを一定に
することができる。このようにして、パットの大きさ
(幅)とストリップ導体の幅を同じにすることができる
のでパットとストリップ導体のインピーダンスマッチン
グがとれることになる。すなわち、本発明のストリップ
線路によれば、インピーダンスを一定にした場合、スト
リップ導体の幅は多層配線基板の枚数分とれることにな
る。したがって多層配線基板の枚数分パッドの大きさを
変えることができる。
As described above, according to the strip line of the present invention, since the substrate is a multilayer wiring substrate,
When the width of the strip conductor is widened to have the same width (width) as the pad that matches the size of the electronic component to be mounted on the substrate, the position where the ground conductor corresponding to the strip conductor is arranged is the substrate. The impedance can be made constant by increasing the number of multilayer wiring boards so as to increase the thickness. In this way, since the size (width) of the pad and the width of the strip conductor can be made the same, impedance matching between the pad and the strip conductor can be obtained. That is, according to the strip line of the present invention, when the impedance is constant, the width of the strip conductor can be set to the number of the multilayer wiring boards. Therefore, the size of the pad can be changed by the number of the multilayer wiring boards.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明のストリップ線路の実施の形態の一例を
示す平面図とそのA−A線断面図である。
FIG. 1 is a plan view showing an example of an embodiment of a strip line of the present invention and a cross-sectional view taken along line AA thereof.

【符号の説明】[Explanation of symbols]

1A、1B、1C ストリップ線路 2 誘電体基板 2A、2B、2C、・2E・2G 誘電体基板 3A、3B、3C ストリップ導体 4A、4B、4E 接地導体 5 ストリップ線路の端部に設けられたパット 6 ストリップ線路のパットに載置されたチップ抵抗 7 ストリップ線路のパットに載置されたチップコンデ
ンサ
1A, 1B, 1C Strip line 2 Dielectric substrate 2A, 2B, 2C, 2E, 2G Dielectric substrate 3A, 3B, 3C Strip conductor 4A, 4B, 4E Ground conductor 5 Pad 6 provided at the end of the strip line 6 Chip resistor mounted on the stripline pad 7 Chip capacitor mounted on the stripline pad

Claims (2)

【特許請求の範囲】[Claims] 【請求項1】 基板の一方の面に少なくとも2以上のス
トリップ導体が配置され、基板を挟んで前記ストリップ
導体に対応した位置に接地導体が配置されたストリップ
線路において、前記基板は少なくとも2以上の多層配線
基板であって、前記2以上のストリップ導体はそれぞれ
のストリップ導体の幅に合わせて前記多層配線基板の所
望の厚みの位置に配置された接地導体との間で所定のイ
ンピーダンスとなっていることを特徴とするストリップ
線路。
1. A strip line in which at least two strip conductors are disposed on one surface of a substrate, and a ground conductor is disposed at a position corresponding to the strip conductor with the substrate sandwiched therebetween, the substrate has at least two or more strip conductors. In the multilayer wiring board, the two or more strip conductors have a predetermined impedance with a ground conductor arranged at a position of a desired thickness of the multilayer wiring board according to the width of each strip conductor. A stripline that is characterized.
【請求項2】 インピーダンスが一定であって、それぞ
れのストリップ導体の幅が少なくとも2以上あることを
特徴とする請求項1に記載のストリップ線路。
2. The strip line according to claim 1, wherein the impedance is constant and the width of each strip conductor is at least two or more.
JP8008821A 1996-01-23 1996-01-23 Strip line Pending JPH09199910A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8008821A JPH09199910A (en) 1996-01-23 1996-01-23 Strip line

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8008821A JPH09199910A (en) 1996-01-23 1996-01-23 Strip line

Publications (1)

Publication Number Publication Date
JPH09199910A true JPH09199910A (en) 1997-07-31

Family

ID=11703477

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8008821A Pending JPH09199910A (en) 1996-01-23 1996-01-23 Strip line

Country Status (1)

Country Link
JP (1) JPH09199910A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433408B1 (en) 1999-01-08 2002-08-13 Nec Corporation Highly integrated circuit including transmission lines which have excellent characteristics

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6433408B1 (en) 1999-01-08 2002-08-13 Nec Corporation Highly integrated circuit including transmission lines which have excellent characteristics

Similar Documents

Publication Publication Date Title
US7518884B2 (en) Tailoring impedances of conductive traces in a circuit board
JP3206561B2 (en) Multilayer wiring board
US6664482B1 (en) Printed circuit board having solder bridges for electronically connecting conducting pads and method of fabricating solder bridges
JP4278326B2 (en) Transition between asymmetric stripline and microstrip in a cavity
JP2846803B2 (en) Multilayer wiring board
JPH09199910A (en) Strip line
JPS62128197A (en) Multilayer printed circuit board
JPS6116415A (en) Wiring unit
JPH03258101A (en) Printed circuit board
JPH053402A (en) Hybrid integrated circuit device
JP2758321B2 (en) Circuit board
JPH07122902A (en) Connection structure between microwave integrated circuit boards
JP3184090B2 (en) Substrate for mounting integrated circuits
JP2988599B2 (en) Wiring board and high-speed IC package
JPH0774475A (en) Mesh pattern structure
JP3227828B2 (en) Connection method between multilayer thin film device and thin film
JPH04340796A (en) Printed circuit board
JPS60253303A (en) Microstrip line
JPH0325993A (en) Printed circuit board
JP2944155B2 (en) High frequency circuit board device
JPH0644124Y2 (en) Microwave circuit connection structure
JPH05152768A (en) Substrate having multilayered-structure
JPH03187503A (en) Multilayered substrate
JPH02159103A (en) Microwave integrated circuit
JPH0239878B2 (en)