JP2988599B2 - Wiring board and high-speed IC package - Google Patents

Wiring board and high-speed IC package

Info

Publication number
JP2988599B2
JP2988599B2 JP4019501A JP1950192A JP2988599B2 JP 2988599 B2 JP2988599 B2 JP 2988599B2 JP 4019501 A JP4019501 A JP 4019501A JP 1950192 A JP1950192 A JP 1950192A JP 2988599 B2 JP2988599 B2 JP 2988599B2
Authority
JP
Japan
Prior art keywords
dielectric substrate
strip
film
dielectric
grounding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4019501A
Other languages
Japanese (ja)
Other versions
JPH05190699A (en
Inventor
文則 石塚
登 岩崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=12001125&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP2988599(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP4019501A priority Critical patent/JP2988599B2/en
Publication of JPH05190699A publication Critical patent/JPH05190699A/en
Application granted granted Critical
Publication of JP2988599B2 publication Critical patent/JP2988599B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0296Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298Multilayer circuits

Landscapes

  • Insulating Bodies (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明はマイクロストリップ線路
あるいはストリップ線路の配線幅を変えても、所望の特
性インピーダンスを確保できるようにした、配線板の構
造および本構造を応用した高速ICパッケージに関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a structure of a wiring board and a high-speed IC package to which the present structure is applied so that a desired characteristic impedance can be ensured even if a wiring width of a microstrip line or a strip line is changed.

【0002】[0002]

【従来の技術】配線板は、従来一般に、図5に示すよう
に、誘電体基板101と、該誘電体基板101の一面に
設けられた接地用導電体膜102と、該接地用導電体膜
102に対向する面に設けられたストリップ状の導電体
膜103からなるマイクロストリップ線路により構成さ
れる場合が多い。この構成において、該マイクロストリ
ップ線路の特性インピーダンスは、該誘電体基板101
の比誘電率εr が明らかであれば、該誘電体基板10
1の厚さhと該ストリップ状の導電体膜103の幅wに
よって、ほぼ決定される。すなわち、該誘電体基板10
1の厚さhが決まると、所定の特性インピーダンスに対
応する該ストリップ状の導電体膜103の幅wは自動的
に所定の幅となる。
2. Description of the Related Art Generally, as shown in FIG. 5, a wiring board is composed of a dielectric substrate 101, a grounding conductive film 102 provided on one surface of the dielectric substrate 101, and a grounding conductive film. In many cases, the microstrip line is formed of a strip-shaped conductor film 103 provided on a surface facing the semiconductor device 102. In this configuration, the characteristic impedance of the microstrip line is
Of the dielectric substrate 10
1 and the width w of the strip-shaped conductor film 103. That is, the dielectric substrate 10
When the thickness h of 1 is determined, the width w of the strip-shaped conductor film 103 corresponding to a predetermined characteristic impedance automatically becomes a predetermined width.

【0003】また、他の配線板としては、図6のような
ストリップ線路により構成される場合もある。これは、
一面に接地用導電体膜105が設けられた第1の誘電体
基板104の上に第2の誘電体基板106が設けられ、
該第2の誘電体基板106の上面には接地用導電体膜1
07が形成されている。さらに、該第1の誘電体基板1
04と該第2の誘電体基板106の層間にはストリップ
状の導電体膜108が設けられている。かかる構成の配
線板において、該第1の誘電体基板104と該第2の誘
電体基板106の比誘電率εr が明らかであれば、該
ストリップ線路の特性インピーダンスは、該第1の誘電
体基板104の厚さと、該第2の誘電体基板106の厚
さの和Bおよび該ストリップ状の導電体膜108の幅W
によって、ほぼ決定される。すなわち、該接地用導電体
膜105,107の間に挟まれた誘電体の厚さBが決ま
ると、所定の特性インピーダンスに対応する該ストリッ
プ状の導電体膜108の幅Wは自動的に所定の幅とな
る。
Further, another wiring board may be constituted by a strip line as shown in FIG. this is,
A second dielectric substrate 106 is provided on the first dielectric substrate 104 on which a grounding conductive film 105 is provided on one surface,
On the upper surface of the second dielectric substrate 106, the conductive film 1 for grounding is provided.
07 is formed. Further, the first dielectric substrate 1
A strip-shaped conductor film 108 is provided between the layers 04 and the second dielectric substrate 106. In the wiring board having such a configuration, if the relative permittivity εr of the first dielectric substrate 104 and the second dielectric substrate 106 is clear, the characteristic impedance of the strip line becomes equal to that of the first dielectric substrate 104. The sum B of the thickness of the second dielectric substrate 106 and the thickness of the second dielectric substrate 106 and the width W of the strip-shaped conductive film 108
Is almost determined by That is, when the thickness B of the dielectric material sandwiched between the grounding conductive films 105 and 107 is determined, the width W of the strip-shaped conductive film 108 corresponding to a predetermined characteristic impedance is automatically set to a predetermined value. Of width.

【0004】さらに、これらの配線板を応用した高速I
Cパッケージ200には、従来一般に、図7に示す構成
が取られる。すなわち、導電性基板と、該導電性基板上
に半導体素子を搭載するために開口部109が設けられ
た第1の誘電体基板110と、該第1の誘電体基板11
0周囲上にあって前記開口部109より大きな開口部と
一部切り欠き部118が設けられた第2の誘電体基板1
11からなり、該第1の誘電体基板110の上面にはス
トリップ状の導電体膜112およびその延長上に形成さ
れた同様のストリップ状の導電体膜113が設けられ、
該導電体膜113の上には金属性のリードが具備されて
いる。さらに、詳細には、図8に図7のG部の拡大平面
図および拡大断面図を図9に示す。これらの図に示す構
成において、該第1の誘電体基板110の該導電性基板
117側に設けられた接地用導電体膜116と、該接地
用導電体膜116と対向する面に設けられたストリップ
状の導電体膜112によりマイクロストリップ線路が構
成され、かつ該接地用導電体膜116と該第2の誘電体
基板111の上面に設けられた導電体膜115と該第1
の誘電体基板110および該第2の誘電体基板111の
層間に設けられたストリップ状の導電体膜114により
ストリップ線路が構成され、さらに該ストリップ状の導
電体膜112,114の延長上にある導電体膜113と
該第1の誘電体基板110および接地用導電体膜116
によりマイクロストリップ線路が構成されている。ま
た、該導電体膜113上には金属性のリード114aが
設けられている。かかる高速ICパッケージでは、半導
体素子が開口部109内の導電性基板117上に搭載さ
れ、半導体素子の端子と該導電体膜113の端部がワイ
ヤボンディング等で電気的に接続された状態において、
高速信号が金属性のリード114aおよび導電体膜11
3等から構成される入力端子に入力されると、他の導電
体膜111,112およびワイヤボンディング等を介し
て、該半導体素子に伝達される。しかる後、半導体素子
内で処理された出力信号は、前述と逆の手順で別の出力
端子から取り出される。
[0004] Furthermore, high-speed I
Conventionally, the configuration shown in FIG. 7 is adopted for the C package 200. That is, a conductive substrate, a first dielectric substrate 110 provided with an opening 109 for mounting a semiconductor element on the conductive substrate, and a first dielectric substrate 11
The second dielectric substrate 1 on the periphery of the first substrate and having an opening larger than the opening 109 and a partially cutout 118
11, a strip-shaped conductor film 112 and a similar strip-shaped conductor film 113 formed on an extension thereof are provided on the upper surface of the first dielectric substrate 110,
Metallic leads are provided on the conductor film 113. 8 shows an enlarged plan view and an enlarged cross-sectional view of a portion G in FIG. 7 in FIG. In the configuration shown in these figures, a grounding conductive film 116 provided on the conductive substrate 117 side of the first dielectric substrate 110 and a surface opposed to the grounding conductive film 116 are provided. A microstrip line is constituted by the strip-shaped conductor film 112, and the conductor film 115 for grounding, the conductor film 115 provided on the upper surface of the second dielectric substrate 111, and the first
A strip line is constituted by the strip-shaped conductive film 114 provided between the dielectric substrate 110 and the second dielectric substrate 111, and further extends on the strip-shaped conductive films 112, 114. Conductor film 113, first dielectric substrate 110, and conductor film 116 for grounding
Constitute a microstrip line. A metal lead 114a is provided on the conductor film 113. In such a high-speed IC package, in a state where the semiconductor element is mounted on the conductive substrate 117 in the opening 109 and the terminal of the semiconductor element and the end of the conductive film 113 are electrically connected by wire bonding or the like,
The high-speed signal is applied to the metallic lead 114a and the conductive film 11
When the signal is input to an input terminal composed of 3 or the like, it is transmitted to the semiconductor element via other conductive films 111 and 112 and wire bonding or the like. Thereafter, the output signal processed in the semiconductor device is taken out from another output terminal in the reverse procedure.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、従来の
マイクロストリップ線路から構成される配線基板では、
比誘電率εr が明らかであれば、誘電体基板の厚さと
ストリップ状の導電体膜の幅によって、ほぼ決定され
る。すなわち、該誘電体基板の厚さが決まると、所定の
特性インピーダンスに対応するストリップ状の導電体膜
の幅は自動的に所定の幅に決まるため、ストリップ状の
導電体膜の幅を自由に設定できない欠点があった。ま
た、従来のストリップ線路から構成される配線基板にお
いても、2つの接地用導電体膜の間に挟まれた誘電体基
板の厚さが決まると、所定の特性インピーダンスに対応
して、誘電体基板の層間に設けられたストリップ状の導
電体膜の幅は自動的に所定の幅となるため、前述と同様
にストリップ状の導電体膜の幅が制限される欠点があっ
た。また、マイクロストリップ線路から構成される第1
の誘電体基板と、一面の導電体膜が形成された第2の誘
電体基板と第1の誘電体基板の層間に形成されたストリ
ップ線路を主な配線とする従来の高速ICパッケージに
おいては、前述の配線板と同様に、第1の誘電体基板の
厚さと第2の誘電体基板の厚さによって、各線路の所定
の特性インピーダンスに対応してストリップ状の導電体
膜の幅が決まり、導電体膜の幅を自由に変えて配線を引
き回せない欠点があった。一方、ストリップ状の導電体
膜の幅は、配線の展開部においては配線数を多く取るた
めに小さく、パッケージの端子となる部分では、金属性
のリードを接合させる上での機械的強度等から大きくと
ることが多い。このため、配線の展開部におけるマイク
ロストリップ線路の特性インピーダンスを所定の値にす
ると、パッケージの端子となる部分の特性インピーダン
スを同じ値にすることができず、この部分での電気的特
性の悪化を生じる欠点があった。本発明は、前記従来技
術が持っていた問題点として、配線板の線路の配線幅あ
るいは高速ICパッケージに用いる線路の配線幅が制限
される点、高速ICパッケージの端子での電気的特性の
悪化の点について解決した新たな配線板あるいは高速I
Cパッケージを提供することを目的とするものである。
However, in a conventional wiring board composed of microstrip lines,
If the relative permittivity εr is clear, it is substantially determined by the thickness of the dielectric substrate and the width of the strip-shaped conductive film. That is, when the thickness of the dielectric substrate is determined, the width of the strip-shaped conductor film corresponding to the predetermined characteristic impedance is automatically determined to the predetermined width. There was a drawback that could not be set. Also, in a conventional wiring board composed of strip lines, when the thickness of the dielectric substrate sandwiched between the two grounding conductive films is determined, the dielectric substrate corresponds to a predetermined characteristic impedance. Since the width of the strip-shaped conductor film provided between the layers is automatically set to a predetermined width, the width of the strip-shaped conductor film is limited as described above. Also, the first microstrip line
In a conventional high-speed IC package in which a main wiring is a dielectric substrate and a strip line formed between a second dielectric substrate on which one surface of a conductive film is formed and a first dielectric substrate, Similarly to the above-described wiring board, the width of the strip-shaped conductive film is determined by the thickness of the first dielectric substrate and the thickness of the second dielectric substrate in accordance with a predetermined characteristic impedance of each line, There is a disadvantage that the wiring cannot be routed by freely changing the width of the conductor film. On the other hand, the width of the strip-shaped conductor film is small in the expanded portion of the wiring in order to increase the number of wirings, and in the portion serving as the terminal of the package, due to the mechanical strength in joining the metallic leads and the like. Often taken large. For this reason, if the characteristic impedance of the microstrip line in the expanded portion of the wiring is set to a predetermined value, the characteristic impedance of a portion serving as a terminal of the package cannot be set to the same value. There were drawbacks that occurred. The present invention has the following problems that the wiring width of the line of the wiring board or the wiring width of the line used for the high-speed IC package is limited, and that the electrical characteristics at the terminals of the high-speed IC package are deteriorated. New wiring board or high-speed I
It is intended to provide a C package.

【0006】[0006]

【課題を解決するための手段】本発明は、前記問題点を
解決するために、第1の誘電体基板と第2の誘電体基板
の層間に設けられたストリップ状の導電体膜と、該スト
リップ状の導電体膜を挟むように該第1の誘電体基板と
該第2の誘電体基板のそれぞれの一面に設けられた接地
用導電体膜によりストリップ線路が構成された配線板に
おいて、該第1の誘電体基板および該第2の誘電体基板
を、それぞれ少なくとも2層の誘電体シートで構成し
た。さらに、それぞれの誘電体シートの層間の一部に導
電体層を設け、該導電体層と接地用導電体膜がほぼ同電
位となるように電気的に連結される構成とした。これに
より、配線板が、第1の誘電体基板の層間の導電体層と
第2の誘電体基板の層間の導電体層とその間の誘電体領
域とストリップ状の導電体膜からなるストリップ線路
と、層間の導電体層が設けられていない第1の誘電体基
板および第2の誘電体基板と該第1の誘電体基板の接地
用導電体膜および第2の誘電体基板の接地用導電体膜と
前記ストリップ状の導電体膜の延長上にあって、幅の異
なるストリップ状の導電体膜からなるストリップ線路か
ら構成されるようにした。
SUMMARY OF THE INVENTION In order to solve the above-mentioned problems, the present invention provides a strip-shaped conductor film provided between a first dielectric substrate and a second dielectric substrate. In a wiring board in which a strip line is formed by a grounding conductive film provided on one surface of each of the first dielectric substrate and the second dielectric substrate so as to sandwich a strip-shaped conductive film, The first dielectric substrate and the second dielectric substrate were each composed of at least two dielectric sheets. Further, a conductor layer is provided in a part of the interlayer of each dielectric sheet, and the conductor layer and the grounding conductor film are electrically connected so as to have substantially the same potential. Thus, the wiring board is formed of a conductive layer between the first dielectric substrate and a conductive layer between the second dielectric substrate, a dielectric region therebetween, and a strip line composed of a strip-shaped conductive film. A first dielectric substrate and a second dielectric substrate having no conductive layer between them, a grounding conductive film of the first dielectric substrate, and a grounding conductor of the second dielectric substrate A strip line is formed on the film and the extension of the strip-shaped conductor film, and is made of a strip-shaped conductor film having different widths.

【0007】また、導電性基板と、該導電性基板上に半
導体素子を搭載するために開口部が設けられた第1の誘
電体基板と、該第1の誘電体基板周囲上にあって前記開
口部より大きな開口部と一部切り欠き部が設けられた第
2の誘電体基板からなり、該第1の誘電体基板の該導電
性基板側に設けられた接地用導電体膜と、該接地用導電
体膜と対向する面に設けられたストリップ状の導電体膜
によりマイクロストリップ線路が構成され、かつ該接地
用導電体膜と該第2の誘電体基板の上面に設けられた導
電体膜と該第1の誘電体基板および該第2の誘電体基板
の層間に設けられたストリップ状の導電体膜によりスト
リップ線路が構成され、該マイクロストリップ線路およ
びストリップ線路の延長上にある導電体膜上に設けられ
た金属性のリードからなる高速ICパッケージにおい
て、該第1の誘電体基板が少なくとも2層の誘電体シー
トから構成した。さらに、誘電体シートの層間の一部に
導電体層を設け、該導電体層と該接地用導電体膜がほぼ
同電位となるように電気的に連結される構成とした。こ
れにより、高速ICパッケージの配線部および端子部
を、該導電体層と誘電体シートとストリップ状の導電体
膜からなるマイクロストリップ線路と、第1の誘電体基
板に設けられた接地用導電体膜と第2の誘電体基板の上
面に設けられた接地用導電体膜と前記ストリップ状の導
電体膜の延長上にあって、該導電体膜の幅と異なるスト
リップ状の導電体膜からなるストリップ線路と、第1の
誘電体基板に設けられた接地用導電体膜と層間の導電体
層が設けられていない第1の誘電体基板と前記ストリッ
プ線路用ストリップ状の導電体膜の延長上にあって該導
電体膜の幅と異なるストリップ状の導電体膜からなるマ
イクロストリップ線路から構成されるようにした。
Further, a conductive substrate, a first dielectric substrate provided with an opening for mounting a semiconductor element on the conductive substrate, and a first dielectric substrate surrounding the first dielectric substrate, A second dielectric substrate provided with an opening larger than the opening and a partially cutout portion, a grounding conductive film provided on the conductive substrate side of the first dielectric substrate, A microstrip line is constituted by a strip-shaped conductor film provided on a surface facing the grounding conductor film, and the conductor provided on the upper surface of the grounding conductor film and the second dielectric substrate A strip line is constituted by a film and a strip-shaped conductor film provided between the first dielectric substrate and the second dielectric substrate, and a conductor is provided on an extension of the microstrip line and the strip line. Metallic lead provided on film In Ranaru fast IC package, the first dielectric substrate is composed of a dielectric sheet of at least two layers. Further, a conductive layer is provided in a part of the interlayer of the dielectric sheet, and the conductive layer and the grounding conductive film are electrically connected to have substantially the same potential. Thus, the wiring portion and the terminal portion of the high-speed IC package are formed by a microstrip line composed of the conductor layer, the dielectric sheet and the strip-shaped conductor film, and the grounding conductor provided on the first dielectric substrate. A conductive film for grounding provided on the upper surface of the film and the second dielectric substrate; and a strip-shaped conductive film which is on an extension of the strip-shaped conductive film and has a width different from that of the conductive film. A strip line, a first dielectric substrate provided with a grounded conductive film provided on the first dielectric substrate and an interlayer conductive layer, and an extension of the strip-shaped conductive film for the strip line. And the microstrip line is formed of a strip-shaped conductor film having a width different from that of the conductor film.

【0008】[0008]

【作用】本発明によれば、上記のように誘電体基板を少
なくとも2層の誘電体シートと該誘電体シートの層間に
接地用導電体膜とほぼ同電位の導電体膜を設ける構成と
したため、マイクロストリップ線路あるいはストリップ
線路の配線幅を途中で変えることが可能になる。このた
め、線路の幅を変えつつ、かつ線路の特性インピーダン
スをほぼ同一にすることができるようになる。したがっ
て、上記問題点を除去できるのである。
According to the present invention, as described above, the dielectric substrate has a structure in which at least two dielectric sheets and a conductive film having substantially the same potential as the grounding conductive film are provided between the dielectric sheets. In addition, the wiring width of the microstrip line or the strip line can be changed in the middle. Therefore, the characteristic impedance of the line can be made substantially the same while changing the width of the line. Therefore, the above problem can be eliminated.

【0009】[0009]

【実施例】次に本発明の実施例について説明する。な
お、実施例は一つの例示であって、本発明の精神を逸脱
しない範囲で、種々の変更あるいは改良を行い得ること
は言うまでもない。
Next, an embodiment of the present invention will be described. The embodiment is merely an example, and it goes without saying that various changes or improvements can be made without departing from the spirit of the present invention.

【0010】(実施例1) 図1は、本発明の第1の実施例を示す斜視図、図2は図
1の断面構造を示した図であって、9,13,16,1
8は誘電体シート、10,19は接地用導電体膜、1
1、17は層間に形成された導電体層、12a,20は
導電性ヴィアである。この実施例において、片面に接地
用導電体膜10が形成された誘電体シート9上面であっ
て、D−D′−E′−Eの面12に到るまでほぼ均一な
導電体層11が設けられ、該導電体層11と接地用導電
体膜10間を電気的に連結するための導電性ヴィア12
aが複数個設けられている。該導電体層11および誘電
体シート9の上には別の誘電体シート13が積層され、
さらに、該誘電体シート13上にD−D′−E′−Eの
面12を境にして幅が異なるストリップ状の導電体膜1
4および15が設けられている。このストリップ状の導
電体膜14および15が形成される面を境にして、前記
接地用導電体膜10と誘電体シート9,13および導電
体層11、導電性ヴィア12aからなる基板を鏡面投影
した基板、すなわち誘電体シート16,18と導電体層
17と接地用導電体膜19および導電体層17と接地用
導電体膜19を電気的に接続するための導電性ヴィア2
0から構成される基板が、誘電体シート13およびスト
リップ状の導電体膜14,15の上に設けられている。
かかる構成において、1つのストリップ線路は、ストリ
ップ状の導電体膜14とそれを挟むように配置された導
電体層11,17を有する誘電体基板62から構成され
る。他のストリップ線路としては、ストリップ状の導電
体膜14とそれを挟むように配置された接地用導電体膜
10,19を有する誘電体基板63から構成される。
(Embodiment 1) FIG. 1 is a perspective view showing a first embodiment of the present invention, and FIG. 2 is a view showing a sectional structure of FIG.
8 is a dielectric sheet, 10 and 19 are grounding conductive films, 1
Reference numerals 1 and 17 denote conductive layers formed between the layers, and reference numerals 12a and 20 denote conductive vias. In this embodiment, a substantially uniform conductor layer 11 is formed on the upper surface of a dielectric sheet 9 having a grounding conductor film 10 formed on one surface, and reaches a surface 12 of DD'-E'-E. A conductive via (12) for electrically connecting the conductive layer (11) and the grounding conductive film (10).
a is provided in plurality. Another dielectric sheet 13 is laminated on the conductor layer 11 and the dielectric sheet 9,
Further, on the dielectric sheet 13, the strip-shaped conductor film 1 having a different width from the surface 12 of DD′-E′-E is used as a boundary.
4 and 15 are provided. A substrate made of the grounding conductive film 10, the dielectric sheets 9, 13 and the conductive layer 11 and the conductive via 12a is mirror-projected from the surface on which the strip-shaped conductive films 14 and 15 are formed. Substrates, ie, the dielectric sheets 16 and 18, the conductive layer 17 and the grounding conductive film 19, and the conductive via 2 for electrically connecting the conductive layer 17 and the grounding conductive film 19 to each other.
0 is provided on the dielectric sheet 13 and the strip-shaped conductor films 14 and 15.
In such a configuration, one strip line is composed of a dielectric substrate 62 having strip-shaped conductor films 14 and conductor layers 11 and 17 arranged so as to sandwich the conductor films 14. Another strip line is composed of a dielectric substrate 63 having strip-shaped conductor films 14 and conductor films 10 and 19 for grounding disposed so as to sandwich the conductor films 14.

【0011】このような構造になっているため、同一の
配線板内で誘電体の厚さを等価的に変えることができ、
したがってストリップ線路のストリップ状の導電体膜の
幅を容易に変えることができるようになった。すなわ
ち、マイクロストリップ線路の特性インピーダンスを所
定の値に設定したまま、線路幅を自由に選択出来るよう
になった。すなわち、配線板の配線設計が容易となる利
点がある。
With this structure, the thickness of the dielectric can be equivalently changed within the same wiring board.
Therefore, the width of the strip-shaped conductor film of the strip line can be easily changed. That is, the line width can be freely selected while the characteristic impedance of the microstrip line is set to a predetermined value. That is, there is an advantage that the wiring design of the wiring board becomes easy.

【0012】(実施例2) 図3および図4は、それぞれ第2の実施例を示す高速I
Cパッケージの端子周囲を示す平面図及び断面図であっ
て、21,25は誘電体シート、22,30は接地用導
電体膜、23は誘電体シート21,25の層間に設けら
れた導電体層、24は接地用導電体膜22と導電体層2
3を電気的に接続するための導電性ヴィア、26,2
7,28はストリップ状の導電体膜、29は金属性のリ
ード、31は第2の誘電体基板、32は導電性基板、6
4は第1の誘電体基板である。基本構成は第1の実施例
に類似している。かかる構成において、配線板は2つの
マイクロストリップ線路と1つのストリップ線路から構
成される。第1のマイクロストリップ線路は、導電性基
板32に接合された接地用導電体膜22とほぼ同電位と
なるようにp−qで切った面までほぼ均一に形成された
導電体層23と誘電体シート25およびその上に形成さ
れたストリップ状の導電体膜26から構成される。スト
リップ線路は、前記ストリップ状の導電体膜26の延長
上にある幅の異なるストリップ状の導電体膜27とそれ
を挟むように設けられた第1の誘電体基板64および第
2の誘電体基板31と誘電体基板のそれぞれの一面に形
成された接地用導電体膜22および30から構成され
る。また第2のマイクロストリップ線路は、該ストリッ
プ線路のストリップ状の導電体膜27の延長上にあっ
て、該導電体膜の幅と異なるストリップ状の導電体膜2
8と第1の誘電体基板64と接地用導電体膜22から構
成される。
(Embodiment 2) FIGS. 3 and 4 show a high-speed I / O circuit according to a second embodiment.
2A and 2B are a plan view and a cross-sectional view showing the periphery of a terminal of the C package, wherein 21 and 25 are dielectric sheets, 22 and 30 are conductor films for grounding, and 23 is a conductor provided between dielectric sheets 21 and 25. And 24, a ground conductor film 22 and a conductor layer 2
Conductive vias 26, 2 for electrically connecting 3;
7, 28 are strip-shaped conductor films, 29 is a metal lead, 31 is a second dielectric substrate, 32 is a conductive substrate, 6
Reference numeral 4 denotes a first dielectric substrate. The basic configuration is similar to the first embodiment. In such a configuration, the wiring board includes two microstrip lines and one strip line. The first microstrip line has a conductor layer 23 formed substantially uniformly up to a plane cut by pq so as to have substantially the same potential as the grounding conductor film 22 bonded to the conductive substrate 32 and a dielectric layer. It is composed of a body sheet 25 and a strip-shaped conductor film 26 formed thereon. The strip line includes a strip-shaped conductor film 27 having a different width on the extension of the strip-shaped conductor film 26, and a first dielectric substrate 64 and a second dielectric substrate provided so as to sandwich the conductor. 31 and a grounding conductive film 22 and 30 formed on one surface of each of the dielectric substrates. The second microstrip line is provided on the extension of the strip-shaped conductor film 27 of the strip line, and has a width different from the width of the conductor film.
8, a first dielectric substrate 64 and a grounding conductive film 22.

【0013】このような構成となっているため、マイク
ロストリップ線路のストリップ状の導電体膜の幅を自由
に変えることができるようになった。これにより、高速
ICパッケージの配線および端子周辺において、所定の
特性インピーダンスを場所によらず一定にすることが可
能となり、従来パッケージで問題だった不要な反射を無
くすことができるようになった。
With such a configuration, the width of the strip-shaped conductor film of the microstrip line can be freely changed. This makes it possible to make the predetermined characteristic impedance constant regardless of the location in the vicinity of the wiring and the terminals of the high-speed IC package, and to eliminate unnecessary reflection which has been a problem in the conventional package.

【0014】以上の実施例においては、2層の誘電体シ
ートの層間に設けた導電体層をほぼ均一に形成したもの
とした説明したが、マイクロストリップ線路あるいはス
トリップ線路を構成する領域以外の導電体層を除去した
メッシュ構造であっても、本発明の効果を阻害するもの
でないことは言うまでもない。また、誘電体基板を2層
の誘電体シートから構成した場合について説明したが、
3種以上の異なる幅を有するストリップ状の導電体膜を
設けたい場合には、誘電体基板を3層以上で構成し、各
層間に設けた導電体層がそれぞれのストリップ状の導電
体膜の幅に対応するような位置に設定すればよい。すな
わち、3種以上のストリップ状の導電体膜幅に対応する
線路の特性インピーダンスをほぼ同一になるようにすれ
ばよく、本発明の範疇に入ることは言うまでもない。さ
らに、本発明実施例では、層間に設けた導電体層と接地
用導電体膜を電気的に連結するのに複数の導電性ヴィア
なる手段を用いて説明したが、誘電体基板の端面に導電
体膜を形成する手段を用いてもかまわない。
In the above embodiment, the description has been made on the assumption that the conductive layer provided between the two dielectric sheets is formed substantially uniformly. It goes without saying that even the mesh structure from which the body layer has been removed does not impair the effects of the present invention. Also, a case has been described where the dielectric substrate is composed of two layers of dielectric sheets,
When it is desired to provide three or more types of strip-shaped conductor films having different widths, the dielectric substrate is composed of three or more layers, and the conductor layers provided between the layers are formed of the respective strip-shaped conductor films. What is necessary is just to set to the position corresponding to width. That is, the characteristic impedances of the lines corresponding to three or more types of strip-shaped conductor film widths may be made substantially the same, and needless to say fall within the scope of the present invention. Further, in the embodiment of the present invention, a plurality of conductive vias have been used to electrically connect the conductive layer provided between the layers and the grounding conductive film. Means for forming a body film may be used.

【0015】[0015]

【発明の効果】以上説明したように、本発明によれば、
第1の誘電体基板と第2の誘電体基板の層間に設けられ
たストリップ状の導電体膜と、該ストリップ状の導電体
膜を挟むように該第1の誘電体基板と該第2の誘電体基
板のそれぞれの一面に設けられた接地用導電体膜により
ストリップ線路が構成された配線板において、該第1の
誘電体基板および該第2の誘電体基板が、少なくとも2
層の誘電体シートからなり、各誘電体シートの層間の一
部に導電体層が設けられ、該導電体層と該各接地用導電
体膜がほぼ同電位となるように電気的に連結されて構成
され、かつ第1の誘電体基板に設けられた導電体層と第
2の誘電体基板に設けられた導電体層と、第1の誘電体
基板と第2の誘電体基板の層間に設けられたストリップ
状の導電体膜とからなるストリップ線路の特性インピー
ダンスが、第1の誘電体基板に設けられた接地用導電体
膜と第2の誘電体基板に設けられた接地用導電体膜と前
記ストリップ状の導電体膜の延長上にあって該導電体膜
の幅と異なる幅のストリップ状の導電体膜からなるスト
リップ線路の特性インピーダンスとほぼ同一になるよう
に構成しているため、マイクロストリップ線路あるいは
ストリップ線路のストリップ状の導電体膜の幅を容易に
変えることができ、配線板設計の自由度を大幅に向上で
きる利点がある。また、高速ICパッケージにおいて
は、上記とほぼ同様の構成を配線および端子部に設けて
いるため、配線設計の柔軟性が向上するだけでなく、端
子部での不要反射を除去できる利点がある。さらに、誘
電体シートの層数を変えることにより、端子部における
マイクロストリップ線路の特性インピーダンスを配線等
におけるマイクロストリップ線路とほぼ同じ特性インピ
ーダンスとしつつ、金属性のリードを具備した端子部で
のリード接続強度が十分高くとれる配線幅を実現できる
利点がある。このように、従来技術に比べ、配線板設計
の自由度の向上、高速ICパッケージの大幅な電気的特
性の向上が図られるなど、高速動作の半導体素子をパッ
ケージに搭載して、10Gb/s以上の優れたモジュー
ルを実現する上で、本発明の効果は大なるものがある。
As described above, according to the present invention,
A strip-shaped conductive film provided between the first dielectric substrate and the second dielectric substrate, and the first dielectric substrate and the second conductive film sandwiching the strip-shaped conductive film. In a wiring board in which a strip line is formed by a grounding conductive film provided on one surface of each of the dielectric substrates, the first dielectric substrate and the second dielectric substrate may have at least two dielectric layers.
A conductive layer is provided in a part of each dielectric sheet between layers, and the conductive layer and each of the grounding conductive films are electrically connected to have substantially the same potential. And a conductive layer provided on the first dielectric substrate, a conductive layer provided on the second dielectric substrate, and a layer between the first dielectric substrate and the second dielectric substrate. The characteristic impedance of the strip line composed of the provided strip-shaped conductive film has a characteristic impedance of a grounded conductive film provided on the first dielectric substrate and a grounded conductive film provided on the second dielectric substrate. Since the configuration is such that the characteristic impedance of a strip line formed of a strip-shaped conductive film having a width different from the width of the conductive film on the extension of the strip-shaped conductive film is substantially the same as that of the conductive film, Of microstrip line or strip line The width of the trip-like conductive film can be easily changed, there is an advantage that can significantly improve the flexibility of the wiring board design. Further, in the high-speed IC package, since substantially the same configuration as that described above is provided in the wiring and the terminal portion, there is an advantage that not only the flexibility of the wiring design is improved but also unnecessary reflection at the terminal portion can be eliminated. Further, by changing the number of layers of the dielectric sheet, the characteristic impedance of the microstrip line at the terminal portion is made approximately the same as the characteristic impedance of the microstrip line at the wiring and the like, while the lead connection at the terminal portion having a metal lead is provided. There is an advantage that a wiring width with sufficiently high strength can be realized. As described above, a high-speed operation semiconductor element is mounted on a package, such as a higher degree of freedom in designing a wiring board and a drastic improvement in electrical characteristics of a high-speed IC package as compared with the conventional technology, and 10 Gb / s or more. In realizing a module excellent in the above, there is a great effect of the present invention.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の第1の実施例の斜視図である。FIG. 1 is a perspective view of a first embodiment of the present invention.

【図2】本発明の第1の実施例の断面図である。FIG. 2 is a cross-sectional view of the first embodiment of the present invention.

【図3】本発明の第2の実施例を説明するための高速I
Cパッケージ端子周辺を拡大した平面図である。
FIG. 3 shows a high-speed I for explaining a second embodiment of the present invention;
It is the top view which expanded the periphery of C package terminal.

【図4】本発明の第2の実施例を説明するための高速I
Cパッケージ端子周辺を拡大した断面図である。
FIG. 4 is a diagram showing a high-speed I for explaining a second embodiment of the present invention;
It is sectional drawing to which the periphery of C package terminal was expanded.

【図5】マイクロストリップ線路からなる従来配線板を
説明する斜視図である。
FIG. 5 is a perspective view illustrating a conventional wiring board including a microstrip line.

【図6】ストリップ線路からなる従来配線板を説明する
斜視図である。
FIG. 6 is a perspective view illustrating a conventional wiring board composed of a strip line.

【図7】従来一般の高速ICパッケージを説明する平面
図である。
FIG. 7 is a plan view illustrating a conventional general high-speed IC package.

【図8】図7に示した従来パッケージの端子周辺を拡大
した平面図である。
8 is an enlarged plan view of the periphery of a terminal of the conventional package shown in FIG. 7;

【図9】図7に示した従来パッケージの端子周辺を拡大
した断面図である。
FIG. 9 is an enlarged cross-sectional view of the periphery of a terminal of the conventional package shown in FIG. 7;

【符号の説明】[Explanation of symbols]

9 誘電体シート 10 接地用導電体膜 11 導電体層 12 線路の境界を示す平面 12a 導電性ヴィア 13 誘電体シート 14 ストリップ状の導電体膜 15 ストリップ状の導電体膜 16 誘電体シート 17 導電体層 18 誘電体シート 19 接地用導電体膜 20 導電性ヴィア 21 誘電体シート 22 接地用導電体膜 23 導電体層 24 導電性ヴィア 25 誘電体シート 26 ストリップ状の導電体膜 27 ストリップ状の導電体膜 28 ストリップ状の導電体膜 29 リード 30 接地用導電体膜 31 誘電体基板 32 誘電体基板 62 誘電体基板 63 誘電体基板 64 誘電体基板 101 誘電体基板 102 接地用導電体膜 103 ストリップ状の導電体膜 104 誘電体基板 105 接地用導電体膜 106 誘電体基板 107 接地用導電体膜 108 ストリップ状の導電体膜 110 誘電体基板 111 誘電体基板 112 ストリップ状の導電体膜 113 ストリップ状の導電体膜 114 ストリップ状の導電体膜 114a リード 116 接地用導電体膜 117 誘電体基板 Reference Signs List 9 dielectric sheet 10 grounding conductive film 11 conductive layer 12 plane showing line boundary 12a conductive via 13 dielectric sheet 14 strip-shaped conductive film 15 strip-shaped conductive film 16 dielectric sheet 17 conductive Layer 18 Dielectric Sheet 19 Grounding Conductive Film 20 Conductive Via 21 Dielectric Sheet 22 Grounding Conductive Film 23 Conductive Layer 24 Conductive Via 25 Dielectric Sheet 26 Strip Conductor Film 27 Strip Conductor Film 28 strip-shaped conductor film 29 lead 30 grounding conductor film 31 dielectric substrate 32 dielectric substrate 62 dielectric substrate 63 dielectric substrate 64 dielectric substrate 101 dielectric substrate 102 grounding conductor film 103 strip-like Conductor film 104 Dielectric substrate 105 Grounding conductor film 106 Dielectric substrate 107 Grounding conductor 108 strip-shaped conductive film 110 dielectric substrate 111 the dielectric substrate 112 strip-shaped conductive film 113 strip-shaped conductive film 114 strip-shaped conductive film 114a lead 116 for grounding conductor film 117 dielectric substrate

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 第1の誘電体基板と第2の誘電体基板の
層間に設けられたストリップ状の導電体膜と、該ストリ
ップ状の導電体膜を挟むように該第1の誘電体基板と該
第2の誘電体基板のそれぞれの一面に設けられた接地用
導電体膜によりストリップ線路が構成された配線板にお
いて、 該第1の誘電体基板および該第2の誘電体基板が、少な
くとも2層の誘電体シートからなり、各誘電体シートの
層間の一部に導電体層が設けられ、該導電体層と該各接
地用導電体膜がほぼ同電位となるように電気的に連結さ
れて構成され、 かつ第1の誘電体基板に設けられた導電体層と第2の誘
電体基板に設けられた導電体層と、第1の誘電体基板と
第2の誘電体基板の層間に設けられたストリップ状の導
電体膜とからなるストリップ線路の特性インピーダンス
が、第1の誘電体基板に設けられた接地用導電体膜と第
2の誘電体基板に設けられた接地用導電体膜と前記スト
リップ状の導電体膜の延長上にあって該導電体膜の幅と
異なる幅のストリップ状の導電体膜からなるストリップ
線路の特性インピーダンスとほぼ同一になるようにした
ことを特徴とする配線板。
1. A strip-shaped conductor film provided between layers of a first dielectric substrate and a second dielectric substrate, and the first dielectric substrate sandwiching the strip-shaped conductor film. And a wiring board in which a stripline is formed by a grounding conductive film provided on one surface of each of the second dielectric substrates, wherein the first dielectric substrate and the second dielectric substrate are at least It is composed of two layers of dielectric sheets, and a conductor layer is provided in a part between the layers of each dielectric sheet, and the conductor layer and each of the grounding conductor films are electrically connected to have substantially the same potential. And a conductive layer provided on the first dielectric substrate, a conductive layer provided on the second dielectric substrate, and an interlayer between the first dielectric substrate and the second dielectric substrate. Characteristic of a strip line composed of a strip-shaped conductor film provided on a substrate The grounding conductive film provided on the first dielectric substrate, the grounding conductive film provided on the second dielectric substrate, and the strip-shaped conductive film. A wiring board, wherein the characteristic impedance of a strip line made of a strip-shaped conductive film having a width different from the width of the body film is substantially the same.
【請求項2】 導電性基板と、該導電性基板上に半導体
素子を搭載するために開口部が設けられた第1の誘電体
基板と、該第1の誘電体基板周囲上にあって前記開口部
より大きな開口部と一部切り欠き部が設けられた第2の
誘電体基板からなり、該第1の誘電体基板の該導電性基
板側に設けられた接地用導電体膜と、該接地用導電体膜
と対向する面に設けられたストリップ状の導電体膜によ
りマイクロストリップ線路が構成され、かつ該接地用導
電体膜と該第2の誘電体基板の上面に設けられた導電体
膜と該第1の誘電体基板および該第2の誘電体基板の層
間に設けられたストリップ状の導電体膜によりストリッ
プ線路が構成され、該マイクロストリップ線路およびス
トリップ線路の延長上にある導電体膜上に設けられた金
属性のリードからなる高速ICパッケージにおいて、 該第1の誘電体基板が少なくとも2層の誘電体シートか
らなり、誘電体シートの層間の一部に導電体層が設けら
れ、該導電体層と第1の誘電体基板に設けられた接地用
導電体膜がほぼ同電位となるように電気的に連結された
構成であって、 かつ該導電体層と誘電体シートとストリップ状の導電体
膜からなるマイクロストリップ線路の特性インピーダン
スが、第1の誘電体基板に設けられた接地用導電体膜と
第2の誘電体基板の上面に設けられた接地用導電体膜
と、前記ストリップ状の導電体膜の延長上にあって該導
電体膜の幅と異なる幅のストリップ状の導電体膜からな
るストリップ線路の特性インピーダンスおよび第1の誘
電体基板に設けられた接地用導電体膜と層間の導電体層
が設けられていない第1の誘電体基板と、前記ストリッ
プ線路用ストリップ状の導電体膜の延長上にあって該導
電体膜の幅と異なる幅のストリップ状の導電体膜からな
るマイクロストリップ線路の特性インピーダンスとほぼ
同一になるようにしたことを特徴とする高速ICパッケ
ージ。
2. A conductive substrate, a first dielectric substrate provided with an opening for mounting a semiconductor element on the conductive substrate, and a first dielectric substrate surrounding the first dielectric substrate, A second dielectric substrate provided with an opening larger than the opening and a partially cutout portion, a grounding conductive film provided on the conductive substrate side of the first dielectric substrate, A microstrip line is constituted by a strip-shaped conductor film provided on a surface facing the grounding conductor film, and the conductor provided on the upper surface of the grounding conductor film and the second dielectric substrate A strip line is constituted by a film and a strip-shaped conductor film provided between the first dielectric substrate and the second dielectric substrate, and a conductor is provided on an extension of the microstrip line and the strip line. From the metallic leads provided on the membrane The first dielectric substrate comprises at least two layers of dielectric sheets, a conductor layer is provided in a part of the dielectric sheet between layers, and the first dielectric substrate and the first dielectric substrate are provided. A microstrip line comprising a grounded conductive film provided on a substrate and electrically connected so as to have substantially the same potential, and comprising the conductive layer, a dielectric sheet, and a strip-shaped conductive film. The characteristic impedance of the conductive film for grounding provided on the first dielectric substrate, the conductive film for grounding provided on the upper surface of the second dielectric substrate, and the extension of the strip-shaped conductive film Wherein a characteristic impedance of a strip line formed of a strip-shaped conductor film having a width different from the width of the conductor film and a conductor layer between the grounding conductor film provided on the first dielectric substrate and the interlayer are provided. Not the first The characteristic impedance of the dielectric substrate is substantially the same as the characteristic impedance of a microstrip line formed of a strip-shaped conductor film having a width different from the width of the conductor film on the extension of the strip-shaped conductor film for the strip line. A high-speed IC package characterized by the above.
JP4019501A 1992-01-08 1992-01-08 Wiring board and high-speed IC package Expired - Lifetime JP2988599B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4019501A JP2988599B2 (en) 1992-01-08 1992-01-08 Wiring board and high-speed IC package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4019501A JP2988599B2 (en) 1992-01-08 1992-01-08 Wiring board and high-speed IC package

Publications (2)

Publication Number Publication Date
JPH05190699A JPH05190699A (en) 1993-07-30
JP2988599B2 true JP2988599B2 (en) 1999-12-13

Family

ID=12001125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4019501A Expired - Lifetime JP2988599B2 (en) 1992-01-08 1992-01-08 Wiring board and high-speed IC package

Country Status (1)

Country Link
JP (1) JP2988599B2 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100863409B1 (en) * 2007-04-17 2008-10-14 순천향대학교 산학협력단 Microstrip transmission line structure and unequal power dividers and branch hybrid couplers using the same
JP5344736B2 (en) * 2008-02-20 2013-11-20 太陽誘電株式会社 Base material, communication module, and communication device

Also Published As

Publication number Publication date
JPH05190699A (en) 1993-07-30

Similar Documents

Publication Publication Date Title
US5262590A (en) Impedance controlled flexible circuits with fold-over shields
KR100430299B1 (en) Radio frequency circuit module on multi-layer substrate
US4821007A (en) Strip line circuit component and method of manufacture
JPH0321089B2 (en)
JPH04137655A (en) Ic package
US4419818A (en) Method for manufacturing substrate with selectively trimmable resistors between signal leads and ground structure
JP2988599B2 (en) Wiring board and high-speed IC package
JP2002299440A (en) High-frequency semiconductor device
JP4616968B2 (en) High frequency semiconductor device using interposer
JPH09214076A (en) Printed wiring board
JP3224932B2 (en) High frequency circuit
JPH03258101A (en) Printed circuit board
JPH053402A (en) Hybrid integrated circuit device
JPH04261022A (en) Semiconductor integrated circuit
GB2395368A (en) Terminated transmission lines
US20230050989A1 (en) Signal transmission line
JP3185837B2 (en) High frequency line
JP3395290B2 (en) High frequency circuit board
JPH09321505A (en) Microwave circuit
JPH071845Y2 (en) Integrated circuit package
JPS63258054A (en) Semiconductor integrated circuit device
US6534844B1 (en) Integrated decoupling networks fabricated on a substrate having shielded quasi-coaxial conductors
JPS6334324Y2 (en)
JP2000022409A (en) Multi-layer high frequency circuit device
JPH0425144A (en) Semiconductor device using tape for three-layer tab and manufacture of tape for three-layer tab

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071008

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081008

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091008

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101008

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101008

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111008

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111008

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121008

Year of fee payment: 13

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121008

Year of fee payment: 13