JP2001144451A - Laminated wiring board - Google Patents

Laminated wiring board

Info

Publication number
JP2001144451A
JP2001144451A JP32233199A JP32233199A JP2001144451A JP 2001144451 A JP2001144451 A JP 2001144451A JP 32233199 A JP32233199 A JP 32233199A JP 32233199 A JP32233199 A JP 32233199A JP 2001144451 A JP2001144451 A JP 2001144451A
Authority
JP
Japan
Prior art keywords
signal line
layer
block
conductor layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP32233199A
Other languages
Japanese (ja)
Inventor
Kiyohisa Hasegawa
清久 長谷川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
IBI TECH CO Ltd
Original Assignee
IBI TECH CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by IBI TECH CO Ltd filed Critical IBI TECH CO Ltd
Priority to JP32233199A priority Critical patent/JP2001144451A/en
Publication of JP2001144451A publication Critical patent/JP2001144451A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a laminated wiring board which can be increased in degree of integration without increasing the number of laminated layers nor incorporating any useless part and can make signal lines having different characteristic impedances to be able to coexist in one substrate. SOLUTION: In a laminated wiring board 1, a conductor layer which is different from a conductor layer used as a ground layer in a certain block is used as a ground layer in another block. In other words, a conductor layer 11 which is different from a conductor layer 12 used as a ground layer 12A in a block A is used as a ground layer 11B in a block B. In addition, a conductor layer which is different from a conductor layer used as a signal line in a certain block is used as a signal line in another block. In other words, the conductor layer 12 which is different from the conductor layer 11 used as a signal line 11A in the bock A is used as a signal line 12B in the block B.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は,導体層と絶縁層と
を積層してなる積層配線板に関する。さらに詳細には,
導体層の一部である信号線が,他の導体層との関係で特
定の特性インピーダンスを持つように構成されている積
層配線板に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a laminated wiring board formed by laminating a conductor layer and an insulating layer. More specifically,
The present invention relates to a laminated wiring board in which a signal line as a part of a conductor layer has a specific characteristic impedance in relation to another conductor layer.

【0002】[0002]

【従来の技術】従来から,積層配線板においては,信号
線の厚さ方向両側もしくは片側にグランド層を配置し
て,信号線に特定の特性インピーダンスを持たせるよう
にしている。そのような配線板には,1枚の基板の中の
複数の信号線に異なる特性インピーダンスを持たせてい
るものがある。
2. Description of the Related Art Conventionally, in a laminated wiring board, a ground layer is arranged on both sides or one side in the thickness direction of a signal line so that the signal line has a specific characteristic impedance. Some of such wiring boards have different characteristic impedances for a plurality of signal lines in one board.

【0003】例えば,図16に示すストリップライン
や,図17に示すマイクロストリップラインがその例で
ある。図16のストリップラインは,信号線101,1
02,103を,上下に設けられた全面ベタのグランド
層104,105で挟んで構成されている。各信号線お
よび各グランド層は,絶縁層106,107により相互
に絶縁されている。図17のマイクロストリップライン
は,信号線111,112,113の片側に全面ベタの
グランド層115を配置して構成されている。各信号線
およびグランド層は,絶縁層117により相互に絶縁さ
れている。図16のストリップラインでは,絶縁層厚さ
は一定として信号線幅に差を付けることにより,各信号
線101,102,103の特性インピーダンスに差を
付けている。図17のマイクロストリップラインでも同
様である。
For example, a strip line shown in FIG. 16 and a microstrip line shown in FIG. 17 are examples. The strip lines in FIG.
02 and 103 are sandwiched between ground layers 104 and 105 which are provided on the upper and lower sides and are entirely solid. Each signal line and each ground layer are insulated from each other by insulating layers 106 and 107. The microstrip line in FIG. 17 is configured by arranging a solid ground layer 115 on one side of the signal lines 111, 112 and 113. Each signal line and the ground layer are mutually insulated by the insulating layer 117. In the strip line of FIG. 16, the characteristic impedance of each of the signal lines 101, 102, and 103 is made different by giving a difference in the signal line width while keeping the thickness of the insulating layer constant. The same applies to the microstrip line in FIG.

【0004】あるいは,図18(ストリップライン),
図19(マイクロストリップライン)のように,線幅は
一定として代わりに層間距離に差を付けることによって
も,各信号線の特性インピーダンスに差を付けることが
可能である。すなわち図18のストリップラインでは,
全面ベタのグランド層124,125と信号線121,
122,123との間に,部分的なグランド層128,
129を設けている。また,図19のマイクロストリッ
プラインでは,全面ベタのグランド層135と信号線1
31,132,133との間に,部分的なグランド層1
38,139を設けている。
Alternatively, FIG. 18 (strip line),
As shown in FIG. 19 (microstrip line), the characteristic impedance of each signal line can also be different by making the line width constant and making a difference in the interlayer distance instead. That is, in the strip line of FIG.
The solid ground layers 124 and 125 and the signal lines 121 and
122, 123, a partial ground layer 128,
129 are provided. In the microstrip line shown in FIG. 19, the solid ground layer 135 and the signal line 1
31, 132, 133, a partial ground layer 1
38 and 139 are provided.

【0005】[0005]

【発明が解決しようとする課題】しかしながら,前記し
た従来の積層配線板における特性インピーダンスの調整
技術には以下のような問題点があった。
However, the conventional technique for adjusting the characteristic impedance of the laminated wiring board has the following problems.

【0006】図16のストリップラインや図17のマイ
クロストリップラインの問題点は,設計上の要求と製造
上の要求との両立が困難なことである。その理由は以下
の通りである。すなわち,特性インピーダンス75Ωの
信号線101,111の線幅が一般的に多用される0.
1mmとなるように層間距離等を設定したとする。する
と,特性インピーダンス50Ωの信号線102,112
の線幅は0.25mmと太く,特性インピーダンス28
Ωの信号線103,113の線幅に至っては0.6mm
を要することとなる。このため,信号線が板面内に占め
る面積が大きく,高集積化の障害要因となる。これによ
り,設計が著しく困難なのである。
The problem with the stripline shown in FIG. 16 and the microstripline shown in FIG. 17 is that it is difficult to satisfy both design requirements and manufacturing requirements. The reason is as follows. That is, the line width of the signal lines 101 and 111 having a characteristic impedance of 75Ω is generally used frequently.
It is assumed that the interlayer distance and the like are set to 1 mm. Then, the signal lines 102 and 112 having a characteristic impedance of 50Ω
Is 0.25 mm thick and has a characteristic impedance of 28 mm.
0.6 mm for the line width of the Ω signal lines 103 and 113
Is required. For this reason, the area occupied by the signal lines in the plane of the board is large, which is an obstacle to high integration. This makes the design extremely difficult.

【0007】一方,特性インピーダンス28Ωの信号線
103,113の線幅が設計しやすい0.1mmとなる
ようにした場合には,特性インピーダンス75Ωの信号
線101,111の線幅を0.01mm程度にまで小さ
くしなければならない。これでは製造が困難である。こ
のため,1枚の基板の中に異なる特性インピーダンスの
信号線を共存させようとすると,設計上の要求と製造上
の要求とが両立しがたいのである。
On the other hand, if the line width of the signal lines 103 and 113 having a characteristic impedance of 28Ω is set to 0.1 mm, which is easy to design, the line width of the signal lines 101 and 111 having a characteristic impedance of 75Ω is set to about 0.01 mm. Must be as small as This is difficult to manufacture. For this reason, if signal lines having different characteristic impedances coexist on a single substrate, it is difficult to satisfy both design requirements and manufacturing requirements.

【0008】一方,図18のストリップラインや図19
のマイクロストリップラインの問題点は,層数が多いこ
とである。このために製造プロセスにおける工程数も多
いこととなる。また,部分的なグランド層128,12
9,138,139は広い面積のブランク部分を含んで
いる。ブランク部分は,信号を通さないと言う意味では
無駄な部分である。このことが配線の高集積化に対する
妨げになっていると見ることもできる。
On the other hand, the strip line shown in FIG.
The problem with the microstrip line is that the number of layers is large. Therefore, the number of steps in the manufacturing process is large. Also, the partial ground layers 128, 12
9, 138, 139 include blank areas of large area. The blank portion is a useless portion in the sense that the signal does not pass. It can be seen that this is an obstacle to high integration of wiring.

【0009】本発明は,前記した従来の積層配線板が有
する問題点を解決するためになされたものである。すな
わちその課題とするところは,信号線やグランド層とし
て用いる導体層の組み合わせをブロックごとに変えるこ
とにより,層数を多くしたり無駄な部分を内蔵したりす
ることなく高集積化が可能であり,また1枚の基板の中
に異なる特性インピーダンスの信号線を共存させること
も容易にできる積層配線板を提供することにある。
The present invention has been made to solve the above-mentioned problems of the conventional laminated wiring board. That is, the problem is that by changing the combination of conductor layers used as signal lines and ground layers for each block, high integration can be achieved without increasing the number of layers or incorporating unnecessary parts. Another object of the present invention is to provide a laminated wiring board that can easily coexist signal lines having different characteristic impedances in one substrate.

【0010】[0010]

【課題を解決するための手段】この課題の解決を目的と
してなされた本発明は,導体層と絶縁層とを積層してな
る積層配線板であって,ある導体層が信号線として用い
られるとともに他のある導体層がそのグランド層として
用いられる複数のブロックを有し,あるブロックでグラ
ンド層として用いられる導体層と異なる導体層が他のあ
るブロックでグランド層として用いられ,前述のあるブ
ロックで信号線として用いられる導体層と異なる導体層
が前述の他のあるブロックで信号線として用いられるも
のである。
SUMMARY OF THE INVENTION An object of the present invention is to provide a laminated wiring board comprising a conductor layer and an insulating layer, wherein a certain conductor layer is used as a signal line. Another conductor layer has a plurality of blocks used as its ground layer, and a conductor layer different from the conductor layer used as a ground layer in one block is used as a ground layer in another block, A conductor layer different from the conductor layer used as a signal line is used as a signal line in another certain block described above.

【0011】この積層配線板では,信号線として用いら
れる導体層と,グランド層として用いられる導体層との
組み合わせがブロックごとにより異なる。このため,ブ
ロックごとに信号線が所望の特性インピーダンスを持つ
ように構成したり,なるべく少ない層数でなるべく多く
の信号線を内蔵するように構成したりすることが,設計
上あるいは製造上の難点なくして可能である。すなわち
設計上の自由度が高い。なお,本願でいうグランド層に
は,電源層を含むものとする。
In this laminated wiring board, the combination of a conductor layer used as a signal line and a conductor layer used as a ground layer differs for each block. For this reason, it is difficult to design or manufacture such that the signal line has a desired characteristic impedance for each block or that the signal line has as many signal lines as possible with as few layers as possible. It is possible without it. That is, the degree of freedom in design is high. Note that the ground layer referred to in the present application includes a power supply layer.

【0012】本発明の積層配線板では,全面ベタのグラ
ンド層を有する必要はない。言い換えると,信号線の上
下もしくはその一方にのみ,信号線の線幅とほぼ同等の
線幅を持つグランド層が存在すれば十分なのである。よ
って本発明は,導体層と絶縁層とを積層してなる積層配
線板であって,ある導体層が信号線として用いられると
ともに他のある導体層がそのグランド層として用いられ
るブロックを有し,あるブロックでは,グランド層の幅
が,信号線の幅の0.8〜3倍の範囲内にあることとし
ても成立する。特に好ましいのはその中でも0.9〜1.
6倍の範囲内である。
In the laminated wiring board of the present invention, it is not necessary to have a solid ground layer on the entire surface. In other words, it suffices that a ground layer having a line width substantially equal to the line width of the signal line exists only above and below the signal line or only one of the signal lines. Therefore, the present invention is a laminated wiring board in which a conductor layer and an insulating layer are laminated, and has a block in which a certain conductor layer is used as a signal line and another certain conductor layer is used as a ground layer thereof. In a certain block, it is established that the width of the ground layer is in the range of 0.8 to 3 times the width of the signal line. Particularly preferred are 0.9 to 1.
It is within the range of 6 times.

【0013】グランド層の役割として,信号層との配置
関係による特性インピーダンスの調整の他に,信号線を
流れる電流と外部の電磁場との相互作用の遮断がある。
本発明の積層配線板では,各ブロックごとに少なくとも
1つの導体層がグランド層として用いられている。よっ
て,全面ベタのグランド層がなくても,基板のほぼ全域
でいずれかの導体層がグランド層として存在している。
よって,実用上十分な遮断性が確保されている。
The role of the ground layer is to cut off the interaction between the current flowing through the signal line and an external electromagnetic field, in addition to adjusting the characteristic impedance based on the arrangement relationship with the signal layer.
In the multilayer wiring board of the present invention, at least one conductor layer is used as a ground layer for each block. Therefore, even if there is no solid ground layer on the entire surface, one of the conductor layers exists as the ground layer in almost the entire area of the substrate.
Therefore, practically sufficient blocking performance is ensured.

【0014】本発明の積層配線板は,あるブロックで信
号線として用いられる導体層を他のあるブロックでグラ
ンドとして用いるように構成することに特に意義があ
る。あるいは,信号線およびそのグランド層の特性イン
ピーダンスがブロックにより異なるように構成したりす
ることにも意義がある。
The laminated wiring board of the present invention is particularly meaningful in that a conductor layer used as a signal line in a certain block is used as a ground in another certain block. Alternatively, it is meaningful to configure the characteristic impedance of the signal line and its ground layer to be different depending on the block.

【0015】[0015]

【発明の実施の形態】以下,本発明の積層配線板を具体
化した実施の形態について,図面を参照しつつ詳細に説
明する。図1に,本発明を6層基板として具体化した形
態の一例を断面図として示す。図1に示す積層配線板1
は,層間絶縁層により互いに絶縁された導体層11〜1
6の6層の導体層を有している。図1には,積層配線板
1のうち,ブロックA,B,Cの3つのブロックにわた
る部分の断面が現れている。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments embodying the laminated wiring board of the present invention will be described below in detail with reference to the drawings. FIG. 1 is a sectional view showing an example of an embodiment in which the present invention is embodied as a six-layer substrate. Laminated wiring board 1 shown in FIG.
Are conductor layers 11 to 1 insulated from each other by an interlayer insulating layer.
And six conductor layers. FIG. 1 shows a cross section of a portion extending over three blocks of blocks A, B, and C in the multilayer wiring board 1.

【0016】導体層11は,ブロックAで信号線11A
をなし,ブロックBでグランド層もしくは電源層(以下
単に「グランド層」という,他のグランド層も同じ)1
1Bをなし,ブロックCで信号線11Cをなしている。
導体層12は,ブロックAでグランド層12Aをなし,
ブロックBで信号線12Bをなし,ブロックCで信号線
12Cをなしている。導体層13は,ブロックAで信号
線13Aをなし,ブロックBからブロックCにわたるグ
ランド層13Bをなしている。導体層14は,ブロック
Aで信号線14Aをなし,ブロックBで信号線14Bを
なし,ブロックCでグランド層14Cをなしている。導
体層15は,ブロックAからブロックBにわたるグラン
ド層15Aをなし,ブロックCで信号線15Cをなして
いる。導体層16は,ブロックAで信号線16Aをな
し,ブロックBで信号線16Bをなし,ブロックCで信
号線16Cをなしている。
The conductor layer 11 includes a signal line 11A in the block A.
And a ground layer or a power layer (hereinafter simply referred to as a “ground layer”, the same applies to other ground layers) in block B.
1B, and block C forms a signal line 11C.
The conductor layer 12 forms a ground layer 12A in the block A,
The block B forms the signal line 12B, and the block C forms the signal line 12C. The conductor layer 13 forms the signal line 13A in the block A, and forms the ground layer 13B extending from the block B to the block C. In the conductor layer 14, the block A forms the signal line 14A, the block B forms the signal line 14B, and the block C forms the ground layer 14C. The conductor layer 15 forms a ground layer 15A extending from the block A to the block B, and the block C forms a signal line 15C. In the conductor layer 16, the block A forms the signal line 16A, the block B forms the signal line 16B, and the block C forms the signal line 16C.

【0017】積層配線板1では,あるブロックでグラン
ド層として用いられている導体層と異なる導体層が,他
のあるブロックでグランド層として用いられている。例
えば,ブロックAでグランド層12Aとして用いられて
いる導体層12と異なる導体層11が,ブロックBでグ
ランド層11Bとして用いられている。また,あるブロ
ックで信号線として用いられている導体層と異なる導体
層が,他のあるブロックで信号線として用いられてい
る。例えば,ブロックAで信号線11Aとして用いられ
ている導体層11と異なる導体層12が,ブロックBで
信号線12Bとして用いられている。また,あるブロッ
クで信号線として用いられるとともに他のあるブロック
でグランド層として用いられる導体層が存在する。例え
ば,導体層11は,ブロックAで信号線11Aとして用
いられるとともにブロックBではグランド層11Bとし
て用いられている。そして,全面ベタのグランド層は存
在しない。
In the laminated wiring board 1, a conductor layer different from a conductor layer used as a ground layer in a certain block is used as a ground layer in another block. For example, a conductor layer 11 different from the conductor layer 12 used as the ground layer 12A in the block A is used as the ground layer 11B in the block B. Further, a conductor layer different from a conductor layer used as a signal line in a certain block is used as a signal line in another certain block. For example, a conductor layer 12 different from the conductor layer 11 used as the signal line 11A in the block A is used as the signal line 12B in the block B. In addition, there is a conductor layer used as a signal line in a certain block and used as a ground layer in another certain block. For example, the conductor layer 11 is used as the signal line 11A in the block A and is used as the ground layer 11B in the block B. There is no solid ground layer on the entire surface.

【0018】また,各信号線の線幅は,いずれも0.1
mmである。これに対し,各ブロックのブロック幅およ
び各グランド層の幅はいずれも,その3倍の0.3mm
である。そして,ブロックA,B,Cのいずれのブロッ
クでも,グランド層として使用されている導体層が必ず
存在する。
The line width of each signal line is 0.1
mm. On the other hand, the block width of each block and the width of each ground layer are all three times 0.3 mm.
It is. In any of the blocks A, B, and C, there is always a conductor layer used as a ground layer.

【0019】積層配線板1ではまた,ストリップライン
構造の信号線12B,13A,14A,14Bと,マイ
クロストリップライン構造の信号線11A,11C,1
2C,15C,16A,16B,16Cとが共存してい
る。また,各信号線の特性インピーダンスは,11C,
13A,14A,16Cが50Ωであり,11A,12
B,12C,14B,15C,16A,16Bが28Ω
である。すなわち,異なる特性インピーダンスを持つ信
号線が共存している。
In the multilayer wiring board 1, the signal lines 12B, 13A, 14A, 14B having a strip line structure and the signal lines 11A, 11C, 1 having a microstrip line structure are also provided.
2C, 15C, 16A, 16B, and 16C coexist. The characteristic impedance of each signal line is 11C,
13A, 14A and 16C are 50Ω, and 11A and 12C
28Ω for B, 12C, 14B, 15C, 16A, 16B
It is. That is, signal lines having different characteristic impedances coexist.

【0020】積層配線板1の製造過程の概要は,以下の
通りである。まず、両面銅貼り板を2枚用意して、それ
ぞれの銅箔を両面ともパターン加工する。そして、これ
ら2枚の両面銅貼り板の間に層間絶縁層を挟み、さら
に、この2枚の両面銅貼り板の外側にプリプレグ及び導
体層を配置してプレスするのである。あるいは他の製造
方法として、1枚の両面銅貼り板の両面に層間絶縁層及
び導体層を順次積層して行く方法でもよい。あるいはま
た、3枚の両面銅貼り板を用意して、それぞれの両面銅
貼り板の間にプリプレグを挟んでプレスする方法もあ
る。
The outline of the manufacturing process of the laminated wiring board 1 is as follows. First, two double-sided copper-clad boards are prepared, and each copper foil is patterned on both sides. Then, an interlayer insulating layer is sandwiched between the two double-sided copper-clad boards, and further, a prepreg and a conductor layer are arranged outside the two double-sided copper-clad boards and pressed. Alternatively, as another manufacturing method, a method in which an interlayer insulating layer and a conductor layer are sequentially laminated on both surfaces of one double-sided copper-clad board may be used. Alternatively, there is a method in which three double-sided copper-clad boards are prepared, and a prepreg is sandwiched between the respective double-sided copper-clad boards and pressed.

【0021】上記により積層配線板1では,6層×3ブ
ロックの領域内に11本もの信号線が集積されている。
また,特性インピーダンスの異なる信号線が同一基板内
に共存している。それでいて,信号線の線幅はみな同じ
なので,設計上あるいは製造上の難点が生じることもな
い。そして,いずれのブロックにもグランド層が存在し
ているので,全面ベタのグランド層を有する場合と比較
してもさほど遜色のない遮断性を有している。
As described above, in the laminated wiring board 11, as many as 11 signal lines are integrated in the area of 6 layers × 3 blocks.
In addition, signal lines having different characteristic impedances coexist on the same substrate. Nevertheless, since the line widths of the signal lines are all the same, there is no difficulty in designing or manufacturing. Further, since the ground layer exists in each block, the block performance is not so inferior as compared with the case where the entire surface has a solid ground layer.

【0022】図2に,本発明を7層基板として具体化し
た形態の一例を断面図として示す。図2に示す積層配線
板2は,各ブロックにおいて,グランド層と信号線とを
交互に積層するとともに,グランド層と信号線との順序
を隣接するブロック間で入れ違いにしたものである。こ
れにより,7層×3ブロックの領域内に10本の信号線
を集積している。もし,従来のように全面ベタのグラン
ド層を前提として図2に類似する構成を実現しようとす
ると,図20のようになってしまう。これでは,7層×
3ブロックの領域内に9本しか信号線がない。このよう
に図2の積層配線板2では,信号線およびグランド層と
して用いる導体層の組み合わせをブロックごとに変える
ことにより,集積度を向上させているのである。
FIG. 2 is a sectional view showing an example of an embodiment in which the present invention is embodied as a seven-layer substrate. In the laminated wiring board 2 shown in FIG. 2, the ground layers and the signal lines are alternately laminated in each block, and the order of the ground layers and the signal lines is switched between adjacent blocks. Thus, ten signal lines are integrated in the area of 7 layers × 3 blocks. If an attempt is made to realize a configuration similar to that of FIG. 2 on the premise of a solid ground layer as in the prior art, the result is as shown in FIG. In this case, 7 layers x
There are only nine signal lines in the area of three blocks. As described above, in the multilayer wiring board 2 of FIG. 2, the degree of integration is improved by changing the combination of the conductor layer used as the signal line and the ground layer for each block.

【0023】また、図20の構造では、信号線として用
いられる導体層は3層しかないのに対し、図2の構造で
は7層すべてが信号線として用いられている。このた
め、信号線として用いられる導体層が4層以上必要な回
路であっても図2の構造のものを使用することができ
る。一方、図20の構造のものはこのような用途には使
用できない。このような用途としては、例えば、CSP
パッケージからの信号引き出しが挙げられる。また、図
20の構造では、信号線の側方にグランド層を挟むこと
なしに他の信号線が配置されているため、信号線同士の
相互干渉が生じやすい。これに対し、図2の構造では、
信号線とその側方に配置された他の信号線の間には、グ
ランド層が挟まれている。これにより、信号線同士の相
互干渉が防止されている。
In the structure of FIG. 20, there are only three conductor layers used as signal lines, whereas in the structure of FIG. 2, all seven layers are used as signal lines. Therefore, a circuit having the structure shown in FIG. 2 can be used even for a circuit requiring four or more conductor layers used as signal lines. On the other hand, the structure shown in FIG. 20 cannot be used for such a purpose. Such applications include, for example, CSP
Signal extraction from a package is an example. Further, in the structure of FIG. 20, since other signal lines are arranged without sandwiching the ground layer beside the signal lines, mutual interference between the signal lines is likely to occur. In contrast, in the structure of FIG.
A ground layer is interposed between the signal line and another signal line arranged on the side of the signal line. Thereby, mutual interference between the signal lines is prevented.

【0024】[0024]

【実施例】本発明者がコンピュータシミュレーションに
より試験した結果によれば,本発明の積層配線板では,
信号線の線幅による特性インピーダンスの調整を,従来
の積層配線板の場合と同様に行うことができる。また,
グランド層の幅によっても特性インピーダンスの調整を
行うことができる。そして,グランド層がベタ膜でない
にもかかわらず,信号線とグランド層との間に少々の位
置ずれがあってもさほど大きな影響はない。以下,これ
らの試験結果について説明する。
EXAMPLE According to the results of a test conducted by the present inventor through computer simulation, the laminated wiring board of the present invention has
Adjustment of the characteristic impedance by the line width of the signal line can be performed in the same manner as in the case of the conventional laminated wiring board. Also,
The characteristic impedance can be adjusted also by the width of the ground layer. And even though the ground layer is not a solid film, a slight displacement between the signal line and the ground layer does not have a great effect. The following describes these test results.

【0025】(試験1)この試験は,信号線の線幅と特
性インピーダンスとの関係についての試験である。この
試験は,図3及び図4の2種類の構造について行った。
図3に示すのは,信号線30をベタのグランド層31と
幅狭のグランド層32とで挟んだ構造である。図4に示
すのは,信号線30を上下とも幅狭のグランド層32,
33で挟んだ構造である。試験条件は,表1と表2との
2通りとした。表1の条件は,グランド層32,33の
幅Gを,信号線30の幅Sの0.125mm増しとした
条件である。表2の条件は,グランド層32,33の幅
Gを,信号線30の幅Sの0.025mm増しとした条
件である。
(Test 1) This test is a test on the relationship between the line width of the signal line and the characteristic impedance. This test was performed for the two types of structures shown in FIGS.
FIG. 3 shows a structure in which the signal line 30 is sandwiched between a solid ground layer 31 and a narrow ground layer 32. FIG. 4 shows that the signal line 30 has a narrow ground layer 32 at both the upper and lower sides.
33. The test conditions were two types, Table 1 and Table 2. The conditions in Table 1 are conditions in which the width G of the ground layers 32 and 33 is increased by 0.125 mm from the width S of the signal line 30. The conditions in Table 2 are such that the width G of the ground layers 32 and 33 is increased by 0.025 mm from the width S of the signal line 30.

【0026】[0026]

【表1】 [Table 1]

【0027】[0027]

【表2】 [Table 2]

【0028】表1の条件での試験結果は,図5のグラフ
のようになった。このグラフにおいて,横軸は,信号線
30の幅S(mm)であり,また,縦軸はその特性イン
ピーダンス(Ω)である。このグラフで,「基本」とあ
るカーブは,信号線を上下ともベタのグランド層で挟ん
だ構造についてのものである。このグラフによれば,図
3の構造,図4の構造ともこれらの特性インピーダンス
は「基本」とあるカーブとほぼ並行して傾斜している。
さらに,「基本」とあるカーブと図3の構造,図4の構
造のカーブとがごく近いところに位置している。従っ
て,信号線の線幅による特性インピーダンスの調整を,
従来の積層配線板の場合と同様に行うことができる。
The test results under the conditions of Table 1 are as shown in the graph of FIG. In this graph, the horizontal axis is the width S (mm) of the signal line 30, and the vertical axis is its characteristic impedance (Ω). In this graph, the curve labeled "basic" is for a structure in which a signal line is sandwiched between solid ground layers both above and below. According to this graph, in both the structure of FIG. 3 and the structure of FIG. 4, these characteristic impedances are inclined almost in parallel with a certain "basic" curve.
Further, the curve "Basic" is located very close to the curves of the structure of FIG. 3 and the structure of FIG. Therefore, adjustment of the characteristic impedance by the line width of the signal line
This can be performed in the same manner as in the case of a conventional laminated wiring board.

【0029】表2の条件での試験結果は図6のグラフの
ようになった。この場合においても,図3の構造,図4
の構造とも,「基本」とほぼ並行して傾斜している。さ
らに,「基本」とあるカーブと図3の構造,図4の構造
のカーブとがごく近いところに位置している。これによ
り,信号線の線幅による特性インピーダンスの調整を,
従来の積層配線板の場合と同様に行うことができる。
The test results under the conditions shown in Table 2 were as shown in the graph of FIG. In this case, the structure shown in FIG.
Both structures are inclined almost in parallel with the “basic”. Further, the curve "Basic" is located very close to the curves of the structure of FIG. 3 and the structure of FIG. This makes it possible to adjust the characteristic impedance according to the signal line width.
This can be performed in the same manner as in the case of a conventional laminated wiring board.

【0030】(試験2)次の試験はグランド層の幅と特
性インピーダンスとの関係の試験である。この試験は,
図7〜図9の3種類の構造について行った。図7に示す
のは,上下から信号線30をベタのグランド層31と幅
狭のグランド層34とで挟み,幅狭のグランド層34の
幅を変化させるものである。また,図8に示すのは,信
号線30を上下とも幅狭のグランド層34,36で挟
み,そして,一方のグランド層34のみの幅を変化させ
るものである。図9に示すのは,信号線30を上下とも
幅狭のグランド層34,36で挟み,両方のグランド層
34,36の幅を変化させるものである。また,図7〜
図9のいずれにおいても,信号線30の側方にも幅狭の
グランド層35,35を配置している。ここで,信号線
30の幅Sは,0.1mmであり,グランド層35の幅
は0.125mmであり,さらに,グランド層35と信
号線30とのギャップは0.1125mmである。ま
た,上下のグランド層のうち幅を固定されているものに
ついては,その幅Gを0.125mmとしている。そし
て,上下のグランド層のうち幅を変化させるものについ
ては,その幅を記号G′で表している。そして,試験条
件は,表3の通りとした。
(Test 2) The next test is a test of the relationship between the width of the ground layer and the characteristic impedance. This test is
The three types of structures shown in FIGS. 7 to 9 were performed. In FIG. 7, the signal line 30 is sandwiched between a solid ground layer 31 and a narrow ground layer 34 from above and below, and the width of the narrow ground layer 34 is changed. FIG. 8 shows a case where the signal line 30 is sandwiched between ground layers 34 and 36 having a narrow width both above and below, and the width of only one of the ground layers 34 is changed. FIG. 9 shows a configuration in which the signal line 30 is sandwiched between ground layers 34 and 36 having a narrow width in both the upper and lower directions, and the width of both ground layers 34 and 36 is changed. Also, FIG.
In each of FIGS. 9A and 9B, narrow ground layers 35 are also arranged on the side of the signal line 30. Here, the width S of the signal line 30 is 0.1 mm, the width of the ground layer 35 is 0.125 mm, and the gap between the ground layer 35 and the signal line 30 is 0.1125 mm. The width G of the upper and lower ground layers having a fixed width is set to 0.125 mm. The width of the upper and lower ground layers whose width is changed is represented by a symbol G '. The test conditions were as shown in Table 3.

【0031】[0031]

【表3】 [Table 3]

【0032】上記の条件での試験結果は,図10のグラ
フのようになった。このグラフで,横軸はグランド層の
幅G′(mm)であり,縦軸は特性インピーダンス
(Ω)である。このグラフによれば,図7,図8,図9
の構造におけるすべてのカーブはほぼ直線状に傾斜して
いる。さらに,これらのカーブは図示の範囲内におい
て,ほぼ近いところに位置している。これにより,当該
範囲内において,グランド層の幅G′によって特性イン
ピーダンスを調整できることがわかる。
The test results under the above conditions were as shown in the graph of FIG. In this graph, the horizontal axis represents the width G ′ (mm) of the ground layer, and the vertical axis represents the characteristic impedance (Ω). According to this graph, FIGS.
All curves in the structure of the above are inclined substantially linearly. Further, these curves are located substantially close within the range shown. This indicates that the characteristic impedance can be adjusted by the width G 'of the ground layer within the range.

【0033】(試験3)この試験は,信号線とグランド
層との間における位置ずれによって特性インピーダンス
がどのように影響されるかを確認するための試験であ
る。この試験は,図11〜図14の4種類の構造につい
て行った。図11に示すのは,信号線30を上下からベ
タのグランド層31と幅狭のグランド層34とで挟み,
さらに,グランド層34の位置ズレ量Δを変化させるも
のである。図12に示すのは,信号線30を上下とも幅
狭のグランド層34,36で挟み,さらに,一方のグラ
ンド層36のみの位置ズレ量Δを変化させるものであ
る。また,図13に示すのは,信号線30を上下とも幅
狭のグランド層34,36で挟み,両方のグランド層3
4及びグランド層36の位置ズレ量Δを上下とも同じ向
きに変化させるものである。また,図14に示すのは,
信号線30を上下とも幅狭のグランド層34,36で挟
み,さらに,両方のグランド層34及びグランド層36
の位置ズレ量Δを上下で逆向きに変化させるものであ
る。
(Test 3) This test is a test for confirming how the characteristic impedance is affected by the displacement between the signal line and the ground layer. This test was performed for four types of structures shown in FIGS. FIG. 11 shows that the signal line 30 is sandwiched between a solid ground layer 31 and a narrow ground layer 34 from above and below.
Further, the position shift amount Δ of the ground layer 34 is changed. In FIG. 12, the signal line 30 is sandwiched between ground layers 34 and 36 having a narrow width in both the upper and lower directions, and the positional deviation amount Δ of only one of the ground layers 36 is changed. Further, FIG. 13 shows that the signal line 30 is sandwiched between the ground layers 34 and 36 having a narrow width at the top and bottom, and
4 and the position shift amount Δ of the ground layer 36 is changed in the same direction both vertically. Also, FIG.
The signal line 30 is sandwiched between the ground layers 34 and 36 having a narrow width both above and below.
Is changed in the vertical direction in the opposite direction.

【0034】尚,図11,図12,図13及び図14と
もに信号線30の側方にも幅狭のグランド層35,35
を配置している。ここで,信号線の幅Sは,0.1mm
であり,グランド層35の幅は0.125mmであり,
さらに,グランド層35と信号線30とのギャップは
0.1125mmである。また,グランド層34,36
の幅Gは0.125mmである。位置ズレ量Δは0〜
0.08mmの範囲内で0.02mmずつ変化させた。
11, 12, 13, and 14, the narrow ground layers 35, 35 are also provided beside the signal lines 30.
Has been arranged. Here, the width S of the signal line is 0.1 mm
And the width of the ground layer 35 is 0.125 mm.
Further, the gap between the ground layer 35 and the signal line 30 is 0.1125 mm. Also, the ground layers 34, 36
Has a width G of 0.125 mm. The displacement amount Δ is 0 to
It was changed by 0.02 mm in a range of 0.08 mm.

【0035】上記の条件での試験結果は,図15のグラ
フのようになった。このグラフで横軸はグランド層の位
置ズレ量Δ(mm)であり,縦軸は特性インピーダンス
(Ω)である。尚,図13及び図14の構造の試験結果
は一致した。このグラフによれば,図11,図12,図
13及び図14ともに,位置ズレ量Δが0.08mm範
囲内であれば,特性インピーダンスは,位置ズレ量Δが
0mmのときと比較して,それほど大きい変化がない。
従って,信号線30とグランド層34,36との間に少
々の位置ずれがあっても特性インピーダンスにさほど大
きな影響はない。
The test results under the above conditions are as shown in the graph of FIG. In this graph, the horizontal axis represents the amount of displacement Δ (mm) of the ground layer, and the vertical axis represents the characteristic impedance (Ω). Note that the test results of the structures in FIGS. According to this graph, in all of FIGS. 11, 12, 13, and 14, when the displacement amount Δ is within the range of 0.08 mm, the characteristic impedance is smaller than when the displacement amount Δ is 0 mm. There is no significant change.
Therefore, even if there is a slight displacement between the signal line 30 and the ground layers 34 and 36, the characteristic impedance is not so greatly affected.

【0036】以上詳細に説明したように,本形態の積層
配線板1では,図1に示すように,信号線として用いら
れる導体層と,グランド層として用いられる導体層との
組み合わせがブロックごとにより異なっている。また,
導体層によっては,あるブロックで信号線として用いら
れるとともに,他のあるブロックでグランド層として用
られている。これにより,特性インピーダンスの異なる
信号線が同一基板内に共存している。また,いずれのブ
ロックにもグランド層が存在しているので,全面ベタの
グランド層を有する必要はない。また,グランド層の幅
が,信号線の幅の0.8〜3倍の範囲内であって,特
に,その中でも0.9〜1.6倍の範囲内であれば,全面
ベタのグランド層がなくても,実用上十分な遮断性が確
保されている。従って,積層配線板1では,従来のもの
と比較して高集積化が達成されている。
As described in detail above, in the laminated wiring board 1 of the present embodiment, as shown in FIG. 1, the combination of the conductor layer used as the signal line and the conductor layer used as the ground layer is different for each block. Is different. Also,
Some conductor layers are used as signal lines in some blocks and as ground layers in some other blocks. As a result, signal lines having different characteristic impedances coexist on the same substrate. Also, since a ground layer exists in each block, it is not necessary to have a solid ground layer on the entire surface. In addition, if the width of the ground layer is within the range of 0.8 to 3 times the width of the signal line, and especially within the range of 0.9 to 1.6 times, the solid ground layer is entirely solid. Without this, practically sufficient blocking performance is ensured. Therefore, in the laminated wiring board 1, higher integration is achieved as compared with the conventional one.

【0037】なお,本実施の形態は単なる例示にすぎ
ず,本発明を何ら限定するものではない。したがって本
発明は当然に,その要旨を逸脱しない範囲内で種々の改
良,変形が可能である。例えば,信号線とグランド層と
の具体的な配置は図1及び図2に示されたものでなくて
も良い。
The present embodiment is merely an example, and does not limit the present invention in any way. Therefore, naturally, the present invention can be variously modified and modified without departing from the gist thereof. For example, the specific arrangement of the signal lines and the ground layers need not be the one shown in FIGS.

【0038】[0038]

【発明の効果】以上の説明から明らかなように本発明に
よれば,信号線やグランド層として用いる導体層の組み
合わせをブロックごとに変えることにより,層数を多く
したり無駄な部分を内蔵したりすることなく高集積化が
可能であり,また1枚の基板の中に異なる特性インピー
ダンスの信号線を共存させることも容易にできる積層配
線板が提供されている。
As is apparent from the above description, according to the present invention, by changing the combination of the conductor layers used as the signal lines and the ground layers for each block, the number of layers can be increased or unnecessary parts can be built in. There has been provided a multilayer wiring board that can be highly integrated without causing any trouble and that can easily coexist signal lines having different characteristic impedances on one substrate.

【図面の簡単な説明】[Brief description of the drawings]

【図1】6層基板として具体化した実施の形態の一例を
示す断面図である。
FIG. 1 is a sectional view showing an example of an embodiment embodied as a six-layer substrate.

【図2】7層基板として具体化した実施の形態の一例を
示す断面図である。
FIG. 2 is a sectional view showing an example of an embodiment embodied as a seven-layer substrate.

【図3】試験1における積層配線板の構成を示す図であ
る。
FIG. 3 is a diagram showing a configuration of a laminated wiring board in Test 1.

【図4】試験1における積層配線板の構成を示す図であ
る。
FIG. 4 is a diagram showing a configuration of a laminated wiring board in Test 1.

【図5】表1の条件によって試験1を行った結果を示す
グラフである。
5 is a graph showing the results of a test 1 performed under the conditions shown in Table 1. FIG.

【図6】表2の条件によって試験1を行った結果を示す
グラフである。
6 is a graph showing a result of a test 1 performed under the conditions shown in Table 2. FIG.

【図7】試験2における積層配線板の構成を示す図であ
る。
FIG. 7 is a view showing a configuration of a laminated wiring board in Test 2;

【図8】試験2における積層配線板の構成を示す図であ
る。
FIG. 8 is a diagram showing a configuration of a laminated wiring board in Test 2;

【図9】試験2における積層配線板の構成を示す図であ
る。
FIG. 9 is a diagram showing a configuration of a laminated wiring board in Test 2.

【図10】試験2を行った結果を示すグラフである。FIG. 10 is a graph showing the results of performing test 2.

【図11】試験3における積層配線板の構成を示す図で
ある。
FIG. 11 is a view showing a configuration of a laminated wiring board in Test 3;

【図12】試験3における積層配線板の構成を示す図で
ある。
FIG. 12 is a view showing a configuration of a laminated wiring board in Test 3;

【図13】試験3における積層配線板の構成を示す図で
ある。
FIG. 13 is a diagram showing a configuration of a laminated wiring board in Test 3.

【図14】試験3における積層配線板の構成を示す図で
ある。
FIG. 14 is a diagram showing a configuration of a laminated wiring board in Test 3;

【図15】試験3を行った結果を示すグラフである。FIG. 15 is a graph showing the results of Test 3.

【図16】従来のストリップラインにおける積層配線板
の構成を示す断面図である。
FIG. 16 is a cross-sectional view illustrating a configuration of a laminated wiring board in a conventional strip line.

【図17】従来のマイクロストリップラインにおける積
層配線板の構成を示す断面図である。
FIG. 17 is a cross-sectional view showing a configuration of a laminated wiring board in a conventional microstrip line.

【図18】従来のストリップラインにおける積層配線板
の構成を示す断面図である。
FIG. 18 is a cross-sectional view showing a configuration of a laminated wiring board in a conventional strip line.

【図19】従来のマイクロストリップラインにおける積
層配線板の構成を示す断面図である。
FIG. 19 is a cross-sectional view showing a configuration of a laminated wiring board in a conventional microstrip line.

【図20】従来の7層構成の積層配線板を示す断面図で
ある。
FIG. 20 is a cross-sectional view showing a conventional laminated wiring board having a seven-layer structure.

【符号の説明】[Explanation of symbols]

1 積層配線板 2 積層配線板 11B,12A,13B グランド層 14C,15A グランド層 11A,11C,12B 信号線 12C,13A,14A 信号線 14B,15C,16A 信号線 16B,16C 信号線 Reference Signs List 1 laminated wiring board 2 laminated wiring board 11B, 12A, 13B ground layer 14C, 15A ground layer 11A, 11C, 12B signal line 12C, 13A, 14A signal line 14B, 15C, 16A signal line 16B, 16C signal line

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 導体層と絶縁層とを積層してなる積層配
線板において,ある導体層が信号線として用いられると
ともに他のある導体層がそのグランド層として用いられ
る複数のブロックを有し,あるブロックでグランド層と
して用いられる導体層と異なる導体層が,他のあるブロ
ックでグランド層として用いられ,前記あるブロックで
信号線として用いられる導体層と異なる導体層が,前記
他のあるブロックで信号線として用いられることを特徴
とする積層配線板。
1. A laminated wiring board comprising a conductor layer and an insulating layer laminated on each other, comprising a plurality of blocks in which one conductor layer is used as a signal line and another certain conductor layer is used as a ground layer thereof. A conductor layer different from a conductor layer used as a ground layer in a certain block is used as a ground layer in another certain block, and a conductor layer different from a conductor layer used as a signal line in the certain block is used in the other block. A laminated wiring board used as a signal line.
【請求項2】 導体層と絶縁層とを積層してなる積層配
線板において,ある導体層が信号線として用いられると
ともに他のある導体層がそのグランド層として用いられ
るブロックを有し,あるブロックでは,前記グランド層
の幅が,前記信号線の幅の0.8〜3倍の範囲内にある
ことを特徴とする積層配線板。
2. A laminated wiring board comprising a conductor layer and an insulating layer, wherein a certain conductor layer is used as a signal line and another certain conductor layer is used as its ground layer. Wherein the width of the ground layer is in the range of 0.8 to 3 times the width of the signal line.
【請求項3】 請求項1または請求項2に記載する積層
配線板において,あるブロックで信号線として用いられ
るとともに他のあるブロックでグランド層として用いら
れる導体層が存在することを特徴とする積層配線板。
3. The laminated wiring board according to claim 1, wherein a conductor layer used as a signal line in one block and a ground layer in another block is present. Wiring board.
【請求項4】 請求項1から請求項3までのいずれか1
つに記載する積層配線板において,信号線およびそのグ
ランド層の特性インピーダンスがブロックにより異なる
ことを特徴とする積層配線板。
4. One of claims 1 to 3
A multilayer wiring board according to any one of the preceding claims, wherein characteristic impedances of signal lines and ground layers thereof differ depending on blocks.
JP32233199A 1999-11-12 1999-11-12 Laminated wiring board Pending JP2001144451A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP32233199A JP2001144451A (en) 1999-11-12 1999-11-12 Laminated wiring board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP32233199A JP2001144451A (en) 1999-11-12 1999-11-12 Laminated wiring board

Publications (1)

Publication Number Publication Date
JP2001144451A true JP2001144451A (en) 2001-05-25

Family

ID=18142461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP32233199A Pending JP2001144451A (en) 1999-11-12 1999-11-12 Laminated wiring board

Country Status (1)

Country Link
JP (1) JP2001144451A (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069239A (en) * 2001-08-22 2003-03-07 Toppan Printing Co Ltd Multilayer interconnection board for high frequency circuit
JP2006210676A (en) * 2005-01-28 2006-08-10 Kyocera Corp Wiring board
JP2006351647A (en) * 2005-06-14 2006-12-28 Hitachi Ltd Wiring board
JP2007081079A (en) * 2005-09-14 2007-03-29 Tdk Corp Module with built-in semiconductor ic
KR100822441B1 (en) 2006-09-04 2008-04-16 대덕전자 주식회사 Method of manufacturing high-density printed circuit board having wide range of impedance
JP2009071311A (en) * 2007-09-11 2009-04-02 Samsung Electronics Co Ltd Printed circuit board and manufacturing method therefor, and display apparatus equipped with the board
US7755449B2 (en) 2007-07-05 2010-07-13 Samsung Electronics Co., Ltd. Printed circuit board having impedance-matched strip transmission line
JP2014027212A (en) * 2012-07-30 2014-02-06 Ibiden Co Ltd Printed wiring board
JP2016159018A (en) * 2015-03-04 2016-09-05 株式会社三共 Game machine
WO2018139382A1 (en) * 2017-01-27 2018-08-02 株式会社村田製作所 Multilayer substrate and electronic device
US20190088388A1 (en) * 2016-05-17 2019-03-21 Murata Manufacturing Co., Ltd. Transmission line substrate and electronic device
WO2020218267A1 (en) * 2019-04-22 2020-10-29 株式会社村田製作所 Transmission line substrate and electronic apparatus
US11523499B2 (en) * 2020-03-12 2022-12-06 Kyocera Corporation Flexible wiring board

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003069239A (en) * 2001-08-22 2003-03-07 Toppan Printing Co Ltd Multilayer interconnection board for high frequency circuit
JP4535894B2 (en) * 2005-01-28 2010-09-01 京セラ株式会社 Wiring board
JP2006210676A (en) * 2005-01-28 2006-08-10 Kyocera Corp Wiring board
JP2006351647A (en) * 2005-06-14 2006-12-28 Hitachi Ltd Wiring board
JP2007081079A (en) * 2005-09-14 2007-03-29 Tdk Corp Module with built-in semiconductor ic
JP4701942B2 (en) * 2005-09-14 2011-06-15 Tdk株式会社 Module with built-in semiconductor IC
KR100822441B1 (en) 2006-09-04 2008-04-16 대덕전자 주식회사 Method of manufacturing high-density printed circuit board having wide range of impedance
US7755449B2 (en) 2007-07-05 2010-07-13 Samsung Electronics Co., Ltd. Printed circuit board having impedance-matched strip transmission line
JP2009071311A (en) * 2007-09-11 2009-04-02 Samsung Electronics Co Ltd Printed circuit board and manufacturing method therefor, and display apparatus equipped with the board
US9930770B2 (en) 2007-09-11 2018-03-27 Samsung Display Co., Ltd. Printed circuit board, display apparatus having a printed circuit board and method of manufacturing the printed circuit board
JP2014027212A (en) * 2012-07-30 2014-02-06 Ibiden Co Ltd Printed wiring board
JP2016159018A (en) * 2015-03-04 2016-09-05 株式会社三共 Game machine
US20190088388A1 (en) * 2016-05-17 2019-03-21 Murata Manufacturing Co., Ltd. Transmission line substrate and electronic device
US11037701B2 (en) * 2016-05-17 2021-06-15 Murata Manufacturing Co., Ltd. Transmission line substrate and electronic device
WO2018139382A1 (en) * 2017-01-27 2018-08-02 株式会社村田製作所 Multilayer substrate and electronic device
JPWO2018139382A1 (en) * 2017-01-27 2019-06-27 株式会社村田製作所 Multilayer substrate and electronic device
US10873120B2 (en) 2017-01-27 2020-12-22 Murata Manufacturing Co., Ltd. Multilayer board and electronic device
WO2020218267A1 (en) * 2019-04-22 2020-10-29 株式会社村田製作所 Transmission line substrate and electronic apparatus
US11523499B2 (en) * 2020-03-12 2022-12-06 Kyocera Corporation Flexible wiring board

Similar Documents

Publication Publication Date Title
KR100283508B1 (en) Non-solid reference plane with bidirectional impedance control
JP3307597B2 (en) Printed wiring device
WO2014174882A1 (en) Printed wire board and printed wire board manufacturing method
JP2007013109A (en) Communication circuit module
JP5881400B2 (en) High frequency transmission line
JP2001144451A (en) Laminated wiring board
JP2006074014A (en) Multilayer printed board, and method for controlling impedance of microstrip line
US20110079422A1 (en) Multilayer substrate
JP2009054876A (en) Printed wiring board
JP2007250818A (en) Circuit board
JPH08125342A (en) Flexible multilayered wiring board and its manufacture
JP4683381B2 (en) Circuit board
JP4660738B2 (en) Printed wiring board and electronic device
JP4834937B2 (en) Multi-layer wiring board for high-frequency circuits
JP2006086293A (en) Printed wiring board and method for designing ground pattern thereof
JP2003502968A (en) The transition between symmetric and asymmetric striplines
JP5011569B2 (en) Flexible substrate
JP2002344148A (en) Printed wiring board
JP2846803B2 (en) Multilayer wiring board
JP6222747B2 (en) Circuit structure
JPH0774475A (en) Mesh pattern structure
JP2006049496A (en) Printed wiring board
JPH04340796A (en) Printed circuit board
JP2988599B2 (en) Wiring board and high-speed IC package
JP2007067590A (en) Differential parallel line