JP4683381B2 - Circuit board - Google Patents

Circuit board Download PDF

Info

Publication number
JP4683381B2
JP4683381B2 JP2006024944A JP2006024944A JP4683381B2 JP 4683381 B2 JP4683381 B2 JP 4683381B2 JP 2006024944 A JP2006024944 A JP 2006024944A JP 2006024944 A JP2006024944 A JP 2006024944A JP 4683381 B2 JP4683381 B2 JP 4683381B2
Authority
JP
Japan
Prior art keywords
ground layer
layer
ground
circuit board
stripe shape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006024944A
Other languages
Japanese (ja)
Other versions
JP2007207997A (en
Inventor
進也 荒井
昭 及川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Bakelite Co Ltd
Original Assignee
Sumitomo Bakelite Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Bakelite Co Ltd filed Critical Sumitomo Bakelite Co Ltd
Priority to JP2006024944A priority Critical patent/JP4683381B2/en
Publication of JP2007207997A publication Critical patent/JP2007207997A/en
Application granted granted Critical
Publication of JP4683381B2 publication Critical patent/JP4683381B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)

Description

この発明は、グランド層と前記グランド層に対して絶縁体層を介して信号配線を配設した回路基板に関する。   The present invention relates to a ground layer and a circuit board in which signal wiring is disposed with respect to the ground layer through an insulator layer.

例えば高周波帯で動作するディバイスを実装する回路基板は、信号の反射や波形歪みの発生を抑えるために信号伝送路(以下、信号配線とも言う。)の特性インピーダンス(以下、Z0とも称する。)を、前記ディバイスの入出力インピーダンスに整合させる必要がある。
前記した信号伝送路の特性インピーダンスを整合させるためには、適切なパターン幅の信号伝送路(ストリップライン)に適切な厚さの絶縁体層を挟んでグランド層を対峙させるストリップ構造またはマイクロストリップ構造が採用されている。
For example, a circuit board on which a device operating in a high frequency band is mounted has a characteristic impedance (hereinafter also referred to as Z0) of a signal transmission path (hereinafter also referred to as signal wiring) in order to suppress signal reflection and waveform distortion. It is necessary to match the input / output impedance of the device.
In order to match the characteristic impedance of the signal transmission path described above, a strip structure or a microstrip structure in which a ground layer is opposed to a signal transmission path (strip line) having an appropriate pattern width with an insulator layer having an appropriate thickness interposed therebetween Is adopted.

前記した回路基板構造における前記グランド層は、信号伝送路の特性インピーダンスを規定する電気的な基準面となる。そして、一般に特性インピーダンスはシングルエンドで50Ω前後に、差動で100Ω前後に選択される場合が多い。
一方、前記した回路基板における特性インピーダンスは、信号伝送路の単位長さあたりのリアクタンスLと、前記信号伝送路とグランド層との間における単位面積あたりの容量Cの比(リアクタンスL/容量C)の平方根で近似される値となる。
The ground layer in the circuit board structure described above serves as an electrical reference plane that defines the characteristic impedance of the signal transmission path. In general, the characteristic impedance is often selected to be around 50Ω at a single end and around 100Ω at a differential.
On the other hand, the characteristic impedance of the circuit board described above is the ratio of the reactance L per unit length of the signal transmission path and the capacitance C per unit area between the signal transmission path and the ground layer (reactance L / capacitance C). The value approximated by the square root of.

ところで、近年においては前記したディバイスを実装する回路基板として、薄いリジッド基板やフレキシブル回路基板が多用されており、このような回路基板を採用した場合においては、当然ながら前記グランド層に対する信号伝送路の層間が狭く(薄く)、両者間における容量Cの値が前記層間の寸法にほぼ反比例して上昇する。
したがって、前記した薄い多層構造の回路基板において、所望の前記Z0を得ようとするには、従来の層間が厚い回路基板に比べて前記信号伝送路の幅を狭く(細く)形成することで、前記容量Cの上昇を抑える手段を採用せざるを得ない。
By the way, in recent years, thin rigid boards and flexible circuit boards are frequently used as circuit boards for mounting the above-described devices. When such circuit boards are adopted, of course, the signal transmission path for the ground layer is naturally used. The interlayer is narrow (thin), and the value of the capacitance C between the two increases almost in inverse proportion to the dimension between the layers.
Therefore, in the above-described thin multilayer circuit board, in order to obtain the desired Z0, the width of the signal transmission path is narrower (thinner) than that of a conventional thick circuit board, A means for suppressing the increase in the capacitance C must be employed.

このように所望のZ0を得るために、信号配線を細く形成しようとする場合においては、信号配線の加工が困難なほどに細くせざるを得ない場合が発生する。また、たとえ信号配線の加工が可能であっても、信号配線が細いほどその加工精度および線幅ばらつきの比率が高まり、これに伴ってZ0のばらつきが増大する。
このために、前記Z0の変化が大きな信号配線部分において、信号の反射や波形歪みを発生させるという問題を招来させる。さらに、信号配線の配線抵抗値が高くなるために、これに供給される信号周波数が高いほど、伝送特性の悪化の要因になる等の問題を抱えることになる。
Thus, in order to obtain a desired Z0, when trying to form a thin signal wiring, there is a case where the signal wiring has to be made so thin that it is difficult to process. Even if the signal wiring can be processed, the thinner the signal wiring, the higher the processing accuracy and the ratio of line width variation, and the Z0 variation increases accordingly.
For this reason, there arises a problem that signal reflection and waveform distortion occur in the signal wiring portion where the change in Z0 is large. Furthermore, since the wiring resistance value of the signal wiring is increased, there is a problem that the higher the signal frequency supplied to the signal wiring, the worse the transmission characteristics.

そこで、前記した技術的な課題を解決するために、いわゆるベタパターン層として形成される前記グランド層を方形のメッシュ状に銅抜きして、単位面積あたりのグランド層と信号配線との対向面積を実質的に小さくさせることで、前記信号配線の幅を確保する提案がされている。これは次に示す特許文献1に示されている。
特開平7−321463号公報
Therefore, in order to solve the above-described technical problem, the ground layer formed as a so-called solid pattern layer is coppered into a square mesh shape so that the opposing area between the ground layer and the signal wiring per unit area is reduced. Proposals have been made to ensure the width of the signal wiring by making it substantially small. This is shown in Patent Document 1 shown below.
JP 7-32463 A

ところで、昨今における携帯電話機等のような折り畳み構造を有する電子機器や、小型化、軽量化が進むビデオカメラ等のモバイル機器などにおいては、フレキシブル基板とリジッド基板との複合基板が多用されており、従来からの多層配線板とフレキシブル配線板の接続に使用されていたコネクタ等を不要にすることによって、製品の軽量化、部品点数および組み立て工数の削減等を実現させている。   By the way, in recent electronic devices having a folding structure such as mobile phones, and mobile devices such as video cameras that are becoming smaller and lighter, composite substrates of flexible substrates and rigid substrates are often used. By eliminating the need for connectors and the like that have been used to connect conventional multilayer wiring boards and flexible wiring boards, it is possible to reduce the weight of products, reduce the number of parts, and the number of assembly steps.

前記したように信号配線が形成されたフレキシブル配線基板の一部に、リジット部を形成してなるプリント配線板はリジットフレックス配線板とも呼ばれている。この様なリジットフレックス配線板において、前記したようにグランド層をメッシュ状に形成したストリップ構造またはマイクロストリップ構造を採用しようとした場合においては、フレキシブル基板とリジッド基板との間で、メッシュ状に形成された各グランド層を接続する構成が必要となる。   A printed wiring board in which a rigid portion is formed on a part of a flexible wiring board on which signal wiring is formed as described above is also called a rigid flex wiring board. In such a rigid-flex wiring board, when a strip structure or a microstrip structure in which the ground layer is formed in a mesh shape as described above is to be adopted, it is formed in a mesh shape between the flexible substrate and the rigid substrate. A configuration for connecting the ground layers thus formed is required.

すなわち、前記リジッド基板部分におけるグランド層は、一般的にエッチング等の手段により銅箔をメッシュ状に抜いた構成が採用される。これに対して、前記したフレキシブル基板部分におけるグランド層は、その可撓性を確保するために例えば銀ペーストを素材として、これをメッシュ状に印刷した構成が好適に採用される。   That is, the ground layer in the rigid substrate portion generally employs a configuration in which the copper foil is removed in a mesh shape by means such as etching. On the other hand, for the ground layer in the flexible substrate portion described above, a configuration in which, for example, a silver paste is used as a material and is printed in a mesh shape is preferably employed in order to ensure flexibility.

この場合、前記した印刷により形成されるフレキシブル基板部分におけるグランド層の仕様は、前記リジッド基板部分におけるグランド層のメッシュ状の仕様に合わせるように設定されるが、前記した印刷による製法は公差管理が非常に難しい。
したがって、現状においては、リジッド基板部分におけるグランド層の端部に、フレキシブル基板部分におけるグランド層の端部が確実に重ね合わされるようにフレキシブル基板部分における前記グランド層を印刷により形成させる手段が採用されている。
In this case, the specification of the ground layer in the flexible substrate portion formed by the printing described above is set so as to match the mesh-like specification of the ground layer in the rigid substrate portion. very difficult.
Therefore, at present, means for forming the ground layer in the flexible substrate portion by printing is employed so that the end portion of the ground layer in the flexible substrate portion is surely superimposed on the end portion of the ground layer in the rigid substrate portion. ing.

図11はその例を模式的に示したものであり、符号1Aは前記したリジッド基板におけるグランド層の一部の構成例を示したものであり、これは例えば銅箔をエッチング等の手段によりメッシュ状に抜いた状態を示している。
また符号1Bは前記したフレキシブル基板におけるグランド層の一部の構成例を示したものであり、これは例えば銀ペーストを素材としてメッシュ状の抜き部を形成して印刷した状態を示している。すなわち、銅箔によるグランド層1Aと印刷によるグランド層1Bとは、両者のメッシュ形状および配列ピッチ等がほぼ同等となるように形成されている。
FIG. 11 schematically shows an example thereof, and reference numeral 1A shows a configuration example of a part of the ground layer in the above-mentioned rigid substrate, which is formed by meshing a copper foil by means such as etching. The state extracted in the shape is shown.
Reference numeral 1B shows a configuration example of a part of the ground layer in the flexible substrate described above, which shows a state in which a mesh-like punched portion is formed and printed using, for example, silver paste as a material. That is, the ground layer 1A made of copper foil and the ground layer 1B made by printing are formed so that the mesh shape, arrangement pitch, and the like of both are substantially the same.

そして、図12に示すようにリジッド基板におけるグランド層1Aの端部に、フレキシブル基板におけるグランド層1Bの端部を重ね合わせるようにしてグランド層1Bを印刷により成形することで、互いのグランド層1A,1Bが水平方向に隙間が生じないように構成される。
なお、図12には示されていないが互いのグランド層1A,1Bは、メッシュが形成されていないエリアにおいてコンタクトが確保されるように構成される。そして、図示していないが前記グランド層1A,1Bに対して絶縁体層としての例えばフィルム状ベース基材が形成され、このベース基材を介して鎖線で示す信号配線3がグランド層に対峙するように配列される。
Then, as shown in FIG. 12, the ground layer 1B is formed by printing so that the end portion of the ground layer 1B in the flexible substrate overlaps the end portion of the ground layer 1A in the rigid substrate. , 1B is configured such that there is no gap in the horizontal direction.
Although not shown in FIG. 12, the ground layers 1 </ b> A and 1 </ b> B are configured such that a contact is secured in an area where no mesh is formed. Although not shown, for example, a film-like base substrate as an insulator layer is formed on the ground layers 1A and 1B, and the signal wiring 3 indicated by a chain line faces the ground layer through the base substrate. Are arranged as follows.

ところで、図12に示した各グランド層1A,1Bの重ね合わせ部は、グランド層1Aのメッシュ部に対して、印刷により形成されるグランド層1Bのメッシュ部が上下に一致するように調整される。すなわち、各グランド層1A,1Bのメッシュ部が互いに一致し、両者のメッシュ部の間にずれが発生していないことが理想である。
しかしながら、印刷により形成されるグランド層1Bは前記したように公差管理が非常に難しく、前記重ね合わせ位置のメッシュ部に必ずずれが発生する。
By the way, the overlapping portion of the ground layers 1A and 1B shown in FIG. 12 is adjusted so that the mesh portion of the ground layer 1B formed by printing is vertically aligned with the mesh portion of the ground layer 1A. . In other words, it is ideal that the mesh portions of the ground layers 1A and 1B coincide with each other and no deviation occurs between the mesh portions.
However, as described above, the tolerance management of the ground layer 1B formed by printing is very difficult, and a deviation occurs in the mesh portion at the overlapping position.

図12は、前記信号配線3の長手方向における各メッシュのピッチPに対して、1/6ピッチ分のずれが発生している場合を例示している。図に示された例から明らかなとおり、前記ずれにより重ね合わせ部分においてメッシュ構成の規則性が崩れ、前記重ね合わせ部分におけるメッシュ開口部の面積は相当に小さくなる。換言すれば、重ね合わせ部分におけるメッシュ開口部を除いたグランド層の実質的な残存率(面積率)が増大し、この重ね合わせ部分において信号配線3に対する特性インピーダンスに不整合を発生させる結果となる。   FIG. 12 illustrates a case where a shift of 1/6 pitch occurs with respect to the pitch P of each mesh in the longitudinal direction of the signal wiring 3. As is clear from the example shown in the figure, the regularity of the mesh configuration is lost in the overlapped portion due to the shift, and the area of the mesh opening in the overlapped portion is considerably reduced. In other words, the substantial remaining rate (area ratio) of the ground layer excluding the mesh opening in the overlapped portion increases, resulting in a mismatch in the characteristic impedance for the signal wiring 3 in the overlapped portion. .

この発明は、前記した技術的な問題点に着目してなされたものであり、メッシュ状に形成される各グランド層の重ね合わせ部分において、両者のずれによって発生するグランド層の残存率の増大を大幅に低減させることができ、グランド層の重ね合わせ部分における信号配線上における特性インピーダンスの変動を小さく抑えることができる回路基板を提供することを課題とするものである。   The present invention has been made paying attention to the technical problems described above, and in the overlapping portion of each ground layer formed in a mesh shape, an increase in the residual rate of the ground layer caused by a shift between the two is achieved. It is an object of the present invention to provide a circuit board that can be significantly reduced and that can suppress a variation in characteristic impedance on a signal wiring in an overlapping portion of a ground layer.

前記した課題を解決するためになされたこの発明にかかる回路基板は、第1と第2の各グランド層に多数の四辺形状の抜き孔が形成され、かつ第1と第2のグランド層の一部が重ね合わされると共に、前記重ね合わせ部分を含む第1と第2のグランド層に絶縁体層を介して信号配線部を配設した回路基板であって、前記重ね合わせ部分における第1のグランド層には、ストライプ状に形成された第1の導電体が、前記第1のグランド層に接続されて形成され、また前記重ね合わせ部分における第2のグランド層には、前記第1の導電体にクロスする方向にストライプ状に形成された第2の導電体が、前記第2のグランド層に接続されて形成されている点に特徴を有する。   The circuit board according to the present invention, which has been made to solve the above-mentioned problems, has a large number of four-sided holes formed in the first and second ground layers, and one of the first and second ground layers. A circuit board in which a signal wiring portion is disposed via an insulator layer on the first and second ground layers including the overlapped portion, and the first ground in the overlapped portion A first conductor formed in a stripe shape is formed on the layer connected to the first ground layer, and the first conductor is formed on the second ground layer in the overlapping portion. The second conductor formed in a stripe shape in the crossing direction is connected to the second ground layer, and is characterized in that it is formed.

この場合、前記ストライプ状に形成された第1の導電体の各間隔はそれぞれ等しく形成されると共に、ストライプ状に形成された第2の導電体の各間隔もそれぞれ等しく形成されていることが望ましい。   In this case, it is preferable that the intervals between the first conductors formed in the stripe shape are equal, and the intervals between the second conductors formed in the stripe shape are also equal. .

そして、好ましい実施の形態においては、前記第1のグランド層と当該グランド層に接続されてストライプ状に形成された第1の導電体は銅箔により構成され、前記第2のグランド層と当該グランド層に接続されてストライプ状に形成された第2の導電体は導電性粒子を分散したペースト素材により構成される。   In a preferred embodiment, the first conductor formed in a stripe shape connected to the first ground layer and the ground layer is formed of a copper foil, and the second ground layer and the ground The second conductor connected to the layer and formed in a stripe shape is made of a paste material in which conductive particles are dispersed.

この場合、前記ペースト素材には、銀、銅、もしくはカーボンによる導電性粒子が分散され、望ましくは印刷技術により前記絶縁体層上に第2のグランド層およびストライプ状の第2の導電体として形成される。   In this case, conductive particles of silver, copper, or carbon are dispersed in the paste material, and preferably formed as a second ground layer and a striped second conductor on the insulator layer by a printing technique. Is done.

そして、前記した構成により望ましくは第1のグランド層とストライプ状に形成された第1の導電体を含む基板がリジット基板を構成し、第2のグランド層とストライプ状に形成された第2の導電体を含む基板がフレキシブル基板として構成される。   The substrate including the first conductor formed in a stripe shape with the first ground layer preferably forms a rigid substrate, and the second ground layer is formed in the stripe shape with the second ground layer. A substrate including a conductor is configured as a flexible substrate.

前記した回路基板を具体的に実現させる1つの好ましい実施の形態においては、前記絶縁体層は、一方の面に前記信号配線部を積層すると共に、他方の面に前記グランド層が配置され、前記絶縁体層としては好ましくはフィルム状ベース基材を用いた構成にされる。   In one preferable embodiment for specifically realizing the circuit board, the insulator layer has the signal wiring portion laminated on one surface and the ground layer disposed on the other surface. The insulator layer is preferably configured using a film-like base substrate.

前記した構成の回路基板によれば、重ね合わせ部分におけるグランド層は一方のストライプ状に形成された第1の導電体と、この第1の導電体にクロスする方向にストライプ状に形成された第2の導電体が重ね合わされた構成にされるので、第1と第2のグランド層の重ね合わせにずれが発生しても、前記ずれにより重ね合わせ部分におけるメッシュ構成の規則性が大きく崩れるのを防止させることができる。   According to the circuit board having the above-described configuration, the ground layer in the overlapping portion has the first conductor formed in one stripe shape and the first conductor formed in the stripe shape in the direction crossing the first conductor. Since the two conductors are superposed on each other, even if a deviation occurs in the superposition of the first and second ground layers, the regularity of the mesh configuration in the superposed portion is greatly lost due to the deviation. Can be prevented.

すなわち、第1と第2のグランド層において、たとえ重ね合わせにずれが発生していても、ストライプ状に形成された第1の導電体と、第2の導電体とにより構成される各メッシュのサイズおよびピッチは同一関係になされる。
これにより、グランド層の重ね合わせ部分における信号配線上における特性インピーダンスの変動を小さく抑えることができる回路基板を提供することができる。
That is, in the first and second ground layers, even if there is a deviation in the overlay, each mesh composed of the first conductor formed in a stripe shape and the second conductor is formed. The size and pitch are in the same relationship.
As a result, it is possible to provide a circuit board that can suppress a variation in characteristic impedance on the signal wiring in the overlapping portion of the ground layer.

図1は、この発明にかかる回路基板が採用し得る一つの好ましい積層構成例を示したものであり、これは前記したリジットフレックス配線板の構成例している。すなわち、左右の符号Aで示す部分はリジット部を示し、その中央にBとして示す部分はフレキシブル部を示している。   FIG. 1 shows one preferred laminated configuration example that can be adopted by the circuit board according to the present invention, which is a configuration example of the above-described rigid flex wiring board. That is, the portion indicated by the left and right symbols A indicates a rigid portion, and the portion indicated by B in the center indicates a flexible portion.

そして、リジット部Aを構成するグランド層1Aおよびフレキシブル部Bを構成するグランド層1Bは、それぞれ絶縁体層2の一面(図1に示す下側面)に形成されている。また絶縁体層2を介して信号配線3が絶縁体層2の他の面(図1に示す上側面)に形成されており、これによりマイクロストリップ構造を形成している。
そして、この実施の形態においては前記絶縁体層2として、後で詳細に説明するフィルム状のベース基材が採用されている。
The ground layer 1A constituting the rigid portion A and the ground layer 1B constituting the flexible portion B are respectively formed on one surface of the insulator layer 2 (the lower surface shown in FIG. 1). Further, the signal wiring 3 is formed on the other surface (upper side surface shown in FIG. 1) of the insulating layer 2 through the insulating layer 2, thereby forming a microstrip structure.
In this embodiment, a film-like base substrate that will be described in detail later is employed as the insulator layer 2.

前記ベース基材(絶縁体層)2の上側面に配列された信号配線3のさらに上側面には、第2の絶縁体層として機能する絶縁体層4が積層されている。そして、この絶縁体層4のさらに上側面には表カバー層として機能する第1の被覆層5が形成されている。
一方、前記したリジット部Aにおける前記グランド層1Aの下側面には、裏カバー層として機能する第2の被覆層6が形成されている。
On the upper side surface of the signal wiring 3 arranged on the upper side surface of the base substrate (insulator layer) 2, an insulator layer 4 functioning as a second insulator layer is laminated. A first covering layer 5 that functions as a front cover layer is formed on the upper surface of the insulator layer 4.
On the other hand, a second covering layer 6 that functions as a back cover layer is formed on the lower surface of the ground layer 1A in the above-described rigid portion A.

図2は、前記リジット部Aとフレキシブル部Bとの境界付近におけるグランド層1A,1Bの重ね合わせ部、すなわち図1に示すC部分を拡大し、回路基板の面に直交する方向から透視した状態で示したものである。なお、図2においては、主にリジット部Aを構成するグランド層1Aおよびフレキシブル部Bを構成するグランド層1Bについて示されている。   2 is an enlarged view of the overlapping portion of the ground layers 1A and 1B in the vicinity of the boundary between the rigid portion A and the flexible portion B, that is, the portion C shown in FIG. 1, and is seen through from a direction perpendicular to the surface of the circuit board. It is shown by. In FIG. 2, the ground layer 1 </ b> A constituting the rigid part A and the ground layer 1 </ b> B constituting the flexible part B are mainly shown.

図2に示すようにリジット部Aを構成するグランド層1Aは銅箔により構成されて、前記したベース基材2の下側面に積層されている。そして、その上下両側縁を除いたほぼ全面にわたってメッシュ状(四辺形状)の多数の抜き孔1aが形成されている。この抜き孔1aは例えばエッチング液を利用した処理技術により形成させることができる。   As shown in FIG. 2, the ground layer 1 </ b> A constituting the rigid portion A is made of copper foil and is laminated on the lower surface of the base substrate 2 described above. A large number of mesh-shaped (four-sided) holes 1a are formed over substantially the entire surface excluding the upper and lower side edges. This hole 1a can be formed by, for example, a processing technique using an etching solution.

一方、フレキシブル部Bを構成するグランド層1Bは、例えば銀ペーストを用いて印刷技術により前記ベース基材2の下側面に形成される。このグランド層1Bにおいても同様に、その上下両側縁を除いたほぼ全面にわたってメッシュ状(四辺形状)の多数の抜き孔1bを形成するようにして銀ペーストが印刷されている。
この場合、グランド層1Aに形成される抜き孔1aと、グランド層1Bに形成される抜き孔1bとは、それぞれのメッシュ形状、その配列方向および配列ピッチ等がほぼ同等となるように形成される。
On the other hand, the ground layer 1B constituting the flexible portion B is formed on the lower surface of the base substrate 2 by using a silver paste, for example, by a printing technique. Similarly, in this ground layer 1B, silver paste is printed so as to form a large number of mesh-shaped (four-sided) punched holes 1b over almost the entire surface excluding the upper and lower side edges.
In this case, the hole 1a formed in the ground layer 1A and the hole 1b formed in the ground layer 1B are formed so that the mesh shape, the arrangement direction, the arrangement pitch, and the like are substantially equal. .

そして、図1および図2に示すように、前記リジット部Aとフレキシブル部Bとの境界付近における前記抜き孔1a,1bの未形成部分において、前記第2の被覆層6の一部に透孔(符号Dで示す)が形成されている。
したがって、前記した銀ペーストを用いてグランド層1Bを成膜する場合において、前記透孔Dを介して、銀ペーストの一部がリジット部Aのグランド層1Aに接触(コンタクト)し、この箇所において両グランド層1A,1Bの電気的な導通がとられるように構成される。
なお、図2において符号3は、前記前記重ね合わせ部分を含むグランド層1A,1Bに対峙して配設された信号配線を示している。
As shown in FIG. 1 and FIG. 2, a through hole is formed in a part of the second covering layer 6 in an unformed portion of the through holes 1 a and 1 b in the vicinity of the boundary between the rigid portion A and the flexible portion B. (Indicated by the symbol D) is formed.
Therefore, when the ground layer 1B is formed using the silver paste described above, a part of the silver paste contacts (contacts) the ground layer 1A of the rigid portion A through the through hole D. Both ground layers 1A and 1B are configured to be electrically connected.
In FIG. 2, reference numeral 3 indicates a signal wiring disposed opposite to the ground layers 1 </ b> A and 1 </ b> B including the overlapping portion.

図3〜図6は、前記グランド層1A,1Bにおける好ましい第1の実施の形態を示すものである。すなわち、図3は、前記したリジット部Aのグランド層1Aと、フレキシブル部Bのグランド層1Bにおける前記重ね合わせ部分において、それぞれのグランド層に形成されたストライプ状の導電体の構成を示している。
また、図4は図3に示したストライプ状の導電体を重ねた場合において、両者の重ね合わせ状態にずれのない理想的な状態を説明するものであり、これは両グランド層1A,1Bを透視した状態で示している。
3 to 6 show a preferred first embodiment of the ground layers 1A and 1B. That is, FIG. 3 shows the configuration of the striped conductors formed on the ground layers in the overlapping portion of the ground layer 1A of the rigid portion A and the ground layer 1B of the flexible portion B. .
FIG. 4 illustrates an ideal state in which the striped conductors shown in FIG. 3 are overlapped and there is no deviation in the overlapping state between the two. It is shown in a transparent state.

図3に示したとおり、グランド層1Aの前記重ね合わせ部分に相当する領域には、ストライプ状に形成された第1の導電体1cが形成されており、これらは第1のグランド層1Aに電気的に接続されている。
前記第1の導電体1cは、図3に示されたようにそれぞれが一方向に傾斜した状態に形成されており、各導電体1cの各間隔はそれぞれ等しく形成されている。
すなわち、各導電体1cは第1のグランド層1Aに形成されたメッシュ状の抜き孔1aを形成する銅箔パターンと同一の間隔に成形されており、これは第1のグランド層1Aの形成時に同時に形成される。
As shown in FIG. 3, a first conductor 1c formed in a stripe shape is formed in a region corresponding to the overlapping portion of the ground layer 1A, and these are electrically connected to the first ground layer 1A. Connected.
As shown in FIG. 3, the first conductors 1c are formed so as to be inclined in one direction, and the intervals between the conductors 1c are formed equally.
That is, each conductor 1c is formed at the same interval as the copper foil pattern that forms the mesh-shaped hole 1a formed in the first ground layer 1A. This is the same as the formation of the first ground layer 1A. Formed simultaneously.

また前記第2の導電体1dは、図3に示されたように前記第1の導電体1cにクロスする方向に傾斜した状態で形成されており、各導電体1dの各間隔はそれぞれ等しく形成されている。
すなわち、第2の各導電体1dも第2のグランド層1Bに形成されたメッシュ状の抜き孔1bを形成する印刷パターンと同一の間隔に成形されており、これは第2のグランド層1Bの形成時に同時に印刷により形成される。
Further, as shown in FIG. 3, the second conductor 1d is formed so as to be inclined in a direction crossing the first conductor 1c, and the intervals between the conductors 1d are formed to be equal. Has been.
That is, the second conductors 1d are also formed at the same interval as the printed pattern that forms the mesh-shaped holes 1b formed in the second ground layer 1B. At the time of formation, it is formed by printing.

前記した各重ね合わせ部の構成により、図3に示したストライプ状の第1および第2の導電体1c,1dが、両者においてずれのない状態で重ね合わされた場合においては、図4に示したように重ね合わせ部を含む両グランド層1Aから1Bにわたり、メッシュ状の各抜き孔が規則正しく整列された状態になされる。
したがって、これに対峙する前記した信号配線3は、その線路方向において一定の特性インピーダンスを得ることが可能となり、特に高い周波数信号領域における伝送特性の悪化を防止することができる。
When the first and second conductors 1c and 1d in the stripe shape shown in FIG. 3 are overlapped with no deviation in both due to the configuration of each overlapping portion described above, it is shown in FIG. In this way, the mesh-shaped holes are regularly arranged across the ground layers 1A to 1B including the overlapping portion.
Therefore, the signal wiring 3 as opposed to this can obtain a constant characteristic impedance in the line direction, and can prevent deterioration of transmission characteristics particularly in a high frequency signal region.

ところで、図4に示したように両グランド層1A,1Bの重ね合わせにずれがない理想的な場合において、メッシュ状の各抜き孔が規則正しく整列された状態になされるのは、すでに説明した図11に示した例においても同様である。
しかしながら、図3に示した第1および第2の導電体1c,1dの組み合わせ構成によると、両グランド層1A,1Bの重ね合わせにずれが発生した場合においても、メッシュの配列構成の規則性を大きく崩すことはない。
By the way, as shown in FIG. 4, in the ideal case where there is no deviation in the overlapping of the ground layers 1A and 1B, the mesh-shaped holes are regularly arranged. The same applies to the example shown in FIG.
However, according to the combined configuration of the first and second conductors 1c and 1d shown in FIG. 3, the regularity of the mesh arrangement configuration is maintained even when the ground layers 1A and 1B are misaligned. There will be no major collapse.

図5はその一例を説明するものであり、この図5はすでに説明した図4と同様にメッシュ状の抜き孔が形成されたグランド層1A,1B部分を透視した状態で示している。図5に示した例は、すでに説明した図12に示す例と同様に、信号配線の配列方向における各メッシュのピッチPに対して、1/6ピッチ分のずれが発生している場合を示している。   FIG. 5 illustrates an example of this, and FIG. 5 shows the ground layers 1A and 1B in which mesh-like holes are formed as seen in FIG. The example shown in FIG. 5 shows a case where a deviation of 1/6 pitch has occurred with respect to the pitch P of each mesh in the signal wiring arrangement direction, similarly to the example shown in FIG. ing.

これによると、グランド層1A,1Bの各端部に形成されるメッシュ状の抜き孔の形状に若干の不規則性が生ずるものの、グランド層1A,1Bの重ね合わせ部分に形成されるメッシュ状の抜き孔は、グランド層1A,1Bにそれぞれ形成された各抜き孔1a,1bと同一のメッシュ形状および同一の配列ピッチになされる。   According to this, although a little irregularity occurs in the shape of the mesh-shaped hole formed in each end of the ground layers 1A, 1B, the mesh-shaped formed in the overlapping portion of the ground layers 1A, 1B. The punched holes have the same mesh shape and the same arrangement pitch as the punched holes 1a and 1b formed in the ground layers 1A and 1B, respectively.

したがって、図5に示した例と同一のずれ量で示した図8に示す例と比較すると、グランド層1A,1Bの重ね合わせ部分におけるメッシュ開口部を除いたグランド層の実質的な残存率(面積率)の変化はきわめて少なくなされる。この結果、前記重ね合わせ部分において信号配線3に対する特性インピーダンスに不整合を発生させるという課題を解消させることができる。   Therefore, when compared with the example shown in FIG. 8 shown with the same shift amount as the example shown in FIG. 5, the substantial remaining rate of the ground layer (excluding the mesh opening in the overlapping portion of the ground layers 1 </ b> A and 1 </ b> B ( The change in area ratio is very small. As a result, it is possible to solve the problem of causing a mismatch in the characteristic impedance with respect to the signal wiring 3 in the overlapping portion.

また、図6に示した例は、グランド層1Bがグランド層1Aに対して下側にずれた場合を示したものであり、これは各メッシュの縦方向の配列ピッチに対して1/6ピッチ分ずれた状態を示している。
この図6に示した例においてもグランド層1A,1Bの各端部に形成されるメッシュ状の抜き孔の形状に若干の不規則性が生ずるものの、グランド層1A,1Bの重ね合わせ部分に形成されるメッシュ状の抜き孔は、グランド層1A,1Bにそれぞれ形成された各抜き孔1a,1bと同一のメッシュ形状および同一の配列ピッチになされる。
In addition, the example shown in FIG. 6 shows a case where the ground layer 1B is shifted downward with respect to the ground layer 1A, which is 1/6 pitch with respect to the arrangement pitch in the vertical direction of each mesh. This shows a state of being shifted.
In the example shown in FIG. 6 as well, although there are some irregularities in the shape of the mesh-shaped holes formed at the ends of the ground layers 1A and 1B, they are formed at the overlapping portions of the ground layers 1A and 1B. The mesh-shaped holes to be formed have the same mesh shape and the same arrangement pitch as the holes 1a and 1b formed in the ground layers 1A and 1B, respectively.

したがって、以上説明した実施の形態に示す回路基板によると、第1と第2のグランド層の重ね合わせ部において、いずれの方向にずれが発生しても、第1と第2のグランド層と、その重ね合わせ部分におけるグランド層に対する信号配線3の対向面積の変化をきわめて少なくすることができる。   Therefore, according to the circuit board shown in the embodiment described above, the first and second ground layers, regardless of which direction the misalignment occurs in the overlapping portion of the first and second ground layers, The change in the facing area of the signal wiring 3 with respect to the ground layer in the overlapping portion can be extremely reduced.

それ故、前記重ね合わせ部分において信号配線に対する特性インピーダンスに不整合を発生させる問題を根本的に改善することができ、特に高周波帯で動作するディバイスを実装する回路基板において、信号の反射や波形歪みの発生を抑え、良好な信号伝送特性を有する回路基板を提供することが可能となる。   Therefore, it is possible to fundamentally improve the problem of mismatching in the characteristic impedance with respect to the signal wiring in the overlapped portion. Especially in the circuit board on which a device operating in a high frequency band is mounted, signal reflection and waveform distortion Therefore, it is possible to provide a circuit board having good signal transmission characteristics.

次に、図1に示した回路基板の積層構成において好適に採用し得る各層の具体例について説明する。図1に示したマイクロストリップ構造を形成する中央の絶縁体層として機能する前記ベース基材2は、回路基板のコアとなる機能を有している。前記ベース基材2の素材としては、樹脂フィルム、繊維基材等を挙げることができる。   Next, specific examples of each layer that can be suitably employed in the laminated structure of the circuit board shown in FIG. 1 will be described. The base substrate 2 functioning as a central insulator layer forming the microstrip structure shown in FIG. 1 has a function of becoming a core of a circuit board. Examples of the material of the base substrate 2 include a resin film and a fiber substrate.

前記樹脂フィルムを構成する素材としては、例えばポリイミド樹脂、ポリアミド樹脂、ポリアミドイミド樹脂等のポリイミド樹脂、エポキシ樹脂等の熱硬化性樹脂や液晶ポリマーなどの熱可塑性樹脂等を挙げることができる。
これらの中でもポリイミド樹脂または液晶ポリマーが好ましい。例えばポリイミド樹脂の場合は、耐熱性や機械特性に優れ、かつ入手するのが容易である。また、液晶ポリマーの場合は、その比誘電率の低さにより高速信号伝送用途に好適であり、かつ吸湿性の低さにより寸法安定性等にも優れる。
Examples of the material constituting the resin film include polyimide resins such as polyimide resins, polyamide resins, and polyamideimide resins, thermosetting resins such as epoxy resins, and thermoplastic resins such as liquid crystal polymers.
Among these, a polyimide resin or a liquid crystal polymer is preferable. For example, in the case of polyimide resin, it is excellent in heat resistance and mechanical properties and is easy to obtain. In the case of a liquid crystal polymer, it is suitable for high-speed signal transmission due to its low relative dielectric constant, and it has excellent dimensional stability due to its low hygroscopicity.

また、繊維基材としては、例えばガラス繊布、ガラス不繊布等のガラス繊維基材、あるいはガラス以外の無機化合物を成分とする繊布又は不繊布等の無機繊維基材、芳香族ポリアミド樹脂、ポリアミド樹脂、芳香族ポリエステル樹脂、ポリエステル樹脂、ポリイミド樹脂、フッ素樹脂等の有機繊維で構成される有機繊維基材等を挙げることができる。これら基材の中でも強度、吸水率の点でガラス繊布に代表されるガラス繊維基材を好適に採用することができる。   Examples of the fiber base material include glass fiber base materials such as glass fiber cloth and glass non-woven cloth, or inorganic fiber base materials such as fiber cloth and non-fiber cloth containing inorganic compounds other than glass, aromatic polyamide resins, and polyamide resins. And organic fiber base materials composed of organic fibers such as aromatic polyester resin, polyester resin, polyimide resin, and fluororesin. Among these base materials, a glass fiber base material typified by a glass fiber fabric can be suitably employed in terms of strength and water absorption.

前記ベース基材2の厚さは、特に限定されないが、12μm以上が好ましく、特に25〜50μmが好ましい。ベース基材2の厚さを前記下限値以上にすることで、信号線の線幅を加工限界以上にすることが容易となり、一方、前記厚さを上限値以下にすることで剛性が高くなり過ぎることを抑え、柔軟さというフレキシブル回路基板など薄物基板の特徴を保持できる。   The thickness of the base substrate 2 is not particularly limited, but is preferably 12 μm or more, particularly preferably 25 to 50 μm. By setting the thickness of the base substrate 2 to be equal to or greater than the lower limit, it becomes easy to make the signal line width equal to or greater than the processing limit. On the other hand, by reducing the thickness to the upper limit or less, rigidity is increased. It is possible to keep the characteristics of a thin substrate such as a flexible circuit board as flexible.

なお、以上説明したベース基材2として、基材に樹脂を含浸させた積層板を採用することもできる。
この場合、好ましい前記基材としては、例えばガラス繊布、ガラス不繊布等のガラス繊維基材、あるいはガラス以外の無機化合物を成分とする繊布又は不繊布等の無機繊維基材、芳香族ポリアミド樹脂、ポリアミド樹脂、芳香族ポリエステル樹脂、ポリエステル樹脂、ポリイミド樹脂、フッ素樹脂等の有機繊維で構成される有機繊維基材等が挙げられる。これら基材の中でも強度、吸水率の点でガラス繊布に代表されるガラス繊維基材が特に好ましい。
また、前記樹脂としては、例えばエポキシ樹脂系、アクリル樹脂系などの熱硬化性樹脂が好ましく、これらの中でも、耐熱性の面からエポキシ樹脂系が特に好ましい。
In addition, as the base substrate 2 described above, a laminated plate in which a substrate is impregnated with a resin can also be adopted.
In this case, preferable examples of the base material include glass fiber base materials such as glass fiber cloth and glass non-woven cloth, or inorganic fiber base materials such as fiber cloth and non-fiber cloth containing inorganic compounds other than glass, aromatic polyamide resins, Examples thereof include organic fiber base materials composed of organic fibers such as polyamide resin, aromatic polyester resin, polyester resin, polyimide resin, and fluororesin. Among these base materials, glass fiber base materials represented by glass fiber fabric are particularly preferable in terms of strength and water absorption.
Moreover, as said resin, thermosetting resins, such as an epoxy resin type and an acrylic resin type, are preferable, for example, Among these, an epoxy resin type is especially preferable from a heat resistant surface.

前記ベース基材2の一方の面に配列された信号配線3はベース基材2に直接設けられても良いが、接着剤を介して設けられていてもよい。この信号配線3を構成する各信号配線の配列間隔は特に限定されないが、信号配線3の幅の2〜6倍が好ましく、特に3〜5倍が好ましい。
前記範囲内であると信号配線間の電気的影響がほぼ無視できる範囲となり、高密度の回路設計が可能となる場合が多い。そして、信号配線3は前記したリジット部Aにおいて図示しない半導体ディバイス等の実装パッドに接合され、回路基板として機能する。
The signal wirings 3 arranged on one surface of the base substrate 2 may be provided directly on the base substrate 2 or may be provided via an adhesive. The arrangement interval of the signal wirings constituting the signal wiring 3 is not particularly limited, but is preferably 2 to 6 times the width of the signal wiring 3, and particularly preferably 3 to 5 times.
Within this range, the electrical influence between the signal wirings is in a range that can be almost ignored, and high-density circuit design is often possible. The signal wiring 3 is bonded to a mounting pad such as a semiconductor device (not shown) in the above-described rigid portion A and functions as a circuit board.

前記信号配線3を覆う第2の絶縁体層4としては、例えばアクリル系樹脂、エポキシ系樹脂、ポリイミド系樹脂、液晶ポリマー等を好適に利用することができる。これらの中でもエポキシ系樹脂が好ましい。これにより、耐熱性と屈曲性を向上させることができる。
一方、前記液晶ポリマーを採用した場合においては、比誘電率が低く高速信号伝送特性に優れた特質を生かすことができる。
As the second insulator layer 4 covering the signal wiring 3, for example, an acrylic resin, an epoxy resin, a polyimide resin, a liquid crystal polymer, or the like can be suitably used. Among these, an epoxy resin is preferable. Thereby, heat resistance and flexibility can be improved.
On the other hand, when the liquid crystal polymer is used, it is possible to take advantage of the characteristics that the relative dielectric constant is low and the high-speed signal transmission characteristics are excellent.

前記絶縁体層4の厚さは、特に限定されないが、5〜40μmであることが好ましく、特に10〜30μmが好ましい。絶縁体層4の厚さを前記下限値以上にすることで、回路の埋め込み性低下を抑制し、前記上限値以下にすることで絶縁体層4のシミ出し量の増加を抑制し、かつ層間接着の信頼性を維持することができる。   Although the thickness of the said insulator layer 4 is not specifically limited, It is preferable that it is 5-40 micrometers, and 10-30 micrometers is especially preferable. By making the thickness of the insulator layer 4 equal to or higher than the lower limit value, a decrease in circuit embeddability is suppressed, and by setting the thickness to be equal to or lower than the upper limit value, an increase in the amount of spots of the insulator layer 4 is suppressed, and the interlayer Adhesion reliability can be maintained.

前記絶縁体層4の上側面に積層された第1の被覆層5は、樹脂材料で構成されていることが望ましい。この樹脂材料としては、例えばポリエステル系樹脂、ポリイミド、液晶ポリマー等を好適に採用することができる。これらの中でも特にポリイミドが好ましい。これにより、耐熱性と屈曲性を向上させることができる。   The first covering layer 5 laminated on the upper surface of the insulator layer 4 is preferably made of a resin material. As this resin material, for example, a polyester resin, polyimide, liquid crystal polymer, or the like can be preferably used. Among these, polyimide is particularly preferable. Thereby, heat resistance and flexibility can be improved.

前記被覆層5の厚さは、特に限定されないが、好ましくは5〜50μmにされ、特に10〜30μmが好ましい。被覆層5の厚さを前記下限値以上にすることで、樹脂層の強度を実用範囲に維持することが容易となり、前記上限値以下にすることで摺動性や屈曲性を最大限に発揮させることが容易となる。   Although the thickness of the said coating layer 5 is not specifically limited, Preferably it is 5-50 micrometers, and 10-30 micrometers is especially preferable. By making the thickness of the coating layer 5 equal to or greater than the lower limit value, it becomes easy to maintain the strength of the resin layer within a practical range, and by making the thickness less than the upper limit value, slidability and flexibility are maximized. It becomes easy to make.

なお、前記絶縁体層4は、第1の被覆層5の接着剤層として第1の被覆層5に一体に形成されていてもよい。
この場合、第1の被覆層5は、樹脂層と、接着剤層とで構成されることになる。この場合、前記樹脂層を構成する樹脂材料は、前述した第1の被覆層5を構成する樹脂材料と同様に、例えばポリエステル系樹脂、ポリイミド、液晶ポリマー等が使用される。
これらの中でもポリイミドを使用することが好ましい。これにより、耐熱性と屈曲性を向上させることができる。
The insulator layer 4 may be formed integrally with the first coating layer 5 as an adhesive layer of the first coating layer 5.
In this case, the first coating layer 5 is composed of a resin layer and an adhesive layer. In this case, as the resin material constituting the resin layer, for example, a polyester-based resin, polyimide, liquid crystal polymer, or the like is used similarly to the resin material constituting the first covering layer 5 described above.
Among these, it is preferable to use polyimide. Thereby, heat resistance and flexibility can be improved.

また、この場合、前記接着剤層を構成する材料としては、前述した第2の絶縁体層として機能する絶縁体層4を構成する材料と同様に、例えばアクリル系樹脂、エポキシ系樹脂、ポリイミド系樹脂等を使用することができる。これらの中でもエポキシ系樹脂が好ましく、これにより耐熱性と屈曲性を向上させることができる。   In this case, the material constituting the adhesive layer is, for example, an acrylic resin, an epoxy resin, a polyimide resin, as in the material constituting the insulator layer 4 functioning as the second insulator layer described above. Resin or the like can be used. Among these, an epoxy resin is preferable, and thereby heat resistance and flexibility can be improved.

前記ベース基材2の裏面側に配置されたグランド層は、すでに説明したとおりリジット部Aにおいては銅箔により構成され、このグランド層1Aには前記した信号配線3の特性インピーダンスを整合させるために四辺形の抜き孔1aが規則正しく形成される。
前記四辺形の抜き孔1aは、例えば図2に示したように菱形に形成されていてもよいが、これは正方形に形成される場合もある。これらの抜き孔1aの形成する手段としては、すでに説明したとおり周知のエッチング液を利用した処理技術を好適に採用することができる。
The ground layer disposed on the back side of the base substrate 2 is made of copper foil in the rigid portion A as already described, and the ground layer 1A is matched with the characteristic impedance of the signal wiring 3 described above. The quadrangular holes 1a are regularly formed.
The quadrilateral hole 1a may be formed in a diamond shape as shown in FIG. 2, for example, but it may be formed in a square shape. As the means for forming these punched holes 1a, a processing technique using a known etching solution can be suitably employed as already described.

一方、前記フレキシブル部Bにおいて、ベース基材2の裏面側に形成されるグランド層1Bは、すでに説明したとおり好ましくは銀ペーストを利用した印刷手段により形成される。この場合、前記銀ペーストに代えて銅もしくはカーボン等による導電性粒子が分散されているペーストを利用することができる。
要するに前記した導電性粒子を分散したペースト素材を利用して菱形もしくは正方形状の抜き孔1bを形成した構成とすることで、このグランド層1Bに対峙する信号配線3の特性インピーダンスを整合させることができる。
On the other hand, in the flexible part B, the ground layer 1B formed on the back surface side of the base substrate 2 is preferably formed by printing means using silver paste as already described. In this case, instead of the silver paste, a paste in which conductive particles of copper, carbon or the like are dispersed can be used.
In short, the characteristic impedance of the signal wiring 3 facing the ground layer 1B can be matched by using the paste material in which the conductive particles are dispersed to form the diamond-shaped or square-shaped hole 1b. it can.

なお、すでに説明した第1の実施の形態においては、リジット部Aおよびフレキシブル部Bの各グランド層1A,1Bにはそれぞれ同形状の抜き孔1a,1bがそれぞれ同一ピッチをもって形成されており、これによると信号配線に対する特性インピーダンスの整合性を容易にすることができるが、必ずしも前記した構成に限られるものではなく、後述する図7〜10に示した第2および第3の実施の形態も好適に採用することができる。   In the already described first embodiment, the ground layers 1A and 1B of the rigid part A and the flexible part B are respectively formed with the same shape of the holes 1a and 1b with the same pitch. According to the above, it is possible to facilitate the matching of the characteristic impedance to the signal wiring, but the present invention is not necessarily limited to the above-described configuration, and the second and third embodiments shown in FIGS. Can be adopted.

一方、前記リジット部Aにおけるグランド層1Aの裏面側に形成される第2の被覆層6は、好ましくは樹脂材料により構成される。この樹脂材料としては、例えばポリエステル系樹脂、ポリイミド、液晶ポリマー等が挙げられる。これらの中でもポリイミドが好ましい。また、前記した第1の被覆層5を構成する樹脂材料と、第2の被覆層6を構成する樹脂材料とは、同じであっても異なっていても良い。
さらに前記第2の被覆層6の厚さは、特に限定されないが、すでに説明した第1の被覆層5と同様の厚さに形成することができる。
On the other hand, the second covering layer 6 formed on the back side of the ground layer 1A in the rigid portion A is preferably made of a resin material. Examples of the resin material include polyester resins, polyimides, and liquid crystal polymers. Among these, polyimide is preferable. Further, the resin material constituting the first coating layer 5 and the resin material constituting the second coating layer 6 may be the same or different.
Further, the thickness of the second coating layer 6 is not particularly limited, but can be formed to the same thickness as that of the first coating layer 5 already described.

図7および図8はこの発明にかかる回路基板の第2の実施の形態を示したものであり、図7はすでに説明した図3と同様に、リジット部Aのグランド層1Aと、フレキシブル部Bのグランド層1Bにおける前記重ね合わせ部分において、それぞれのグランド層に形成されたストライプ状の導電体の構成例を示している。
また、図8はすでに説明した図4と同様に、ストライプ状の導電体を重ねた場合における両者の重ね合わせ状態を説明するものであり、これは両グランド層1A,1Bを透視した状態で示している。
FIGS. 7 and 8 show a second embodiment of the circuit board according to the present invention. FIG. 7 shows the ground layer 1A of the rigid portion A and the flexible portion B as in FIG. In the overlapping portion of the ground layer 1B, a configuration example of a striped conductor formed in each ground layer is shown.
Further, FIG. 8 is similar to FIG. 4 described above, and illustrates the overlapping state of the two when the stripe-shaped conductors are overlapped. This is shown in a state where both ground layers 1A and 1B are seen through. ing.

この図7および図8に示す第2の実施の形態においては、特にフレキシブル部Bのグランド層1Bにおいて、印刷技術によりグランド層を形成する関係で、導電部の幅の寸法をある程度以下に形成することができない制約が存在する場合に好適に採用し得る例を示している。
この例の場合には、グランド層1Bの導電部の幅の増大に対応して、メッシュ状の抜き孔1bの寸法も大きく形成し、メッシュ開口部を除いたグランド層1Bの実質的な残存率は、リジット部Aのグランド層1Aの残存率とほぼ同等になるように形成されている。
In the second embodiment shown in FIGS. 7 and 8, particularly in the ground layer 1B of the flexible part B, the width dimension of the conductive part is formed to a certain extent in relation to the formation of the ground layer by a printing technique. The example which can be suitably employ | adopted when the restrictions which cannot be shown is shown.
In the case of this example, the size of the mesh-shaped hole 1b is increased corresponding to the increase in the width of the conductive portion of the ground layer 1B, and the substantial remaining rate of the ground layer 1B excluding the mesh opening portion. Is formed so as to be substantially equal to the remaining rate of the ground layer 1A of the rigid portion A.

前記した構成によると、グランド層1Aにおいてストライプ状に形成された第1の導電体1cのピッチに対して、グランド層1Bにおいてストライプ状に形成された第2の導電体1dのピッチは大きくなるものの、これらを重ね合わせた場合には図8に示されたように、その重ね合わせ部分におけるグランド層の残存率は、グランド層1Aおよびグランド層1Bとほぼ同等になされる。   According to the configuration described above, although the pitch of the second conductors 1d formed in the stripe shape in the ground layer 1B is larger than the pitch of the first conductors 1c formed in the stripe shape in the ground layer 1A. When these are overlapped, as shown in FIG. 8, the remaining ratio of the ground layer in the overlapped portion is substantially equal to that of the ground layer 1A and the ground layer 1B.

また、グランド層1A,1Bの両者の重ね合わせにずれが生じても、グランド層1A,1Bの各端部に形成されるメッシュ状の抜き孔の形状に若干の不規則性が生ずるものの、重ね合わせ部分に形成されるメッシュ状の抜き孔による規則性は変わることはなく、グランド層の残存率は前記したとおり、グランド層1A,1Bの残存率と同等になされる。   In addition, even if there is a deviation in the overlay of the ground layers 1A and 1B, although the irregularities in the shape of the mesh-shaped punch holes formed at the end portions of the ground layers 1A and 1B may occur, The regularity due to the mesh-shaped holes formed in the mating portion does not change, and the remaining rate of the ground layer is equal to the remaining rate of the ground layers 1A and 1B as described above.

したがって、図7および図8に示す第2の実施の形態においても、すでに説明した図3〜図6に示した実施の形態と同様の作用効果を得ることができる。   Therefore, also in the second embodiment shown in FIGS. 7 and 8, the same operational effects as those of the embodiment shown in FIGS. 3 to 6 described above can be obtained.

図9および図10はこの発明にかかる回路基板の第3の実施の形態を示したものであり、これらは図7および図8に示した例と同様に、それぞれのグランド層に形成されたストライプ状の導電体1c,1dの構成例、および両者の重ね合わせ状態を説明するものである。   FIG. 9 and FIG. 10 show a third embodiment of the circuit board according to the present invention, which is similar to the example shown in FIG. 7 and FIG. The configuration example of the conductors 1c and 1d in the shape of the shape and the overlapping state of both are described.

この図9および図10に示す例は、グランド層1A,1Bにおける導電部の残存率が、やむをえず異なる状態になされる場合を示している。図に示す例においては、グランド層1Bは、グランド層1Aに対して導電部の残存率が大きく形成された場合を示している。
すなわち、図9に示すようにグランド層1A,1Bにおいて、それぞれストライプ状に形成された第1および第2の導電体1c,1dのピッチはほぼ同一に形成されているものの、第1の導電体1cの巾(太さ)に対して第2の導電体1dの巾が大きく形成されている。
The example shown in FIGS. 9 and 10 shows a case where the remaining ratios of the conductive portions in the ground layers 1A and 1B are inevitably different. In the example shown in the figure, the ground layer 1B shows a case where the remaining ratio of the conductive portion is larger than that of the ground layer 1A.
That is, as shown in FIG. 9, in the ground layers 1A and 1B, the first and second conductors 1c and 1d formed in stripes are formed with substantially the same pitch, but the first conductor The width of the second conductor 1d is larger than the width (thickness) of 1c.

前記した構成によると、各導電体1c,1dを重ね合わせた場合には、図10に示されたように、その重ね合わせ部分におけるグランド層の残存率は、グランド層1Aとグランド層1Bの残存率の中間値になる。
また、グランド層1A,1Bの両者の重ね合わせにずれが生じても、グランド層1A,1Bの各端部に形成されるメッシュ状の抜き孔の形状に若干の不規則性が生ずるものの、重ね合わせ部分に形成されるメッシュ状の抜き孔による規則性は変わることはなく、その残存率は前記したとおり、グランド層1A,1Bの中間値になる。
According to the configuration described above, when the conductors 1c and 1d are overlapped, as shown in FIG. 10, the remaining ratio of the ground layer in the overlapped portion is the remaining of the ground layer 1A and the ground layer 1B. It becomes the middle value of the rate.
In addition, even if there is a deviation in the overlay of the ground layers 1A and 1B, although the irregularities in the shape of the mesh-shaped punch holes formed at the end portions of the ground layers 1A and 1B may occur, The regularity due to the mesh-shaped holes formed in the mating portions does not change, and the residual ratio is an intermediate value between the ground layers 1A and 1B as described above.

図9および図10に示した実施の形態によると、グランド層1A,1Bにおける導電部の残存率が、やむをえず異なる状態になされる場合であっても、その重ね合わせ部分における導電部の残存率は、グランド層1A,1Bの中間値になされるので、これに対峙する信号配線における前記特性インピーダンスの大きな変化を抑制することができ、不整合による信号反射の発生度合いを少なく抑えることが可能となる。   According to the embodiment shown in FIG. 9 and FIG. 10, even when the remaining ratio of the conductive portions in the ground layers 1A and 1B is inevitably different, the remaining ratio of the conductive portions in the overlapped portion. Is an intermediate value between the ground layers 1A and 1B, so that it is possible to suppress a large change in the characteristic impedance in the signal wiring facing this, and to suppress the occurrence of signal reflection due to mismatching. Become.

以上の説明においては、フレキシブル配線基板の一部にリジット部を形成してなるリジットフレックス配線板に、この発明を適用した例を示しているが、これはグランド層を重ね合わせる構成が採られる他の回路基板に採用できることは勿論のことである。
また、以上説明した実施の形態は、マイクロストリップ構造を採用した回路基板を例示しているが、この発明は信号配線を上下からグランド層によって挾むように構成したストリップ構造の回路基板にも適用することができる。
In the above description, an example in which the present invention is applied to a rigid flex wiring board in which a rigid portion is formed on a part of a flexible wiring board is shown. Of course, the circuit board can be employed.
Moreover, although the embodiment described above exemplifies a circuit board adopting a microstrip structure, the present invention is also applicable to a circuit board having a strip structure in which signal wiring is sandwiched from above and below by a ground layer. Can do.

さらに前記した実施の形態におけるグランド層は、回路の基準電位が印加される構成にされる場合もあり、また各ディバイスの動作電源が重畳される場合もある。したがって、グランド層に印加される電位は特に限定されるものではない。   Furthermore, the ground layer in the above-described embodiment may be configured to be applied with a circuit reference potential, or the operation power supply of each device may be superimposed. Therefore, the potential applied to the ground layer is not particularly limited.

この発明による回路基板は、プリント配線板、フレキシブルプリント配線板、多層フレキシブルプリント配線板等の特性インピーダンスを制御する機能を果たす回路基板に用いることができ、特に高周波帯で動作するディバイスを実装する回路基板に好適に採用することができる。   The circuit board according to the present invention can be used for a circuit board that functions to control the characteristic impedance of a printed wiring board, a flexible printed wiring board, a multilayer flexible printed wiring board, and the like, and particularly a circuit for mounting a device that operates in a high frequency band. It can employ | adopt suitably for a board | substrate.

この発明にかかる回路基板が採用し得る一つの好ましい積層構成例を示した断面図である。It is sectional drawing which showed one preferable laminated structural example which the circuit board concerning this invention can employ | adopt. 図1における符号C部分を回路基板の面に直交する方向から透視した状態で示した拡大透視図である。FIG. 2 is an enlarged perspective view showing a portion C in FIG. 1 seen through from a direction orthogonal to the surface of the circuit board. 図2に示す各グランド層の重ね合わせ部分を別けて示した第1の実施の形態における透視図である。FIG. 3 is a perspective view according to the first embodiment, in which overlapping portions of the ground layers shown in FIG. 2 are separately shown. 各グランド層の重ね合わせ部分にずれのない理想的な状態を示した第1の実施の形態における透視図である。It is the perspective view in 1st Embodiment which showed the ideal state without a shift | offset | difference in the overlapping part of each ground layer. 各グランド層の重ね合わせ部分において左右方向に若干のずれがある状態を示した第1の実施の形態における透視図である。It is the perspective view in 1st Embodiment which showed the state which has some shift | offset | differences in the left-right direction in the overlapping part of each ground layer. 同じく上下方向に若干のずれがある状態を示した第1の実施の形態における透視図である。It is the perspective view in 1st Embodiment which similarly showed the state which has a some shift | offset | difference to an up-down direction. 各グランド層の重ね合わせ部分を別けて示した第2の実施の形態における透視図である。It is the perspective view in 2nd Embodiment which showed separately the overlapping part of each ground layer. 各グランド層を重ね合わせ状態にした第2の実施の形態における透視図である。It is a perspective view in a 2nd embodiment which made each ground layer overlap. 各グランド層の重ね合わせ部分を別けて示した第3の実施の形態における透視図である。It is the perspective view in 3rd Embodiment which showed separately the overlapping part of each ground layer. 各グランド層を重ね合わせ状態にした第3の実施の形態における透視図である。It is a perspective view in a 3rd embodiment which made each ground layer into an overlapping state. 従来の構成によるグランド層の重ね合わせ部分を別けて示した透視図である。It is the perspective view which separated and showed the overlapping part of the ground layer by the conventional structure. 図11に示すグランド層の重ね合わせ部分において左右方向に若干のずれがある状態を示した透視図である。FIG. 12 is a perspective view showing a state where there is a slight shift in the left-right direction in the overlapping portion of the ground layer shown in FIG. 11.

符号の説明Explanation of symbols

1A グランド層(リジッド基板側)
1B グランド層(フレキシブル基板側)
1a,1b 抜き孔
1c 第1の導電体
1d 第2の導電体
2 絶縁体層(ベース基材)
3 信号配線
4 絶縁体層(第2絶縁体層)
5 表カバー層(第1被覆層)
6 裏カバー層(第2被覆層)
A リジット部
B フレキシブル部
1A Ground layer (rigid board side)
1B Ground layer (flexible board side)
1a, 1b Hole 1c 1st conductor 1d 2nd conductor 2 Insulator layer (base substrate)
3 Signal wiring 4 Insulator layer (second insulator layer)
5 Front cover layer (first coating layer)
6 Back cover layer (second coating layer)
A Rigid part B Flexible part

Claims (6)

第1と第2の各グランド層に多数の四辺形状の抜き孔が形成され、かつ第1と第2のグランド層の一部が重ね合わされると共に、前記重ね合わせ部分を含む第1と第2のグランド層に絶縁体層を介して信号配線を配設した回路基板であって、
前記重ね合わせ部分における第1のグランド層には、ストライプ状に形成された第1の導電体が、前記第1のグランド層に接続されて形成され、
また前記重ね合わせ部分における第2のグランド層には、前記第1の導電体にクロスする方向にストライプ状に形成された第2の導電体が、前記第2のグランド層に接続されて形成されていることを特徴とする回路基板。
A plurality of quadrilateral holes are formed in each of the first and second ground layers, and a part of the first and second ground layers are overlapped with each other, and the first and second portions including the overlap portions are included. A circuit board in which signal wiring is disposed on the ground layer via an insulator layer,
In the first ground layer in the overlapped portion, a first conductor formed in a stripe shape is formed connected to the first ground layer,
A second conductor formed in a stripe shape in a direction crossing the first conductor is connected to the second ground layer in the second ground layer in the overlapping portion. A circuit board characterized by the above.
前記ストライプ状に形成された第1の導電体の各間隔はそれぞれ等しく形成されていると共に、ストライプ状に形成された第2の導電体の各間隔もそれぞれ等しく形成されていることを特徴とする請求項1に記載された回路基板。   The intervals between the first conductors formed in the stripe shape are equal to each other, and the intervals between the second conductors formed in the stripe shape are also equal to each other. The circuit board according to claim 1. 前記第1のグランド層と当該グランド層に接続されてストライプ状に形成された第1の導電体は銅箔により構成され、前記第2のグランド層と当該グランド層に接続されてストライプ状に形成された第2の導電体は導電性粒子を分散したペースト素材により構成されていることを特徴とする請求項1また請求項2に記載された回路基板。   The first conductor formed in a stripe shape connected to the first ground layer and the ground layer is formed of a copper foil, and formed in a stripe shape connected to the second ground layer and the ground layer. 3. The circuit board according to claim 1, wherein the second conductor is made of a paste material in which conductive particles are dispersed. 前記ペースト素材には、銀、銅、もしくはカーボンによる導電性粒子が分散されていることを特徴とする請求項3に記載された回路基板。   The circuit board according to claim 3, wherein conductive particles of silver, copper, or carbon are dispersed in the paste material. 前記第1のグランド層とストライプ状に形成された第1の導電体を含む基板がリジット基板を構成し、前記第2のグランド層とストライプ状に形成された第2の導電体を含む基板がフレキシブル基板を構成していることを特徴とする請求項1ないし請求項4のいずれか1項に記載された回路基板。   A substrate including a first conductor formed in a stripe shape with the first ground layer constitutes a rigid substrate, and a substrate including a second conductor formed in a stripe shape with the second ground layer is provided. The circuit board according to any one of claims 1 to 4, wherein the circuit board comprises a flexible substrate. 前記絶縁体層は、フィルム状ベース基材により構成されていることを特徴とする請求項1ないし請求項5のいずれか1項に記載された回路基板。   The circuit board according to any one of claims 1 to 5, wherein the insulator layer is formed of a film-like base substrate.
JP2006024944A 2006-02-01 2006-02-01 Circuit board Active JP4683381B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006024944A JP4683381B2 (en) 2006-02-01 2006-02-01 Circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006024944A JP4683381B2 (en) 2006-02-01 2006-02-01 Circuit board

Publications (2)

Publication Number Publication Date
JP2007207997A JP2007207997A (en) 2007-08-16
JP4683381B2 true JP4683381B2 (en) 2011-05-18

Family

ID=38487191

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006024944A Active JP4683381B2 (en) 2006-02-01 2006-02-01 Circuit board

Country Status (1)

Country Link
JP (1) JP4683381B2 (en)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5262377B2 (en) 2007-08-09 2013-08-14 ペンタックスリコーイメージング株式会社 Imaging device
JP5332880B2 (en) * 2008-10-14 2013-11-06 日立化成株式会社 Electronic device having substrate connection structure with excellent electrical characteristics
JP2010212438A (en) * 2009-03-10 2010-09-24 Sumitomo Bakelite Co Ltd Circuit board
JP2011035316A (en) * 2009-08-05 2011-02-17 Toshiba Corp Wiring board and computer
JP2012038851A (en) * 2010-08-05 2012-02-23 Panasonic Corp Flexible printed wiring board
JP6368078B2 (en) * 2013-09-25 2018-08-01 日本シイエムケイ株式会社 Printed wiring board
JP2022046832A (en) * 2019-01-22 2022-03-24 ソニーセミコンダクタソリューションズ株式会社 Circuit board, semiconductor device, and electronic device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129750A (en) * 1991-11-07 1993-05-25 Nec Corp Flex resite wiring board
JPH06318650A (en) * 1993-03-11 1994-11-15 Toshiba Corp Multilayer wiring board
JPH06326476A (en) * 1993-05-13 1994-11-25 Sony Corp Multilayered wiring board
JP2000077801A (en) * 1998-08-28 2000-03-14 Nippon Mektron Ltd Flexible circuit substrate
JP2005317946A (en) * 2004-03-30 2005-11-10 Sumitomo Bakelite Co Ltd Circuit board

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05129750A (en) * 1991-11-07 1993-05-25 Nec Corp Flex resite wiring board
JPH06318650A (en) * 1993-03-11 1994-11-15 Toshiba Corp Multilayer wiring board
JPH06326476A (en) * 1993-05-13 1994-11-25 Sony Corp Multilayered wiring board
JP2000077801A (en) * 1998-08-28 2000-03-14 Nippon Mektron Ltd Flexible circuit substrate
JP2005317946A (en) * 2004-03-30 2005-11-10 Sumitomo Bakelite Co Ltd Circuit board

Also Published As

Publication number Publication date
JP2007207997A (en) 2007-08-16

Similar Documents

Publication Publication Date Title
JP4683381B2 (en) Circuit board
WO2010103721A1 (en) Circuit board
US8648668B2 (en) Electrical impedance precision control of signal transmission line for circuit board
KR20170048575A (en) Printed wiring board
JP4414365B2 (en) High-speed transmission board
JP6732723B2 (en) Printed wiring board for high frequency transmission
JP2016034026A (en) Signal transmission component and electronic apparatus
JP2010212439A (en) Circuit board
JP4798483B2 (en) Circuit board
JP2015005744A (en) Attenuation reduction grounding structure for differential-mode signal transmission lines of flexible circuit board
US10993329B2 (en) Board joint structure
JP5445011B2 (en) Circuit board
JP4697591B2 (en) Circuit board
JP2007141990A (en) Circuit board
US20100073892A1 (en) Circuit board including stubless signal paths and method of making same
JP2011023547A (en) Circuit board
CN103338590A (en) Flexible circuit board and manufacturing method thereof
US9041482B2 (en) Attenuation reduction control structure for high-frequency signal transmission lines of flexible circuit board
JP5011569B2 (en) Flexible substrate
JP5617374B2 (en) Printed wiring board
JP2012009573A (en) Circuit board
WO2017199824A1 (en) Multilayer substrate and electronic appliance
JP4356789B2 (en) Circuit board
US20230284381A1 (en) Multilayer substrate and method for manufacturing multilayer substrate
WO2023132309A1 (en) Transmission line and electronic device provided with same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101008

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101013

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4683381

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110130

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140218

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250