JPH0774289A - 回路素子の封止構造 - Google Patents

回路素子の封止構造

Info

Publication number
JPH0774289A
JPH0774289A JP24057193A JP24057193A JPH0774289A JP H0774289 A JPH0774289 A JP H0774289A JP 24057193 A JP24057193 A JP 24057193A JP 24057193 A JP24057193 A JP 24057193A JP H0774289 A JPH0774289 A JP H0774289A
Authority
JP
Japan
Prior art keywords
wiring
circuit element
wiring board
sealing
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24057193A
Other languages
English (en)
Inventor
Takuya Konno
卓哉 今野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Chemi Con Corp
Original Assignee
Nippon Chemi Con Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Chemi Con Corp filed Critical Nippon Chemi Con Corp
Priority to JP24057193A priority Critical patent/JPH0774289A/ja
Publication of JPH0774289A publication Critical patent/JPH0774289A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch

Abstract

(57)【要約】 【目的】 配線基板に直接実装した回路素子の封止部分
に発生する熱応力を緩和して実装配線部分の信頼性を高
めかつ薄型化する。 【構成】 配線基板(3)に直接実装された回路素子
(5)と該回路素子(5)の配線接続部分とを封止部材
で封止することにより、該回路素子の実装配線部分を外
部環境から保護するための回路素子の封止構造におい
て、前記配線基板(3)には少なくとも内部に1つの配
線層(2)が積層されており、該配線層(2a)が露出
するように前記配線基板(3)に凹部(4)を形成し、
該凹部(4)に前記回路素子(5)を装着して該回路素
子(5)の電極(6)と前記露出した配線層(2a)と
を配線接続し、該配線接続部分を含むように前記配線基
板の凹部(4)内に柔軟性を有するゲル状封止部材
(8)を充填する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、回路素子の封止構造に
関し、特に多層配線基板に形成した凹部内に回路素子を
実装し、その凹部内の実装配線部分にゲル状樹脂を充填
して封止することによって、封止部分の熱応力を緩和し
て電子回路の信頼性を向上させかつ実装部分を薄型化す
る技術に関する。
【0002】
【従来の技術】近年、ICチップ等の半導体素子が大型
化、多端子化してきているが、その大型化した半導体素
子を回路基板に効率よく実装して、電子回路の集積度を
高める技術が強く求められるようになってきている。ま
た、一方、電子機器の小型化に伴い、半導体素子の実装
部分の薄型化も要求されている。
【0003】そのような要求に対応するための半導体素
子の実装技術として、半導体素子を個別のパッケージに
封入せずに、配線基板に直接実装するCOB(Chip
On Board)等の方法がある。この方法によれ
ば、回路素子を樹脂等で個別封止して外部接続リードを
導出した半導体部品を回路基板に実装する場合と比較す
ると、実装面積が縮小でき、回路素子の高密度実装が可
能になる。
【0004】図2は、配線基板に直接実装された回路素
子の封止構造の従来例を示す。セラミック等の絶縁基板
10に積層された配線層11により配線パターンが形成
された配線基板12に、座ぐり加工等によって凹部が設
けられている。この凹部内にベアICチップ4がダイボ
ンドされ、ベアICチップ4の電極5と配線層11とが
ボンディングワイヤ6で接続されている。この、ベアI
Cチップ4と、電極5と、ボンディングワイヤ6と、お
よびボンディングワイヤ6と配線層11の接続部分とを
含む実装配線部分は、湿気や外部からの衝撃および圧力
等の外部環境から保護するために樹脂等の封止部材7で
覆われて封止される。
【0005】この封止樹脂7による封止は、一般に、ベ
アICチップ4の実装配線部分に流動性を有する樹脂を
ポッティングして硬化させることにより行われる。この
ポッティングの際、流動性を有する樹脂が配線基板12
の実装配線部分以外の領域に流れるのを防止するため
に、通常、配線基板12上には実装配線部分を囲むよう
に、流れ止めダム13が設けられる。
【0006】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の封止構造では、回路素子の実装配線部分を封
止するための樹脂は、回路素子およびその配線接続部分
を外部の圧力や衝撃等から機械的に保護するために、硬
化後の弾性率が高い樹脂を使用する必要があった。しか
し、配線基板として例えばセラミックを使用する場合に
は、セラミックの熱膨張係数と封止樹脂の熱膨張係数が
異なると、加熱されたときに熱膨脹率の違いにより各部
材の境界面に応力が発生する。回路素子の発熱等により
熱サイクルとしてこの加熱が繰り返されると、その応力
によって、各部材の境界面にはくりが生じて封止の機密
性が損なわれ、耐湿性が低下することがあった。また、
配線基板の配線層とボンディングワイヤとの接続部分が
切断されるおそれもあった。
【0007】また、配線基板に凹部を深く形成し、ベア
ICチップ等の実装配線部分全体をその凹部に収容でき
たとしても、回路素子を配線接続するボンディングワイ
ヤの一端が配線基板表面の配線パターンに接続されてい
るため、この接続部分を保護する封止樹脂層を配線基板
表面に形成する必要があった。このため、回路素子の実
装部分の厚さは、最低でもこの配線パターンの接続部分
およびボンディングワイヤを覆うだけの厚さが必要とな
り、配線基板の回路素子実装部分を薄型化する妨げとな
っていた。
【0008】また、回路素子の大型化に伴って実装配線
部分が大きくなると封止樹脂の量が多くなり、樹脂の流
れ止めダムの高さも高くしなければならないが、高さの
高いダムを配線基板に安定して取り付けるためには、ダ
ムの底辺部分の幅をある程度広くする必要がある。しか
し、配線基板表面の限られた領域にダム用の領域を確保
することは、配線等の関係で不都合な点が多かった。ま
たダムを高くしてダム部材が大きくなると配線基板へ局
部的な圧力を加えることがあり、細密化した配線パター
ンを損傷したり短絡させたりする可能性もあった。
【0009】従って、本発明の目的は、熱サイクルによ
って配線基板と封止樹脂との境界に生じる熱応力を緩和
することができる回路素子の封止構造を提供することで
ある。
【0010】また、本発明の他の目的は、配線基板の回
路素子の実装配線部分を薄型化することである。
【0011】また、本発明の他の目的は、樹脂の流れ止
めダムを形成することなく実装配線部分の封止を可能に
して、封止工程を簡略化することである。
【0012】
【課題を解決するための手段】上記問題点のため、本発
明によれば、配線基板に実装された回路素子と該回路素
子の配線接続部分とを封止部材で封止することにより、
該回路素子の実装配線部分を外部環境から保護するため
の回路素子の封止構造において、前記配線基板には少な
くとも内部に1つの配線層が積層されており、該配線層
が露出するように前記配線基板に凹部を形成し、該凹部
に前記回路素子を装着して該回路素子の電極と前記露出
した配線層とを配線接続し、該配線接続部分を含む前記
配線基板の凹部内にゲル状封止部材を充填する。
【0013】また、前記配線基板の凹部内にゲル状封止
部材を充填後、前記配線基板の凹部を剛性の高い板状部
材で覆うとさらに好都合である。
【0014】
【作用】このような構成によれば、回路素子とこの回路
素子の配線接続部分とは配線基板の凹部内に収容される
ため、外部の圧力や衝撃から保護することができる。し
たがって、封止樹脂として、機械的に保護をするための
弾性率の高い材料を使用する必要がなく、柔軟性を有す
るゲル状樹脂のようなゲル状封止部材を使用することが
できる。封止部材としてゲル状樹脂を使用すれば、熱サ
イクルが加えられて各部材が熱膨張した場合でも、弾性
率が低いため熱応力が緩和されるので、封止部分の気密
性の低下や、ワイヤボンディングの接続部分が剥離した
り切断したりすることを防止することができる。
【0015】また、配線基板の凹部内に回路素子を装着
し、回路素子の配線を凹部内の配線層とを接続すること
ができるので、回路素子の実装配線部分全体を配線基板
の凹部に収容することが可能になる。この実装配線部分
を封止するためには、配線基板の凹部内にのみ樹脂を充
填すればよい。したがって、回路素子の配線基板への実
装部分を大幅に薄型化することができる。
【0016】また、流動性の封止材料を使用して封止す
る場合でも、回路素子の実装配線部分は凹部の内側にあ
るので、配線基板表面に樹脂流れ防止用のダムを形成す
る必要はない。
【0017】また、配線基板の凹部内の実装配線部分に
封止部材を充填した後、この凹部を板状部材で覆うこと
によって、湿気や衝撃から保護する能力をさらに高める
ことができると共に、この板状部材の上に配線を設けた
り回路素子を実装したりすることもできる。
【0018】
【実施例】以下、図面を用いて本発明の実施例につき説
明する。図1は、本発明の一実施例に係る回路素子の封
止構造を示す。セラミック等の絶縁体基板1にCu等か
らなる配線層2が積層されて多層配線基板3が形成され
ている。この多層配線基板3には凹部4が形成されてお
り、その凹部4内の底部には配線層2の一部が露出して
いる。この露出した配線層2aは、ベアICチップ5を
配線接続するために形成された配線パターンの一部であ
る。配線基板3の凹部4内の底面に、ベアICチップ5
がダイボンドされ、電極6と配線層2aはボンディング
ワイヤ7で接続されて、ベアICチップ5が実装配線接
続される。また、凹部4内には、シリコーンゲル等の封
止部材8が充填され、さらに凹部4の開孔部を剛性の高
いプラスチックやセラミック等の板状部材9で覆って密
封している。
【0019】このような構成により、配線基板3の凹部
4内に、回路素子5、ボンディングワイヤ7、およびボ
ンディングワイヤ7と配線層2aとの接続部分からなる
実装配線部分が収容され、剛性を有する板状部材9によ
って覆われているために、回路素子3の実装配線部分は
外部からの圧力や衝撃から保護されている。また、この
凹部4内にゲル状の封止部材8が充填されることにより
気密性が保持され、湿気等からも保護することができ
る。このゲル状の封止部材8は柔軟性があるため、ベア
ICチップ5の発熱によって配線基板3と封止部材8、
さらにベアICチップ5自体が熱膨張し、各部材の熱膨
張係数の違いによって各部材の界面に応力が生じる場合
でも、その熱応力を吸収することができる。したがっ
て、実装配線部分に加えられる熱サイクルによって、封
止部材と配線基板との間に隙間が生じたり、ボンディン
グワイヤの接続部分に剥離や切断が発生することなく、
電子回路の信頼性を大幅に高めることができる。
【0020】また、ベアICチップ5の電極6に一端が
接続されたボンディングワイヤ7の他端は、配線基板3
の凹部4の底面にある配線層2aと接続されるため、実
装配線部分の気密性を保持する封止層は凹部4内にだけ
形成すればよい。したがって、液体状の樹脂によって封
止する場合でも、配線基板3の凹部内に充填するように
流し込めばよく、配線基板の表面等に樹脂の流れ止めダ
ムを形成する必要はない。さらに、ベアICチップ5の
実装配線部分全体が、配線基板3の凹部4内に収容さ
れ、また、この凹部4を塞ぐように封止樹脂を充填して
いるので、配線基板における回路素子の実装配線部分お
よびその封止部分を薄型化することができる。
【0021】またさらに、配線基板3の凹部4を覆う板
状部材9の表面に配線をしたり他の回路素子を実装した
りすることによって、配線基板上での電子回路の密度を
高めることができる。
【0022】なお、本実施例では、ベアICチップは、
配線基板の凹部内の底部に露出した配線層とだけ配線接
続しているが、この凹部内に多層配線基板の異なる複数
の配線層を露出させ、ベアICチップをそれぞれの配線
と接続することによって、ベアICチップの配線密度を
さらに高めることができる。
【0023】また、本実施例では、配線基板の凹部にI
Cチップの実装配線部分全体を収容しているが、配線基
板の厚さ等によって、必ずしも実装配線部分全体を収容
する必要はない。その場合、板状部材の形状は、平板状
でなく一部が湾曲している形状のものを使用する。
【0024】また、本実施例では、ベアICチップをボ
ンディングワイヤで配線接続しているが、回路素子とし
てはコンデンサ等の他の回路素子でもよいし、素子の接
続はバンプ接続等の他の方法でもよい。
【0025】
【発明の効果】以上のように、本発明によれば、配線基
板に直接実装した回路素子の封止部材としてゲル状部材
を使用することができるので、熱サイクルによって生じ
る封止部分の熱応力が緩和され、封止部分の気密性の低
下や、ボンディングワイヤと配線層の接続部分の破壊を
低減することができ、配線基板上に生成する電子回路の
信頼性を大幅に高めることができる。
【0026】また、配線基板の凹部内に回路素子の実装
配線部分全体を収容し、封止部材で配線基板の表面を覆
う必要がないので、配線基板における回路素子の実装部
分を大幅に薄型化することができる。
【0027】また、封止部材は配線基板の凹部内に充填
されるため、配線基板の表面に封止部材の流れ止めダム
を形成する必要がない。したがって、封止工程が簡略化
されダム部材によって配線基板の配線パターンが損傷さ
れることがない。
【0028】また、配線基板の凹部を覆う板状部材の表
面を利用して、配線したり電子部品を実装したりするこ
とができるので、配線基板に形成する電子回路の密度を
さらに高めることができる。
【図面の簡単な説明】
【図1】本発明の一実施例に係る回路素子の封止構造に
よる、ベアICチップの実装封止部分周辺の断面図であ
る。
【図2】従来の回路素子の封止構造による、ベアICチ
ップの実装封止部分周辺の断面図である。
【符号の説明】
1、10 絶縁体基板 2、11 配線層 3 多層配線基板 4 凹部 5 ベアICチップ 6 電極 7 ボンディングワイヤ 8 封止部材 9 板状部材 12 配線基板 13 流れ止めダム

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 配線基板に実装された回路素子と該回路
    素子の配線接続部分とを封止部材で封止することによ
    り、該回路素子の実装配線部分を外部環境から保護する
    ための回路素子の封止構造であって、 前記配線基板には少なくとも内部に1つの配線層が積層
    されており、該配線層が露出するように前記配線基板に
    凹部を形成し、該凹部に前記回路素子を装着して該回路
    素子の電極と前記露出した配線層とを配線接続し、該配
    線接続部分を含む前記配線基板の凹部内にゲル状封止部
    材を充填することを特徴とする回路素子の封止構造。
  2. 【請求項2】 前記配線基板の凹部内にゲル状封止部材
    を充填後、前記配線基板の凹部を剛性を有する板状部材
    で覆うことを特徴とする請求項1に記載の回路素子の封
    止構造。
JP24057193A 1993-09-01 1993-09-01 回路素子の封止構造 Pending JPH0774289A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24057193A JPH0774289A (ja) 1993-09-01 1993-09-01 回路素子の封止構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24057193A JPH0774289A (ja) 1993-09-01 1993-09-01 回路素子の封止構造

Publications (1)

Publication Number Publication Date
JPH0774289A true JPH0774289A (ja) 1995-03-17

Family

ID=17061507

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24057193A Pending JPH0774289A (ja) 1993-09-01 1993-09-01 回路素子の封止構造

Country Status (1)

Country Link
JP (1) JPH0774289A (ja)

Similar Documents

Publication Publication Date Title
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
US7126218B1 (en) Embedded heat spreader ball grid array
US7061080B2 (en) Power module package having improved heat dissipating capability
US7259457B2 (en) Die-up ball grid array package including a substrate capable of mounting an integrated circuit die and method for making the same
JP3316714B2 (ja) 半導体装置
KR100477020B1 (ko) 멀티 칩 패키지
JPH07226459A (ja) 樹脂封止型半導体装置およびその製造方法
KR100825784B1 (ko) 휨 및 와이어 단선을 억제하는 반도체 패키지 및 그제조방법
JPH08124967A (ja) 半導体装置
JP2958136B2 (ja) 半導体集積回路装置、その製造方法および実装構造
US7573141B2 (en) Semiconductor package with a chip on a support plate
JPS6221249A (ja) 半導体装置
US20050139994A1 (en) Semiconductor package
JPH0774289A (ja) 回路素子の封止構造
JP2904154B2 (ja) 半導体素子を含む電子回路装置
KR100766498B1 (ko) 반도체 패키지 및 그 제조방법
JP2007042702A (ja) 半導体装置
JPH05326625A (ja) Lsi実装構造
JP3127149B2 (ja) 半導体装置
JPH0870066A (ja) 半導体装置
JP3372498B2 (ja) 半導体装置
KR100421777B1 (ko) 반도체패키지
JP2814006B2 (ja) 電子部品搭載用基板
JPH05175375A (ja) 樹脂封止型半導体装置
KR0140091Y1 (ko) 반도체 패키지