JPH0773224B2 - 干渉補償回路 - Google Patents
干渉補償回路Info
- Publication number
- JPH0773224B2 JPH0773224B2 JP63012084A JP1208488A JPH0773224B2 JP H0773224 B2 JPH0773224 B2 JP H0773224B2 JP 63012084 A JP63012084 A JP 63012084A JP 1208488 A JP1208488 A JP 1208488A JP H0773224 B2 JPH0773224 B2 JP H0773224B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- interference
- variable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Noise Elimination (AREA)
- Radio Transmission System (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ディジタル通信に係り、特に、他方式のディ
ジタル信号から受けた干渉を、受信したディジタル信号
の中から除去するようにした干渉補償回路に関するもの
である。
ジタル信号から受けた干渉を、受信したディジタル信号
の中から除去するようにした干渉補償回路に関するもの
である。
従来の干渉補償回路の構成例（例えば、特願昭60−2878
81号参照）を第６図に示す。
81号参照）を第６図に示す。
以下、第６図について説明する。
主信号受信用の主アンテナ１から受信から主信号（ここ
ではディジタル信号を考える）は、他方式からの干渉を
受けている。この主信号は、必要に応じて帯域通過フィ
ルタ２を通った後、周波数変換器３と局部発振器７によ
り中間周波数帯に周波数変換される。
ではディジタル信号を考える）は、他方式からの干渉を
受けている。この主信号は、必要に応じて帯域通過フィ
ルタ２を通った後、周波数変換器３と局部発振器７によ
り中間周波数帯に周波数変換される。
一方、干渉の源となる信号は、補助アンテナ４を用いて
受信され、必要に応じてそのS/Nを改善するための帯域
通過フィルタ５を通した後、主信号と共通の局部発振器
７を用いて、周波数変換器６により中間周波数帯に周波
数変換される。
受信され、必要に応じてそのS/Nを改善するための帯域
通過フィルタ５を通した後、主信号と共通の局部発振器
７を用いて、周波数変換器６により中間周波数帯に周波
数変換される。
この干渉信号は、位相を可変する可変位相回路８と、振
幅を可変する可変振幅回路10に通され、主信号中にもれ
込んだ干渉成分と逆位相、等振幅の補償信号とされ、加
算器11により主信号と加算されて、主信号にもれ込んだ
干渉成分を消去する。
幅を可変する可変振幅回路10に通され、主信号中にもれ
込んだ干渉成分と逆位相、等振幅の補償信号とされ、加
算器11により主信号と加算されて、主信号にもれ込んだ
干渉成分を消去する。
上記可変位相回路８および可変振幅回路10の制御は、以
下のように行われる。
下のように行われる。
加算器11で主信号に補償信号を加算した後、残留する干
渉成分の同相および直交成分を検出するため、加算後の
主信号を復調器100に通す。復調器100では主信号から再
生した基準搬送波20を用い、この基準搬送波20を90度移
相器21を介して直交位相検波回路12に供給するととも
に、直交位相検波回路13に直接供給し、検波回路12から
主信号の直交成分を得、検波回路13から主信号の同相成
分を得る。
渉成分の同相および直交成分を検出するため、加算後の
主信号を復調器100に通す。復調器100では主信号から再
生した基準搬送波20を用い、この基準搬送波20を90度移
相器21を介して直交位相検波回路12に供給するととも
に、直交位相検波回路13に直接供給し、検波回路12から
主信号の直交成分を得、検波回路13から主信号の同相成
分を得る。
上記各成分信号は、高調波除去フィルタ14,15を通した
後、残留干渉成分を検出する誤差信号発生回路102,103
に通すことにより、直交成分の誤差信号eQ、および同相
成分の誤差信号eIが得られる。すなわち、識別回路16の
入力差を減算器18により演算し、これを直交成分の誤差
信号eQとするとともに、識別回路17の入出力差を減算器
19により演算し、同相成分の誤差信号eIとする。
後、残留干渉成分を検出する誤差信号発生回路102,103
に通すことにより、直交成分の誤差信号eQ、および同相
成分の誤差信号eIが得られる。すなわち、識別回路16の
入力差を減算器18により演算し、これを直交成分の誤差
信号eQとするとともに、識別回路17の入出力差を減算器
19により演算し、同相成分の誤差信号eIとする。
一方、干渉信号は、可変位相回路８を通った後、分配器
９によって二分され、その一方は上述したように可変振
幅回路10に供給され、他方は、干渉信号を同相成分と直
交成分に分解するための直交位相検波回路22,23に供給
される。
９によって二分され、その一方は上述したように可変振
幅回路10に供給され、他方は、干渉信号を同相成分と直
交成分に分解するための直交位相検波回路22,23に供給
される。
ここで、主信号用復調器と同様にして同相成分と直交成
分に分けられた干渉信号は、高調波除去フィルタ24,25
に通された後、識別回路27,28に通されて２値化され
る。
分に分けられた干渉信号は、高調波除去フィルタ24,25
に通された後、識別回路27,28に通されて２値化され
る。
上述した同相および直交成分の誤差信号eI,eQと、２値
化された同相および直交成分の干渉信号aI,aQは、制御
回路101に送られ、これらの相関がとられる。
化された同相および直交成分の干渉信号aI,aQは、制御
回路101に送られ、これらの相関がとられる。
すなわち、同相成分どうし、または直交成分どうしの排
他的論理和（EX−OR）が、排他的論理和回路29,30によ
ってとられ、これらの信号を抵抗33,34を介して積分器3
8に通すことにより、可変振幅回路10の制御信号を形成
する。また、同相成分と直交成分、または直交成分と同
相成分の排他的論理和が、排他的論理和回路31,32によ
ってとられ、これらの信号を抵抗36,35を介して積分器3
7に通すことにより、可変位相回路８の制御信号を形成
する。
他的論理和（EX−OR）が、排他的論理和回路29,30によ
ってとられ、これらの信号を抵抗33,34を介して積分器3
8に通すことにより、可変振幅回路10の制御信号を形成
する。また、同相成分と直交成分、または直交成分と同
相成分の排他的論理和が、排他的論理和回路31,32によ
ってとられ、これらの信号を抵抗36,35を介して積分器3
7に通すことにより、可変位相回路８の制御信号を形成
する。
以上説明した従来方式は、干渉信号の１タップの振幅及
び位相のみを調整しているため、干渉信号に周波数特性
を生じるような場合、十分な干渉補償効果が得られない
という欠点があった。
び位相のみを調整しているため、干渉信号に周波数特性
を生じるような場合、十分な干渉補償効果が得られない
という欠点があった。
すなわち、干渉信号が狭帯域信号の場合、あるいは干渉
信号がもつ周波数特性の影響が生じない場合には有効で
あるが、干渉信号が広帯域信号で周波数特性の影響が生
じる場合は、従来方式の効果は少ないという欠点があっ
た。
信号がもつ周波数特性の影響が生じない場合には有効で
あるが、干渉信号が広帯域信号で周波数特性の影響が生
じる場合は、従来方式の効果は少ないという欠点があっ
た。
この欠点を解決し高帯域な干渉信号を補償する手段とし
て交差偏波干渉補償器がある。しかし、可変結合器が中
間周波数帯にある場合の交差偏波干渉補償器の制御信号
は、主偏波信号及び異偏波信号ともに独立の再生搬送波
により検波した信号を用いていた。このため各再生搬送
波の位相不確定を補正する回路が必要でありさらにその
制御が非常に不安定であったため十分な補償効果が得ら
れなかった。
て交差偏波干渉補償器がある。しかし、可変結合器が中
間周波数帯にある場合の交差偏波干渉補償器の制御信号
は、主偏波信号及び異偏波信号ともに独立の再生搬送波
により検波した信号を用いていた。このため各再生搬送
波の位相不確定を補正する回路が必要でありさらにその
制御が非常に不安定であったため十分な補償効果が得ら
れなかった。
本発明は、このような背景の下になされたもので、上記
欠点を改善し、干渉信号の周波数特性の影響が生じる場
合でも、安定した補償効果のある干渉補償回路を提供す
ることを目的とする。
欠点を改善し、干渉信号の周波数特性の影響が生じる場
合でも、安定した補償効果のある干渉補償回路を提供す
ることを目的とする。
上記課題を解決するために、この発明は、 主信号を受信するための主アンテナと、 干渉信号を受信するための補助アンテナと、 該補助アンテナから得られた干渉信号が供給される複数
のタップ付遅延回路を備えた可変結合器と、 該可変結合器の出力と主信号とを加算する加算器と、 前記主信号から再生した基準搬送波により、前記加算器
の出力を同相成分と直交成分に分解する直交位相検波器
と、 前記補助アンテナからの干渉信号を、前記基準搬送波に
より検波する位相検波器と、 前記直交位相検波器の出力に接続された第１および第２
の誤差信号発生回路と、 前記位相検波器の出力に接続された２値識別回路と、 該２値識別回路の出力と前記第１、第２の誤差信号発生
回路の出力とを乗算する乗算器および該乗算器の出力を
積分する積分器によって構成され、前記２値識別回路の
出力と前記第１、第２の誤差信号発生回路の各出力との
各相関結果に対応する重み付け制御信号を前記可変結合
器へ供給する可変結合器制御回路と を具備することを特徴とする。
のタップ付遅延回路を備えた可変結合器と、 該可変結合器の出力と主信号とを加算する加算器と、 前記主信号から再生した基準搬送波により、前記加算器
の出力を同相成分と直交成分に分解する直交位相検波器
と、 前記補助アンテナからの干渉信号を、前記基準搬送波に
より検波する位相検波器と、 前記直交位相検波器の出力に接続された第１および第２
の誤差信号発生回路と、 前記位相検波器の出力に接続された２値識別回路と、 該２値識別回路の出力と前記第１、第２の誤差信号発生
回路の出力とを乗算する乗算器および該乗算器の出力を
積分する積分器によって構成され、前記２値識別回路の
出力と前記第１、第２の誤差信号発生回路の各出力との
各相関結果に対応する重み付け制御信号を前記可変結合
器へ供給する可変結合器制御回路と を具備することを特徴とする。
本発明は、複数のタップ付遅延回路を備えた可変結合器
と、各タップに接続された各可変結合器を制御する可変
結合器制御回路に特徴があり、従来のように１個の可変
結合器の場合と大きく異なっている。
と、各タップに接続された各可変結合器を制御する可変
結合器制御回路に特徴があり、従来のように１個の可変
結合器の場合と大きく異なっている。
［作用］ 上記構成によれば、干渉信号が遅延回路により遅延さ
れ、遅延回路の各タップからの出力が２値識別回路の出
力と第１、第２の誤差信号発生回路の各出力との各相関
結果に応じて制御される可変結合器に供給されて重み付
け制御が行われる。このように、時間間隔を有する干渉
信号を２値識別回路の出力と第１、第２の誤差信号発生
回路の各出力との各相関結果に基づいて扱うことによ
り、干渉信号の周波数特性の影響を含んだ正確な補償信
号を形成することができるから、周波数特性をもつ干渉
成分を主信号から確実に除去することができる。
れ、遅延回路の各タップからの出力が２値識別回路の出
力と第１、第２の誤差信号発生回路の各出力との各相関
結果に応じて制御される可変結合器に供給されて重み付
け制御が行われる。このように、時間間隔を有する干渉
信号を２値識別回路の出力と第１、第２の誤差信号発生
回路の各出力との各相関結果に基づいて扱うことによ
り、干渉信号の周波数特性の影響を含んだ正確な補償信
号を形成することができるから、周波数特性をもつ干渉
成分を主信号から確実に除去することができる。
以下、図面を参照して、この発明の実施例を説明する。
第１図は、この発明の１実施例の構成を示すブロック図
である。
である。
主信号受信用の主アンテナ１から受信した主信号は、必
要に応じて帯域通過フィルタ２を通した後、周波数変換
器３により中間周波数帯に周波数変換される。
要に応じて帯域通過フィルタ２を通した後、周波数変換
器３により中間周波数帯に周波数変換される。
一方、干渉源の信号は、補助アンテナ４を用いて受信
し、必要に応じてそのS/Nを改善するための帯域通過フ
ィルタ５を通し、主信号と共通の局部発振器７を用い
て、周波数変換器６により中間周波数に周波数変換され
る。
し、必要に応じてそのS/Nを改善するための帯域通過フ
ィルタ５を通し、主信号と共通の局部発振器７を用い
て、周波数変換器６により中間周波数に周波数変換され
る。
周波数変換器６の出力は、可変結合器VCに入力される。
この可変結合器VCは、遅延時間がＴ（Ｔはデータ周期）
の遅延回路42,42からなる３タップの遅延回路と、遅延
回路の各タップに入力が接続された分配器41と、各分配
器41の２つの出力にそれぞれ接続された乗算器40と、２
つの乗算器40の出力を合成して出力する90度合成器39
と、各90度合成器39の出力を加算する加算器11aとで構
成され、加算器11aから補償信号を出力する。この補償
信号は、加算器11に供給されて、周波数変換器３から出
力されて遅延調整線τ１に通された主信号と加算され、
主信号に含まれる干渉成分を打ち消すようになってい
る。なお、上記遅延調整線τ１は、主信号系と干渉信号
系との時間合わせを行っている。
この可変結合器VCは、遅延時間がＴ（Ｔはデータ周期）
の遅延回路42,42からなる３タップの遅延回路と、遅延
回路の各タップに入力が接続された分配器41と、各分配
器41の２つの出力にそれぞれ接続された乗算器40と、２
つの乗算器40の出力を合成して出力する90度合成器39
と、各90度合成器39の出力を加算する加算器11aとで構
成され、加算器11aから補償信号を出力する。この補償
信号は、加算器11に供給されて、周波数変換器３から出
力されて遅延調整線τ１に通された主信号と加算され、
主信号に含まれる干渉成分を打ち消すようになってい
る。なお、上記遅延調整線τ１は、主信号系と干渉信号
系との時間合わせを行っている。
可変結合器VC内の乗算器40の制御は、以下のように行わ
れる。
れる。
まず、主信号に残留する干渉成分の同相及び直交成分を
検出するために、加算器11の出力を復調器100に通す。
復調器100では、主信号から再生した基準搬送波20を用
い、これを90度位移相器21を通して直交位相検波回路12
に供給するとともに、直交位相検波回路13に直接供給
し、検波回路12から主信号の直交成分を得、検波回路13
から同相成分を得る。これらの信号は、高調波除去フィ
ルタ14,15を通した後、残留干渉成分を検出する誤差信
号発生回路102,103に通すことにより、直交成分の誤差
信号eQおよび同相成分の誤差信号eIが得られる。
検出するために、加算器11の出力を復調器100に通す。
復調器100では、主信号から再生した基準搬送波20を用
い、これを90度位移相器21を通して直交位相検波回路12
に供給するとともに、直交位相検波回路13に直接供給
し、検波回路12から主信号の直交成分を得、検波回路13
から同相成分を得る。これらの信号は、高調波除去フィ
ルタ14,15を通した後、残留干渉成分を検出する誤差信
号発生回路102,103に通すことにより、直交成分の誤差
信号eQおよび同相成分の誤差信号eIが得られる。
一方、干渉信号も、干渉信号系と主信号系との時間合わ
せを行う遅延調整線τ２を介して、復調器100に送られ
て復調される。すなわち、復調器100は、主信号と共通
の基準搬送波20を用い、これを90度移相器26を通して直
交位相検波回路22に供給するとともに，直交位相検波回
路23に直接供給し、検波回路22から干渉信号の直交成分
を得、検波回路23から同相成分を得る。それぞれの成分
信号は、高調波除去フィルタ24,25を通過した後、識別
回路27,28を通して２値化され、極性信号aQ,aIとして出
力される。
せを行う遅延調整線τ２を介して、復調器100に送られ
て復調される。すなわち、復調器100は、主信号と共通
の基準搬送波20を用い、これを90度移相器26を通して直
交位相検波回路22に供給するとともに，直交位相検波回
路23に直接供給し、検波回路22から干渉信号の直交成分
を得、検波回路23から同相成分を得る。それぞれの成分
信号は、高調波除去フィルタ24,25を通過した後、識別
回路27,28を通して２値化され、極性信号aQ,aIとして出
力される。
こうして主信号成分から得られた誤差信号eQ,eI、干渉
信号成分から得られた極性信号aQ,aIを可変結合器制御
回路43に入力し、その出力によって、可変結合器VCの乗
算器40を制御する。
信号成分から得られた極性信号aQ,aIを可変結合器制御
回路43に入力し、その出力によって、可変結合器VCの乗
算器40を制御する。
第２図は、可変結合器制御回路43の構成を示すものであ
る。復調器100より得られた誤差信号eQ,eIと極性信号
aQ,aIを、遅延回路42により時間合わせし、排他的論理
和回路44および排他的反論理和44aによりこれらの相関
をとり、抵抗器45を通して加算した後、積分器46に入力
する。
る。復調器100より得られた誤差信号eQ,eIと極性信号
aQ,aIを、遅延回路42により時間合わせし、排他的論理
和回路44および排他的反論理和44aによりこれらの相関
をとり、抵抗器45を通して加算した後、積分器46に入力
する。
各々の積分器46からは、複素重み付け制御信号Ci-1,Ci,
Ci+1,（Ci＝xi＋jyi）が出力され、これが第１図の乗算
器40に供給され、乗算器40が制御される。
Ci+1,（Ci＝xi＋jyi）が出力され、これが第１図の乗算
器40に供給され、乗算器40が制御される。
第３図は、本発明の第２実施例の構成を示すブロック図
である。この実施例は、上述した第１実施例から、干渉
信号のベースバンド直交成分aQを除いた構成となってい
る。
である。この実施例は、上述した第１実施例から、干渉
信号のベースバンド直交成分aQを除いた構成となってい
る。
すなわち、本実施例の可変結合器制御回路47は、第２図
に示す可変結合器制御回路43から、上記ベースバンド直
交成分aQ関係の回路部分を除いた構成となっている。
に示す可変結合器制御回路43から、上記ベースバンド直
交成分aQ関係の回路部分を除いた構成となっている。
第４図は、この可変結合器制御回路47の構成を示すもの
であり、ベースバンド同相成分aI関係の回路だけから構
成され、この同相成分aIと誤差信号eI,eQとの相関をと
るようになっている。
であり、ベースバンド同相成分aI関係の回路だけから構
成され、この同相成分aIと誤差信号eI,eQとの相関をと
るようになっている。
第５図は、本発明の第３実施例の構成を示すブロック図
である。この第３実施例は、第３図に示す第２実施例の
可変結合器（トランスバーサルフィルタ部）の構成を変
えたものである。
である。この第３実施例は、第３図に示す第２実施例の
可変結合器（トランスバーサルフィルタ部）の構成を変
えたものである。
すなわち、上記重み付け制御信号xi-1,xi,xi+1をそれぞ
れの入力とする３つの乗算器40の各出力を、１つの加算
器11aで加算するとともに、重み付け制御信号yi-1,yi,y
i+1をそれぞれの入力とする３つの乗算器40の各出力
を、他の１つの加算器11aで加算し、さらに、これら２
つの加算器11aの出力を90度合成器40で合成し、この加
算結果を可変結合器VCの出力信号として出力するように
したものであり、この出力が加算器11において、主信号
の中間周波信号と加算されるようになっている。
れの入力とする３つの乗算器40の各出力を、１つの加算
器11aで加算するとともに、重み付け制御信号yi-1,yi,y
i+1をそれぞれの入力とする３つの乗算器40の各出力
を、他の１つの加算器11aで加算し、さらに、これら２
つの加算器11aの出力を90度合成器40で合成し、この加
算結果を可変結合器VCの出力信号として出力するように
したものであり、この出力が加算器11において、主信号
の中間周波信号と加算されるようになっている。
なお、上記各実施例において、識別回路、誤差信号発生
回路を実現する一方法として、A/D変換器を使用するこ
とが可能である。たとえば、主信号が16QAMの場合、復
調信号は４値信号となるから、３ビット以上の出力を有
するA/D変換器でサンプリングすれば、第７図に示すよ
うに、最上位ビットが極性信号を表し、上位３ビット目
が誤差信号を表す２値信号となる。
回路を実現する一方法として、A/D変換器を使用するこ
とが可能である。たとえば、主信号が16QAMの場合、復
調信号は４値信号となるから、３ビット以上の出力を有
するA/D変換器でサンプリングすれば、第７図に示すよ
うに、最上位ビットが極性信号を表し、上位３ビット目
が誤差信号を表す２値信号となる。
また、可変結合器制御回路43,47において、極性信号aQ,
aIは、２値化されたディジタル信号の例を示したが、２
値化する回路は必ずしも必要ではない。この場合、可変
結合器制御回路内のディジタル乗算器（排他的論理和）
の代わりに、アナログ乗算器を用いればよい。
aIは、２値化されたディジタル信号の例を示したが、２
値化する回路は必ずしも必要ではない。この場合、可変
結合器制御回路内のディジタル乗算器（排他的論理和）
の代わりに、アナログ乗算器を用いればよい。
以上説明したように、この発明は、可変結合器が複数の
タップ付遅延線からなり、２値識別回路の出力と第１、
第２の誤差信号発生回路の各出力との各相関結果に基づ
いて作動する構成のため、干渉信号が広帯域の場合、あ
るいは干渉信号に周波数特性が生じる場合でも、主信号
成分に混在する干渉成分を確実に除去できる利点があ
る。
タップ付遅延線からなり、２値識別回路の出力と第１、
第２の誤差信号発生回路の各出力との各相関結果に基づ
いて作動する構成のため、干渉信号が広帯域の場合、あ
るいは干渉信号に周波数特性が生じる場合でも、主信号
成分に混在する干渉成分を確実に除去できる利点があ
る。
第１図は本発明の第１実施例の構成を示すブロック図、
第２図は第１実施例の可変結合器制御回路43の構成を示
す回路図、第３図は本発明の第２実施例の構成を示すブ
ロック図、第４図は第２実施例の可変結合器制御回路47
の構成を示す回路図、第５図は本発明の第３実施例の構
成を示すブロック図、第６図は従来の干渉補償回路の構
成を示すブロック図、第７図は４値A/D変換器のレベル
ダイヤを説明するための図である。 １……アンテナ、２……帯域通過フィルタ、 ３……周波数変換器、４……補助アンテナ、 ５……帯域通過フィルタ、６……周波数変換器、 ７……局部発振器、８……可変位相回路、 ９……分配器、10……可変振幅回路、 11,11a……加算器、 12,13,22,23……直交位相検波器、 14,15,24,25……高調波除去フィルタ、 20……基準搬送波、 21,26……90度移相器、 16,17,27,28……識別回路、 18,19……減算器、 29,30,31,32……排他的論理和、 33,34,35,36……抵抗器、 37,38……積分器、39……90度合成器、 40……乗算器、41……分配器、 42……遅延回路、43……可変結合器制御回路、 44……排他的論理和、45……抵抗器、 46……積分器、47……可変結合器制御回路、 100……復調器、101……制御回路、 102,103……誤差信号発生回路 VC……可変結合器。
第２図は第１実施例の可変結合器制御回路43の構成を示
す回路図、第３図は本発明の第２実施例の構成を示すブ
ロック図、第４図は第２実施例の可変結合器制御回路47
の構成を示す回路図、第５図は本発明の第３実施例の構
成を示すブロック図、第６図は従来の干渉補償回路の構
成を示すブロック図、第７図は４値A/D変換器のレベル
ダイヤを説明するための図である。 １……アンテナ、２……帯域通過フィルタ、 ３……周波数変換器、４……補助アンテナ、 ５……帯域通過フィルタ、６……周波数変換器、 ７……局部発振器、８……可変位相回路、 ９……分配器、10……可変振幅回路、 11,11a……加算器、 12,13,22,23……直交位相検波器、 14,15,24,25……高調波除去フィルタ、 20……基準搬送波、 21,26……90度移相器、 16,17,27,28……識別回路、 18,19……減算器、 29,30,31,32……排他的論理和、 33,34,35,36……抵抗器、 37,38……積分器、39……90度合成器、 40……乗算器、41……分配器、 42……遅延回路、43……可変結合器制御回路、 44……排他的論理和、45……抵抗器、 46……積分器、47……可変結合器制御回路、 100……復調器、101……制御回路、 102,103……誤差信号発生回路 VC……可変結合器。
Claims (1)
- 【請求項１】主信号を受信するための主アンテナと、 干渉信号を受信するための補助アンテナと、 該補助アンテナから得られた干渉信号が供給される複数
のタップ付遅延回路を備えた可変結合器と、 該可変結合器の出力と主信号とを加算する加算器と、 前記主信号から再生した基準搬送波により、前記加算器
の出力を同相成分と直交成分に分解する直交位相検波器
と、 前記補助アンテナからの干渉信号を、前記基準搬送波に
より検波する位相検波器と、 前記直交位相検波器の出力に接続された第１および第２
の誤差信号発生回路と、 前記位相検波器の出力に接続された２値識別回路と、 該２値識別回路の出力と前記第１、第２の誤差信号発生
回路の出力とを乗算する乗算器および該乗算器の出力を
積分する積分器によって構成され、前記２値識別回路の
出力と前記第１、第２の誤差信号発生回路の各出力との
各相関結果に対応する重み付け制御信号を前記可変結合
器へ供給する可変結合器制御回路と を具備することを特徴とする干渉補償回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63012084A JPH0773224B2 (ja) | 1988-01-22 | 1988-01-22 | 干渉補償回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63012084A JPH0773224B2 (ja) | 1988-01-22 | 1988-01-22 | 干渉補償回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01188145A JPH01188145A (ja) | 1989-07-27 |
| JPH0773224B2 true JPH0773224B2 (ja) | 1995-08-02 |
Family
ID=11795719
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63012084A Expired - Fee Related JPH0773224B2 (ja) | 1988-01-22 | 1988-01-22 | 干渉補償回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0773224B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57170643A (en) * | 1981-04-15 | 1982-10-20 | Nec Corp | Eliminating circuit for cross polarization interference |
| JPH0761023B2 (ja) * | 1985-12-23 | 1995-06-28 | 日本電信電話株式会社 | 干渉補償回路 |
-
1988
- 1988-01-22 JP JP63012084A patent/JPH0773224B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01188145A (ja) | 1989-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0331411B1 (en) | Interference cancellation circuit | |
| US5268647A (en) | Method and arrangement of coherently demodulating PSK signals using a feedback loop including a filter bank | |
| CA2022050C (en) | Cross-polarization interference cancellation system capable of stably carrying out operation | |
| US5757865A (en) | Carrier phase control circuit | |
| US4054838A (en) | QAM phase jitter and frequency offset correction system | |
| EP0106163B1 (en) | 8-phase phase-shift keying demodulator | |
| US4823361A (en) | Interference immune digital modulation receiver | |
| JPH0773224B2 (ja) | 干渉補償回路 | |
| KR100241890B1 (ko) | 디지털 통신 시스템에서 간섭 제거 회로 | |
| JPH0710050B2 (ja) | 干渉補償回路 | |
| US4099130A (en) | Phase synchronizing circuit | |
| JPH0654890B2 (ja) | 干渉補償回路 | |
| US3999130A (en) | Automatic frequency translator for use with a delay/amplitude equalizer | |
| JPH01188146A (ja) | 干渉補償回路 | |
| JP2001007875A (ja) | 直交検波受信機における復調方法及び復調回路 | |
| JP2705363B2 (ja) | 自動干渉除去装置 | |
| JPS62233942A (ja) | 干渉補償回路 | |
| JP2827875B2 (ja) | マイクロ波帯信号発生装置 | |
| JP2655453B2 (ja) | 自動干渉除去装置 | |
| JPH01221932A (ja) | 干渉補償回路 | |
| JP2850557B2 (ja) | 自動干渉除去装置 | |
| JP2687691B2 (ja) | 交差偏波干渉除去回路 | |
| JPS6352817B2 (ja) | ||
| JPH0766843A (ja) | 搬送波再生方式 | |
| JP2513327B2 (ja) | デジタル復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |