JPH0773125B2 - 固体撮像装置およびその製造方法 - Google Patents

固体撮像装置およびその製造方法

Info

Publication number
JPH0773125B2
JPH0773125B2 JP62014248A JP1424887A JPH0773125B2 JP H0773125 B2 JPH0773125 B2 JP H0773125B2 JP 62014248 A JP62014248 A JP 62014248A JP 1424887 A JP1424887 A JP 1424887A JP H0773125 B2 JPH0773125 B2 JP H0773125B2
Authority
JP
Japan
Prior art keywords
charge transfer
polysilicon layer
transfer
manufacturing step
light receiving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP62014248A
Other languages
English (en)
Other versions
JPS63182856A (ja
Inventor
雅利 田部井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Holdings Corp
Original Assignee
Fuji Photo Film Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Photo Film Co Ltd filed Critical Fuji Photo Film Co Ltd
Priority to JP62014248A priority Critical patent/JPH0773125B2/ja
Priority to US07/148,539 priority patent/US4847692A/en
Publication of JPS63182856A publication Critical patent/JPS63182856A/ja
Publication of JPH0773125B2 publication Critical patent/JPH0773125B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66946Charge transfer devices
    • H01L29/66954Charge transfer devices with an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/148Charge coupled imagers
    • H01L27/14831Area CCD imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42396Gate electrodes for field effect devices for charge coupled devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/762Charge transfer devices
    • H01L29/765Charge-coupled devices
    • H01L29/768Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76866Surface Channel CCD
    • H01L29/76891Four-Phase CCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明はインターライントランスファ方式のCCDから成
る固体撮像装置に関し、特に転送電極の構造を改良した
固体撮像装置及びその製造方法に関する。
[従 来 例] 従来、インターライントランスファ(interline transf
er)方式のCCDから成る固体撮像装置は第12図に示すも
のがある。同図は固体撮像装置の受光領域の一部分を上
面から見たときの概略平面図であり、半導体基板の表面
側に形成されたP形不純物層(Pウェル)内に複数のn
形不純物層をマトリクス状に形成することにより、複数
のフォトダイオードPd11〜Pd1n,Pd21〜Pd2n,Pd31〜P
d3n,…が形成されている。これらのフォトダイオード
(以下、Pdijとする。但しi=1〜m,j=1〜n)の間
には電荷転送方向に信号電荷を転送するための複数の電
荷転送チャネルL1,L2,L3…(以下、これらをLjとする、
但しj=1〜n)が形成され、夫々のフォトダイオード
Pdijと電荷転送チャネルLjを除く図中の点線で囲まれた
斜線部分がチャネルストップとなっている。
電荷転送チャネルLjの上面には、水平方向に延びるポリ
シリコン層から成る複数の転送電極G1,G2,G3,…(以
下、これらをGiとする、但しi=1〜m)が並設され、
相互に隣接する4本の転送電極を1組として所謂4相駆
動方式に基づく転送クロック信号φ123が印
加されるようになっている。即ち、各行に沿って並ぶフ
ォトダイオード(例えばPd11,Pd13,…Pd1n)に対して2
本の転送電極(例えばG1,G2)が対応づけられており、
相互に隣接する転送電極は第13図に示すように部分的に
重なり合っている。このような重なり部分を設けるの
は、転送電極間にポテンシャル障壁が生じるのを防止し
て、電荷転送チャネルLjによる安定な転送を行なわせる
ためにある。
尚、各フォトダイオードPdijに発生した信号電荷はトラ
ンスファーゲートTg11,Tg12,…Tgmnを介して対応する電
荷転送チャネルLjへ出力されるようになっている。
[発明が解決しようとする問題点] しかしながらこのような固体撮像装置にあっては、相互
に隣り合う転送電極の重なり部分に鋭利な段部(第13図
のEJの部分なと)ができるために損傷を受けやすく、そ
の結果、転送電極間の耐圧が低下して製品の歩留りを下
げたり、又、このような重なり部分を必要とするので、
電荷転送方向の集積度を向上させることが困難となる等
の問題があった。
[問題点を解決するための手段] 本発明はこのような問題点に鑑みて成されたものであ
り、歩留りを向上し且つ、集積度を向上させることがで
きる固体撮像装置及びその製造方法を提供することを目
的とする。
この目的を達成するため本発明は、フォトダイオード等
から成る複数の受光素子と、これらの受光素子の間を通
って所定の電荷転送方向に延設された電荷転送チャネル
と、該電荷転送チャネルの上面に該電荷転送方向に沿っ
て並設され所定のクロック信号が印加される複数の転送
電極と、夫々の受光素子間及び電荷転送チャネル間を電
気的に分離するアイソレーションを有する固体撮像装置
において、前記転送電極の上面において前記電荷転送チ
ャネルに沿って配線され前記転送電極に供給されるクロ
ック信号を伝送するメタル配線群を備え、前記夫々の転
送電極は互いに重ならないように、かつ夫々の受光素子
の両側に位置する1対の電荷転送チャネルの上面を覆う
ように形成された1対の端部と夫々の端部を前記アイソ
レーションの上面を通って継ぐ中間部とから成り、夫々
の中間部に設けられた所定のコンタクトを介して上記メ
タル配線群の特定のメタル配線に接続されることを特徴
とする。
又、かかる固体撮像装置を形成するため、該固体撮像装
置を形成するための半導体基板内に形成された電荷転送
チャネルの上面にシリコン酸化膜を介して第1ポリシリ
コン層及び窒化膜を順次に積層し、更に、形成されるべ
き転送電極の形状に合う形状の第2ポリシリコン層を該
窒化膜の上面に形成する第1の製造工程と、該第2ポリ
シリコン層の表面にポリ酸化膜を形成する第2の製造工
程と、該ポリ酸化膜の上端面を露出させ他の表面をホト
レジスト層にて被覆する第3の製造工程と、該ポリ酸化
膜の上端部及び上記第2ポリシリコン層をエッチングに
て除去し、該ポリ酸化膜の側端部を上記窒化膜の表面に
残す第4の製造工程と、異方性エッチングにより、該ポ
リ酸化膜の側端部に被覆された部分を除く窒化膜を除去
する第5の製造工程と、残された窒化膜に被覆された部
分を除く上記第1ポリシリコン層の表面にシリコン酸化
膜を形成する第6の製造工程と、残された上記窒化膜及
びポリ酸化膜をエッチングにより除去し、該窒化膜にて
被覆されていた第1ポリシリコン層の一部分を露出させ
る第7の製造工程と、異方性エッチングにより、上記第
1ポリシリコン層の露出部分を除去することにより、第
1ポリシリコン層を複数の転送電極に分離する第8の製
造工程の各製造工程を経て、上記転送電極群を形成する
ことを特徴とする。
[実 施 例] 以下、本発明の一実施例を図面と共に説明する。まず第
1図に基づいて構造を説明すると、同図は受光領域の要
部を上面から見たときの概略平面図であり、第12図に示
した従来例の構造と同様にPウェル内に複数のn形不純
物相をマトリクス状に形成することにより複数のフォト
ダイオードPdij(i=1〜m,j=1〜n)が形成され、
夫々のフォトダイオードPdijの間には垂直方向に信号電
荷を転送するための複数の電荷転送チャネルLj(j=1
〜n)が形成されている。そして、同図中の点線で囲ま
れた斜線部分がアイソレーションとなっており、夫々の
フォトダイオードPdijで発生した信号電荷はトランスフ
ァゲートTgij(i=1〜m,j=1〜n)を介して所定の
電荷転送チャネルLjに出力される。
次に、第12図に示す従来例との相違点を述べると、上面
側から見て凹状に形成されたポリシリコン層から成る転
送電極群が設けられている。これらの転送電極の上面に
は、電荷転送チャネルL1,L2,L3…Lnに沿って延びる複数
のメタル配線a1,a2,…a2nが設けられている。メタル配
線a1,a2,…a2nは図示する様に2本を1組として夫々の
電荷転送チャネルL1〜Ln上に設けられ、更に相互に隣接
する4本(例えばa1〜a4)を1組として所謂4相駆動方
式に基づくクロック信号φ123が印加される
ようになっている。これらの転送電極はフォトダイオー
ドの配列に対して同一パターンで整然と設けられている
ので、転送電極g1,g2,g3,g4を代表して説明する。転送
電極g1は両端部が電荷転送チャネルL1,L2の上面に配置
され、これらの両端部を継いでいる中間部分がフォトダ
イオードPd12,Pd22を分離するアイソレーションの上面
に配置されている。転送電極g2は両端部が電荷転送チャ
ネルL2,L3の上面に位置し、これらの両端部を継いでい
る中間部分がフォトダイオードPd13,Pd23を分離するア
イソレーションの上面に配置されている。又、転送電極
g3は転送電極g1と同様にフォトダイオードPd22,Pd32
に、転送電極g4は転送電極g2と同様にフォトダイオード
Pd23,Pd33間に配置されている。電荷転送チャネルL2
における転送電極g1〜g4の一端は極めて狭い間隔△W
(0.02μm)でもって電気的に分離されている。そし
て、転送電極g1はコンタクトC1を介してメタル配線a3
転送電極g2はコンタクトC2を介してメタル配線a5、転送
電極g3はコンタクトC3を介してメタル配線a2、転送電極
g4はコンタンクトC4を介してメタル配線a4に夫々接続さ
れている。そして、他の転送電極についても同様な接続
によりクロック信号φ〜φが印加され、それぞれの
電荷転送チャネルLjに所謂ポテンシャル井戸が形成され
て信号電荷の転送を行なうようになっている。
第2図及び第3図は電荷転送チャネルg1,g2の近傍の断
面構造を示し、第1図中のX1−X1線矢視断面(第1図)
とX2−X2線矢視断面(第2図)を示している。いずれも
半導体基板のPウェル内に形成される電荷転送チャネル
L1の表面をシリコン酸化膜(SiO2)1で被覆し、その表
面に転送電極g1,g2,…を構成するポリシリコン層2が積
層されている。更にその上面がシリコン酸化膜(SiO2
3で被覆され、部分的にコンタクトC1,C2,…用に設けら
れた貫通部を介してポリシリコン層2とメタル配線a3,a
4,a5,…を構成するアルミニウムの配線層4とが接続さ
れている。ここで、相互に隣接する転送電極の間隔△W
は前述したように約0.2μmと極めて狭いので、転送電
極間にポテンシャル障壁を生ずることがなく、信号電荷
を安定に転送することができる。
次にかかる構造の固体撮像装置の製造工程を第4図ない
し第11図に基づいて説明する。尚、これらの図は第3図
に対応した断面構造を概略的に示し、又、これらの図
(b)は第3図に対応した部分の近傍を上面から示した
平面図である。
第4図(a),(b)に示す第1工程において、半導体
基板の表面側にPウェル、フォトダイオード用のn形不
純物層及びアイソレーション等を形成した後、シリコン
酸化膜1、第1のポリシリコン層2及び窒化膜(Si
3N4を積層する。これらの層2,5は形成すべき受光領
域のほぼ全面にわたって覆うように形成され、後述する
ように第1のポリシリコン層2を加工して転送電極g
i(i=1〜m)を形成するようになっている。
更に、窒化膜5の表面に凹状の転送電極とほぼ同形の第
2のポリシリコン層6を形成する。ここで、夫々のポリ
シリコン層6はとびとびに位置する転送電極例えば、
g1,g3,g5…の形状に合わせて形成し、他方の転送電極
g2,g4,g6,…に相当する部分は第4図(b)において点
線で示すように隙間として開けておく。更に本発明にお
いて特に重要な点は、電荷転送チャネル上の転送電極を
極めて狭い間隔△Wで並設することにあるので、同図
(b)中において斜線で示す部分がこの間隔△Wとなる
ように予めポリシリコン層6と上記隙間7が隣接する部
分の寸法精度を十分良く設計する。尚、他の部分につい
ては、適宜の形状に設計する。
第5図に示す第2工程では、気相成長(CVD)等により
第2ポリシリコン層6の表面にポリ酸化膜7を堆積さ
せ、更に上面にフォトレジスト層8を積層する。ここで
一例として、シリコン酸化膜1を250A、第1ポリシリコ
ン層2を5000A、窒化膜5を1500A、第2ポリシリコン層
6を5000A、ポリシリコン層7を0.2μm程度の厚さに設
計する。
第6図(a),(b)に示す第3工程では、フォトレジ
スト層8のうち夫々の第2ポリシリコン層6の幅と同程
度の範囲をエッチングにより除去し、ポリ酸化膜7の上
端面を露出させる。
第7図(a),(b)に示す第4工程では、ポリ酸化膜
7の上端部をエッチングにより除去し、更に第2ポリシ
リコン層6もエッチングにより除去し、窒化膜5を露出
させる。これによりポリ酸化膜7の側端部が約0.2μm
の幅で窒化膜5の上面に残る。
第8図に示す第5工程では、CF4+10%程度の酸素から
成るガスを用いて異方性エッチングを行ない、窒化膜5
のうちの露出部分を除去する。これにより、ポリ酸化膜
7の下に約0.2μmの幅で窒化膜5が残る。
第9図に示す第6工程では、ウェット酸化等により第1
ポリシリコン層2の表面にシリコン酸化膜(Si2O)9を
形成する。この時、窒化膜5で被覆されている部分には
シリコン酸化膜9が形成されない。
第10図に示す第7工程では、エッチングにより窒化膜5
及びポリ酸化膜7を除去する。この時、シリコン酸化膜
9の表面が若干エッチングされるが図示するように残
り、第1ポリシリコン層2のうちのシリコン酸化膜9で
被覆されていない部分が露出する。
第11図に示す第8工程では、異方性エッチングにより第
1ポリシリコン層2のうちの露出部分を除去し、約0.2
μmの幅△Wの溝部10を形成する。この溝部10が形成さ
れたことにより、転送電極g1,g2,g3,…の相互分離が達
成される。そして、シリコン酸化膜9を除去した後、第
1ポリシリコン層2のうち例えばフォトダイオード等の
上面に残った不要部分等をエッチングにより除去し第1
図に示すような形状の転送電極群を形成する。
次の最終工程では、転送電極群の上面をシリコン酸化膜
で被覆した後、第2図及び第3図に示すようなメタル配
線及びコンタクトを形成し、夫々の転送電極にクロック
信号φ〜φを印加することができるようにする。
このように、この実施例によれば、一層のポリシリコン
層2を極めて狭い間隔△Wで分離することにより転送電
極を形成することがでるため、従来のような転送電極の
重なり部分が不要となり、歩留りの向上と、高集積化が
可能となる。
又、メタル配線a1,a2,…a2nは相互に交差することがな
く一層で形成することができるので、転送電極を形成す
るポリシリコン層も一層で済むことと相俟て製造工程を
簡素化することができ、設計精度の向上と歩留り向上を
図ることができる。
更に、メタル配線群と転送電極群を接続するコンタクト
をアイソレーション領域上に設けることができる構造と
なっており、例えば電荷転送チャネル上においてコンタ
クトを設けるような構造ではないので、安定な転送動作
を行なわせることができると共に歩留りを向上すること
ができる。
尚、この実施例では、第1の工程(第4図参照)におい
て、まず転送電極g1,g3,g5,…に対応するように第2ポ
リシリコン層6を設けたが、逆に他方の転送電極g2,g4,
g6,…に対応するように第2ポリシリコン層6を設ける
ようにしても同様の転送電極群を形成することができ
る。
[発明の効果] 以上説明したように本発明によれば、同一平面上に配設
されるポリシリコン層を極めて狭い間隔で分離して複数
の転送電極を形成することができるので、集積度を向上
させることができ、更に従来のような重なり部分が無い
ため耐圧の問題が解消されて歩留りの向上を図ることが
できる。更にクロック信号を伝送するためのメタル配線
も同一平面上に配設されるので多層配線が不要となり製
造工程を簡素化することができる。
【図面の簡単な説明】
第1図は本発明による固体撮像装置の一実施例を構造を
上面側より示した平面図、第2図は第1図のX1−X1線矢
視断面図、第3図は第1図のX2−X2線矢視断面図、第4
図ないし第11図は第1図に示す固体撮像装置の製造工程
を説明するために第3図の断面図に対応して示した断面
図及びその近傍の構造を上面側より見たときの平面図、
第12図は従来の固体撮像装置の構造を上面側から示した
平面図、第13図は第12図のX−X線矢視断面図である。 Pd11,Pd12,Pd13,…:フォトダイオード g1,g2,g3,g4,…:転送電極 L1,L2,L3,…:電荷転送チャネル a1,a2,a3,a4,a5,a6…:メタル配線 C1,C2,C3,C4…:コンタクト 1,3,9:シリコン酸化膜 2:第1ポリシリコン層 4:配線層 5:窒化膜 6:第2ポリシリコン層 7:ポリ酸化膜 8:フォトレジスト層 10:溝部

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】複数の受光素子と、 これら受光素子の間を通って所定の電荷転送方向に延設
    された電荷転送チャネルと、 該電荷転送チャネルの上面に該電荷転送方向に沿って並
    設され所定のクロック信号が印加される複数の転送電極
    と、 夫々の受光素子間及び電荷転送チャネル間を電気的に分
    離するアイソレーションを有する固体撮像装置におい
    て、 前記転送電極の上面において前記電荷転送チャネルに沿
    って配線され前記転送電極に供給されるクロック信号を
    伝送するメタル配線群を備え、 前記夫々の転送電極は互いに重ならないように、かつ夫
    々の受光素子の両側に位置する1対の電荷転送チャネル
    の上面を覆うように形成された1対の端部と夫々の端部
    を前記アイソレーションの上面を通って継ぐ中間部とか
    ら成り、夫々の中間部に設けられた所定のコンタクトを
    介して上記メタル配線群の特定のメタル配線に接続され
    ることを特徴とする固体撮像装置。
  2. 【請求項2】前記メタル配線群は、2本を1組として夫
    々の電荷転送チャネルの上面に延設されることを特徴と
    する特許請求の範囲第1項記載の固体撮像装置。
  3. 【請求項3】複数の受光素子と、 これら受光素子の間を通って所定の電荷転送方向に延設
    された電荷転送チャネルと、 該電荷転送チャネルの上面に該電荷転送方向に沿って並
    設され所定のクロック信号が印加される複数の転送電極
    と、 夫々の受光素子間及び電荷転送チャネル間を電気的に分
    離するアイソレーションと、 上記転送電極の上面において上記電荷転送チャネルに沿
    って配線され該転送電極に供給されるクロック信号を伝
    送するメタル配線群を備え、 前記夫々の転送電極は互いに重ならないように、かつ夫
    々の受光素子の両側に位置する1対の電荷転送チャネル
    の上面を覆うように形成された1対の端部と夫々の端部
    を前記アイソレーションの上面を通って継ぐ中間部とか
    ら成り、夫々の中間部に設けられた所定のコンタクトを
    介して上記メタル配線群の特定のメタル配線に接続され
    る固体撮像装置において、該固体撮像装置を形成するた
    めの半導体基板内に形成された電荷転送チャネルの上面
    にシリコン酸化膜を介して第1ポリシリコン層及び窒化
    膜を順次に積層し、更に、形成されるべき転送電極の形
    状に合う形状の第2ポリシリコン層を該窒化膜の上面に
    形成する第1の製造工程と、 該第2ポリシリコン層の表面にポリ酸化膜を形成する第
    2の製造工程と、 該ポリ酸化膜の上端面を露出させ他の表面をホトレジス
    ト層にて被覆する第3の製造工程と、 該ポリ酸化膜の上端部及び上記第2ポリシリコン層をエ
    ッチングにて除去し、該ポリ酸化膜の側端部を上記窒化
    膜の表面に残す第4の製造工程と、 異方性エッチングにより、該ポリ酸化膜の側端部に被覆
    された部分を除く窒化膜を除去する第5の製造工程と、 残された窒化膜に被覆された部分を除く上記第1ポリシ
    リコン層の表面にシリコン酸化膜を形成する第6の製造
    工程と、 残された上記窒化膜及びポリ酸化膜をエッチングにより
    除去し、該窒化膜にて被覆されていた第1ポリシリコン
    層の一部分を露出させる第7の製造工程と、 異方性エッチングにより上記第1ポリシリコン層の露出
    部分を除去することにより、第1ポリシリコン層を複数
    の転送電極に分離する第8の製造工程の各製造工程を経
    て、上記転送電極群を形成することを特徴とする固体撮
    像装置の製造方法。
JP62014248A 1987-01-26 1987-01-26 固体撮像装置およびその製造方法 Expired - Fee Related JPH0773125B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP62014248A JPH0773125B2 (ja) 1987-01-26 1987-01-26 固体撮像装置およびその製造方法
US07/148,539 US4847692A (en) 1987-01-26 1988-01-26 Solid-state image pickup device with CCDS in an interline transfer system and improved charge transfer electrode structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62014248A JPH0773125B2 (ja) 1987-01-26 1987-01-26 固体撮像装置およびその製造方法

Publications (2)

Publication Number Publication Date
JPS63182856A JPS63182856A (ja) 1988-07-28
JPH0773125B2 true JPH0773125B2 (ja) 1995-08-02

Family

ID=11855786

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62014248A Expired - Fee Related JPH0773125B2 (ja) 1987-01-26 1987-01-26 固体撮像装置およびその製造方法

Country Status (1)

Country Link
JP (1) JPH0773125B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4680655B2 (ja) * 2005-04-01 2011-05-11 パナソニック株式会社 固体撮像装置及びその製造方法

Also Published As

Publication number Publication date
JPS63182856A (ja) 1988-07-28

Similar Documents

Publication Publication Date Title
US4847692A (en) Solid-state image pickup device with CCDS in an interline transfer system and improved charge transfer electrode structure
JP3225939B2 (ja) 固体撮像装置及びその製造方法
US8664032B2 (en) Method of producing a solid-state image sensing device including solid-state image sensor having a pillar-shaped semiconductor layer
US5521405A (en) Charge transfer device with two-phase two-layered electrode structure and method for fabricating the same
JPH10135439A (ja) 固体撮像装置とその製造方法
JP3272941B2 (ja) 固体撮像素子およびその製造方法
JPH0719883B2 (ja) 固体撮像装置及びその製造方法
JPH0773125B2 (ja) 固体撮像装置およびその製造方法
KR970054421A (ko) 고체촬상소자 및 그 제조방법
JPH0724304B2 (ja) 固体撮像装置および製造方法
JPH0719884B2 (ja) 固体撮像装置及びその製造方法
JP3011232B2 (ja) 固体撮像素子及びその製造方法
KR100697793B1 (ko) 반도체 촬상 장치
JP3028823B2 (ja) 電荷結合素子およびこれを用いた固体撮像装置
JP3394878B2 (ja) 固体撮像装置の製造方法
US5406101A (en) Horizontal charge coupled device
JP2626073B2 (ja) 固体撮像素子
JPH0687481B2 (ja) アイソレ−シヨンの製造方法
JPH06296008A (ja) 固体撮像素子の製造方法
JP2522250B2 (ja) 電荷転送装置
JPH0465165A (ja) 電荷結合装置およびその製造方法
JPH0831587B2 (ja) 固体撮像素子の製造方法
JP2867469B2 (ja) 電荷転送装置及びその製造方法
JPH08222720A (ja) 固体撮像装置およびその製造方法
JP2002110959A (ja) 固体撮像装置およびその製造方法

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees