JPH0771263B2 - タイムベ−スコレクタ装置 - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明はVTRや、光ディスク等の録画された映像信号を
再生する時に生じる時間軸のエラーを補正するタイムベ
ースコレクタ装置に関する。

従来の技術 第２図は従来のタイムベースコレクタ装置の構成を示し
ている。第２図において、ａはVTR等の映像信号入力、
１は、入力信号のバッファーアンプ、２はアナログ映像
信号をディジタル信号に変換するA/D変換回路、３は、
ディジタル信号を記憶するメモリ回路、４はディジタル
信号をアナログ信号に変換するD/A変換回路、５は、出
力信号のバッファーアンプ、ｂは、映像信号出力であ
る。また、６は、入力映像信号から同期信号とクロック
パルスを発生するライトクロック発生回路、ｃは、基準
信号入力であり、９は、基準信号のバッファーアンプ、
８は、基準信号から同期信号とクロックパルスを作るリ
ードクロック発生回路、７は、ライトクロックとリード
クロックからメモリのアドレスや、タイミングパルスを
発生するアドレスタイミング発生回路である。

次に上記従来例の動作について説明する。第２図におい
て、入力映像信号ａはバッファーアンプ１を通り、A/D
変換回路２で変換されてラインメモリーから成るメモリ
ー回路３に書き込まれる。またライトクロック発生回路
６では、入力映像信号ａのジッターに追従したクロック
を発生する。一方、基準信号入力ｃらの信号はバッファ
ーアンプ９を通り、リードクロック発生回路８に入力さ
れ基準信号に同期したクロックを発生する。アドレスタ
イミング発生回路７では、ライトクロックから入力映像
信号のジッターに追従したライトアドレスを発生し、リ
ードクロックからは基準信号に同期したリードアドレス
を発生し、メモリ回路３に供給する。リードクロック発
生回路８により読み出されたディジタル信号は、D/A変
換回路４でアナロク信号に変換され、バッファーアンプ
５を通り、映像信号ｂとして出力される。

発明が解決しようとする問題点 しかしながら、VTRを、サーチモードや、ポーズモード
で使用した場合、信号は、１垂直同期期間中の水平同期
の数が異なるため、通常の回路では出力画面が上下に変
動したり、垂直ブランキングが画面の中央に出たりす
る。このためサーチモードや、ポーズモードで安定な画
像を出すためには、ライトクロック発生回路や、アドレ
スタイミング発生回路が複雑になるという問題があっ
た。

本発明はこのような従来の問題を解決するものであり、
回路を複雑にすることなく、どのようなVTRでも安定な
映像信号を出力する優れたタイムベースコレクタ装置を
提供することを目的とするものである。

問題点を解決するための手段 本発明は上記目的を達成するために、入力映像信号か
ら、ライトアドレスのずれを検出するライトアドレスず
れ検出回路と、ずれ検出信号によって、入力映像信号を
出力にバイパスするバイパス回路とをタイムベースコレ
クタ装置に附加するように構成したものである。

作用 本発明は上記のような構成により次のような効果を有す
る。すなわち、入力信号がVTRのサーチモードの時は、
ライトアドレスと入力信号の垂直同期の間にずれを生
じ、ライトアドレスのずれ検出回路が動作し、それによ
ってバイパス回路が動作して入力信号がそのまま出力さ
れるのでモニタ上には安定なサーチ画像を映し出すこと
ができる。更に電源投入時や、ライトアドレスが不安定
な時もバイパスされるため乱れた画像を出力することが
ない。

実施例 第１図は本発明の一実施例の構成を示すものである。第
１図において、10は、ライトアドレスのずれを検出する
ライトアドレスずれ検出回路であり、11は、入力信号を
出力にバイパスするバイパス回路である。他の第２図と
同様の番号、記号は同一の名称を表わすものとする。上
記ライトアドレスずれ検出回路10は、たとえばＤタイプ
フリップフロップで構成される。このＤタイプフリップ
フロップのＤ端子にライトアドレスの垂直同期信号の窓
信号を入力し、CK入力端子に入力映像信号の垂直同期信
号を入力すると、ライトアドレスの垂直同期信号の窓信
号の中に入力映像信号の垂直同期信号があれば、Ｑ端子
の出力はハイレベルになり、ライトアドレスの垂直同期
信号の窓信号の外に入力映像信号の垂直同期信号があれ
ば、Ｑ端子の出力はローレベルになる。このＱ端子の出
力信号をバイパス回路の切替信号として使用できる。

次に上記実施例の入力信号がサーチモードの時の動作に
ついて説明する。上記実施例において、入力信号ａがサ
ーチモードの時は、１垂直同期期間中の水平同期数が通
常動作と異なるため、アドレスタイミング回路９のライ
トアドレスと入力映像信号の垂直同期との間にずれを生
ずる。すなわち、たとえばVTRの通常再生動作時とサー
チモード再生時とで、１垂直同期期間の水平同期数が異
なることを利用してVTRがサーチモードで動作したこと
を自動的に判定するものである。そこでライトアドレス
ずれ検出回路10が動作し、バイパス回路11が動作して、
入力信号ａは出力にバイパスされる。

このように上記実施例によれば、サーチモードの時はラ
イトアドレスがずれを生じ、D/A変換回路の出力では、
映像信号は垂直同期信号に対して変動していたり、乱れ
を生じているが、映像信号出力では、バイパス回路が動
作しているため、入力信号がそのまま出力され、映像に
は、上下の変動や、乱れを生じないという利点を有す
る。また上記実施例によれば、ライトアドレスがずれな
いようにするための複雑な回路を必要とせず、回路規模
が小さくてすむという利点を有する。

発明の効果 本発明は上記実施例で明らかなごとく、サーチモード時
のアドレスのずれを検出して、入力信号を出力側にバイ
パスするように構成したので、サーチモード時に映像が
乱れることなく、しかもこのような回路が簡単な構成で
実現出来るという利点を有する。

【図面の簡単な説明】

第１図は本発明の一実施例におけるタイムベースコレク
タ装置のブロック図であり、第２図は従来のタイムベー
スコレクタ装置のブロック図である。 １……バッファーアンプ、２……A/D変換回路、３……
メモリ回路、４……D/A変換回路、５……バッファーア
ンプ、６……ライトクロック発生回路、７……アドレス
タイミング発生回路、８……リードクロック発生回路、
９……バッファーアンプ、10……ライトアドレスずれ検
出回路、11……バイパス回路、ａ……映像信号入力、ｂ
……映像信号出力、ｃ……基準信号入力。

Claims (1)

【特許請求の範囲】
1. 【請求項１】入力映像信号をA/D変換し、メモリを介し
   て時間軸のエラーを補正した上で再びD/A変換して出力
   映像信号を得るに際して、前記入力映像信号がサーチモ
   ードの時には、前記メモリのライトアドレスと入力映像
   信号の間の同期ずれをライトアドレス検出回路により検
   出し、前記A/D変換とD/A変換の間の回路をバイパスして
   入力映像信号を出力するようにしたタイムベースコレク
   タ装置。