JPH0770965B2 - Semiconductor integrated circuit - Google Patents

Semiconductor integrated circuit

Info

Publication number
JPH0770965B2
JPH0770965B2 JP9649285A JP9649285A JPH0770965B2 JP H0770965 B2 JPH0770965 B2 JP H0770965B2 JP 9649285 A JP9649285 A JP 9649285A JP 9649285 A JP9649285 A JP 9649285A JP H0770965 B2 JPH0770965 B2 JP H0770965B2
Authority
JP
Japan
Prior art keywords
circuit
input
reference voltage
analog
semiconductor integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP9649285A
Other languages
Japanese (ja)
Other versions
JPS61255117A (en
Inventor
淳 飯田
豊 丸尾
靖雅 中島
正雄 進藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP9649285A priority Critical patent/JPH0770965B2/en
Publication of JPS61255117A publication Critical patent/JPS61255117A/en
Publication of JPH0770965B2 publication Critical patent/JPH0770965B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体集積回路に関し、特に、アナログ演算回
路を含む半導体集積回路に関する。
The present invention relates to a semiconductor integrated circuit, and more particularly to a semiconductor integrated circuit including an analog arithmetic circuit.

〔発明の概要〕[Outline of Invention]

本発明は、アナログ演算回路を含む半導体集積回路にお
いて、互いに独立な信号入力端子および出力端子を有す
る複数のアナログ演算回路の基準電圧入力回路をスイッ
チドキャパシタ回路によって構成することにより、同一
のアナログ基準電圧発生回路から各アナログ演算回路で
必要とする任意の基準電圧への変換を基準電圧入力回路
に含まれる容量の容量値の変更だけで行なうことが可能
であり、電圧変換回路が不要で、しかも基準電圧発生回
路の共用化により、高集積化と低消費電力化を同時に実
現可能とするものである。
According to the present invention, in a semiconductor integrated circuit including an analog operation circuit, the reference voltage input circuit of a plurality of analog operation circuits having signal input terminals and output terminals independent of each other is configured by a switched capacitor circuit, so that the same analog reference voltage is obtained. It is possible to perform conversion from the voltage generation circuit to any reference voltage required by each analog operation circuit by simply changing the capacitance value of the capacitance included in the reference voltage input circuit, and no voltage conversion circuit is required. By sharing the reference voltage generation circuit, high integration and low power consumption can be realized at the same time.

〔従来技術〕[Prior art]

従来の半導体集積回路において、互いに独立した信号入
力端子および出力端子を有する複数のアナログ演算回路
に異なる基準電圧を供給する場合の最も一般的な供給方
法を第2図に示す。
FIG. 2 shows the most common supply method for supplying different reference voltages to a plurality of analog arithmetic circuits having independent signal input terminals and output terminals in a conventional semiconductor integrated circuit.

本図に示す回路構成では、基準電圧発生回路1の出力電
圧aの互いに独立した信号入力端子3i(以下i=1〜n,
n;整数とする。)および出力端子7iを有するアナログ演
算回路6iで必要とする基準電圧biに変換するための電圧
レベル変換回路8iが基準電圧発生源1とアナログ演算回
路6iとの間に介在する。
In the circuit configuration shown in the figure, the signal input terminals 3i (hereinafter i = 1 to n, which are independent of each other) of the output voltage a of the reference voltage generation circuit 1 are
n; be an integer. ) And the voltage level converting circuit 8i for converting the reference voltage b i required in the analog operation circuit 6i is interposed between the reference voltage generation source 1 and the analog operation circuit 6i having an output terminal 7i.

〔発明が解決しようとする問題点及び目的〕[Problems and Objectives to be Solved by the Invention]

しかし、前述の従来技術では、レベル変換を行なうこと
による回路規模の増大が生ずるばかりではなく、基準電
圧レベルの増幅やインピーダンス変換のために演算増幅
器が必要であったり、抵抗分割等による消費電力の増大
があるため、各アナログ演算回路において使用可能な基
準電圧の範囲が制限されダイナミックレンジがせまくな
る場合があるなどの問題点を有していた。
However, in the above-mentioned conventional technique, not only the circuit scale increases due to the level conversion, but also an operational amplifier is required for amplification of the reference voltage level and impedance conversion, and power consumption due to resistance division or the like increases. Due to the increase, there has been a problem that the range of the reference voltage that can be used in each analog arithmetic circuit is limited and the dynamic range becomes narrow.

本発明はかかる問題点を大幅に改善するもので、その目
的とするところは、互いに独立な信号入力端子および出
力端子を有する複数のアナログ演算回路に供給すべき任
意の基準電圧を同一の基準電圧発生回路を共用しつつ、
しかも従来のようなレベル変換回路の介在なしに実現す
ることにより、高集積化と低消費電力化が同時に可能な
半導体集積回路を提供することにある。
The present invention greatly improves such a problem, and an object of the present invention is to set an arbitrary reference voltage to be supplied to a plurality of analog arithmetic circuits having mutually independent signal input terminals and output terminals to the same reference voltage. While sharing the generation circuit,
Moreover, the object is to provide a semiconductor integrated circuit capable of achieving high integration and low power consumption at the same time by realizing without the intervention of a level conversion circuit as in the prior art.

〔問題を解決するための手段〕[Means for solving problems]

本発明の半導体集積回路は、複数の入力端子を有するア
ナログ演算回路を有する半導体集積回路において、容量
素子を回路の構成要素として有するスイッチドキャパシ
タ回路で構成されその出力端子を第1のアナログ演算回
路の第1の入力端子に接続される第1の入力回路と、容
量素子を回路の構成要素として有するスイッチドキャパ
シタ回路で構成されその出力端子を前記第1のアナログ
演算回路の第2の入力端子に接続される第2の入力回路
と、容量素子を回路の構成要素として有するスイッチド
キャパシタ回路で構成されその出力端子を第2のアナロ
グ演算回路の第1の入力端子に接続される第3の入力回
路と、容量素子を回路の構成要素として有するスイッチ
ドキャパシタ回路で構成されその出力端子を前記第2の
アナログ演算回路の第2の入力端子に接続される第4の
入力回路と、前記第2の入力回路及び前記第4の入力回
路の入力端子に基準電圧を印加する基準電圧源とを有す
ることを特徴とする。
The semiconductor integrated circuit of the present invention is a semiconductor integrated circuit having an analog arithmetic circuit having a plurality of input terminals, and is a switched capacitor circuit having a capacitive element as a component of the circuit, and its output terminal is a first analog arithmetic circuit. A first input circuit connected to the first input terminal of the switch and a switched capacitor circuit having a capacitive element as a component of the circuit, the output terminal of which is the second input terminal of the first analog arithmetic circuit. A third input circuit connected to the first input terminal of the second analog arithmetic circuit, and a second input circuit connected to the second analog operation circuit, and a switched capacitor circuit having a capacitive element as a component of the circuit. An input circuit and a switched capacitor circuit having a capacitive element as a component of the circuit, the output terminal of which is the second analog operation circuit. A fourth input circuit connected to the second input terminal, and having a reference voltage source for applying the second input circuit and the reference voltage to the input terminal of the fourth input circuit.

〔作用〕[Action]

本発明の上記の構成によれば、各アナログ演算回路の基
準電圧入力端子に接続する入力回路に含まれる容量の容
量値を変更することにより、基準電圧入力回路を介して
アナログ演算回路に流入する電荷の制御が行なわれ、等
価的に任意の基準電圧が基準電圧入力端子に印加された
のと同等であると見なすことができ、さらに入力回路の
アナログスイッチを動作させるタイミングにより、印加
電圧の極性についても、その正転あるいは反転が可能で
あるなど、従来必要としたレベル変換回路は全く不要と
なり、しかも基準電圧の共用化が可能なため、回路規模
の軽減と同時に低消費電力化を実現するものである。
According to the above configuration of the present invention, by changing the capacitance value of the capacitance included in the input circuit connected to the reference voltage input terminal of each analog arithmetic circuit, it flows into the analog arithmetic circuit via the reference voltage input circuit. The charge is controlled, and it can be regarded equivalently that any reference voltage is equivalent to being applied to the reference voltage input terminal, and the polarity of the applied voltage depends on the timing of operating the analog switch of the input circuit. Also, the level conversion circuit required in the past is not necessary at all, and the reference voltage can be shared, so that the circuit scale can be reduced and the power consumption can be reduced. It is a thing.

〔実施例〕〔Example〕

第1図(a)は本発明の実施例による基準電圧の供給方
法を示す図であり、互いに独立な信号入力端子および出
力端子が2個の場合である。また、第1図(b)は、第
1図(a)のアナログ演算回路の入力回路部分を示す図
である。
FIG. 1 (a) is a diagram showing a method of supplying a reference voltage according to an embodiment of the present invention, which is a case where two signal input terminals and two output terminals are independent of each other. Further, FIG. 1 (b) is a diagram showing an input circuit portion of the analog arithmetic circuit of FIG. 1 (a).

以下、実施例に基づき詳細に説明する。Hereinafter, detailed description will be given based on examples.

第1図(a)において、基準電圧発生回路1の出力信号
aは、互いに独立な信号入力端子31,32および出力端子7
1,72を有するアナログ演算回路61,62,の基準電圧入力端
子21,22を介して基準電圧入力回路51,52へ入力される。
このとき、第1図(b)に示す回路においてアナログス
イッチS1〜S8を適当なタイミングで開閉すれば、入力容
量B1およびB2に充電された電荷Vin,C1,Vr・C2(ここでC
1,C2はB1,B2の容量値、Vinは入力信号電圧、Vrは基準電
圧発生回路の出力電圧である)は、演算増幅器Aの帰還
容量B0への転送電荷としては、 となるため、 アナログ演算回路の入力容量比(C2/C1)を変更するこ
とにより等価的なVrを任意に変更することができる。
In FIG. 1A, the output signal a of the reference voltage generating circuit 1 is the signal input terminals 31 and 32 and the output terminal 7 which are independent of each other.
It is inputted to the reference voltage input circuits 51, 52 via the reference voltage input terminals 21, 22 of the analog arithmetic circuits 61, 62 having 1, 72.
At this time, if the opening and closing an analog switch S1~S8 at appropriate timing in the circuit shown in Fig. 1 (b), is charged to the input capacitance B 1 and B 2 charge V in, C 1, V r · C 2 (Where C
1, C 2 is the capacitance value of B 1, B 2, the V in the input signal voltage, Vr is the output voltage of the reference voltage generating circuit), as the transfer charge to the feedback capacitor B 0 of the operational amplifier A, Therefore, the equivalent Vr can be arbitrarily changed by changing the input capacitance ratio (C 2 / C 1 ) of the analog arithmetic circuit.

従って、本発明の回路構成においては従来のような電圧
変換回路がなくても入力回路の容量値を変更するのみで
任意にみかけ上の基準電圧を設定することが可能であ
り、同一の基準電圧発生回路を共用することができる。
Therefore, in the circuit configuration of the present invention, the apparent reference voltage can be arbitrarily set only by changing the capacitance value of the input circuit without the conventional voltage conversion circuit. The generation circuit can be shared.

〔発明の効果〕〔The invention's effect〕

以上述べたように本発明によれば、同一の基準電圧発生
回路を共用しつつ従来必要とした電圧レベル変換回路が
全く不要となるばかりでなく、各アナログ演算回路で最
適な基準電圧を設定できるため、ダイナミックレンジの
低下がないなど、回路規模が小さくしかも低消費電力化
が可能なため集積化に有利である。
As described above, according to the present invention, not only the voltage level conversion circuit which has been conventionally required is not required at all while sharing the same reference voltage generation circuit, but also the optimum reference voltage can be set in each analog operation circuit. Therefore, the circuit size is small such that the dynamic range is not reduced, and the power consumption can be reduced, which is advantageous for integration.

尚、本発明の実施例では、互いに独立した信号入力端子
および出力端子が2個の場合の一例について述べたが、
本発明の主旨を逸脱しない範囲で他にもいろいろな場合
が考えられ、アナログ演算回路についても、その回路伝
達関数については限定されるものではない。
In the embodiment of the present invention, an example in which there are two signal input terminals and two output terminals independent of each other has been described.
Various other cases are conceivable without departing from the gist of the present invention, and the circuit transfer function of the analog arithmetic circuit is not limited.

【図面の簡単な説明】[Brief description of drawings]

第1図(a)は、本発明の実施例を示す図。 第1図(b)は、第1図(a)におけるアナログ演算回
路の入力回路部を示す図。 第2図は、アナログ演算回路に任意の基準電圧を供給す
る場合の従来例を示す図。 1……基準電圧発生回路 2,2i……アナログ演算回路の基準電圧入力端子 3,3i……アナログ演算回路の信号入力端子 41,42……アナログ演算回路の信号入力回路 51,52……アナログ演算回路の基準電圧入力回路 6,6i……アナログ演算回路 7i……アナログ演算回路の出力端子 8i……(電圧)レベル変換回路 a……基準電圧発生回路の出力電圧 bi……(電圧)レベル変換回路の出力電圧 B0,B1,B2……容量 S1,S2,S3,S4,S5,S6,S7,S8……アナログスイッチ A……演算増幅器
FIG. 1A is a diagram showing an embodiment of the present invention. FIG. 1 (b) is a diagram showing an input circuit section of the analog arithmetic circuit in FIG. 1 (a). FIG. 2 is a diagram showing a conventional example in the case of supplying an arbitrary reference voltage to the analog arithmetic circuit. 1 ... Reference voltage generation circuit 2,2i ...... Reference voltage input terminal for analog operation circuit 3,3i ...... Signal input terminal for analog operation circuit 41,42 …… Signal input circuit for analog operation circuit 51,52 …… Analog Reference voltage input circuit for arithmetic circuit 6,6i …… Analog arithmetic circuit 7i …… Output terminal of analog arithmetic circuit 8i …… (voltage) level conversion circuit a …… Output voltage of reference voltage generation circuit bi …… (voltage) level Output voltage of conversion circuit B 0 , B 1 , B 2 ...... Capacity S 1 , S 2 , S 3 , S 4 , S 5 , S 6 , S 7 , S 8 ...... Analog switch A ...... Operational amplifier

───────────────────────────────────────────────────── フロントページの続き (72)発明者 進藤 正雄 長野県諏訪市大和3丁目3番5号 株式会 社諏訪精工舎内 (56)参考文献 特開 昭61−39615(JP,A) 実開 昭56−85463(JP,U) ─────────────────────────────────────────────────── ─── Continuation of the front page (72) Inventor Masao Shindo 3-5 Yamato, Suwa City, Nagano Prefecture Suwa Seikosha Co., Ltd. (56) Reference JP-A-61-39615 (JP, A) 56-85463 (JP, U)

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】複数の入力端子を有するアナログ演算回路
を有する半導体集積回路において、 容量素子を回路の構成要素として有するスイッチドキャ
パシタ回路で構成されその出力端子を第1のアナログ演
算回路の第1の入力端子に接続される第1の入力回路
と、 容量素子を回路の構成要素として有するスイッチドキャ
パシタ回路で構成されその出力端子を前記第1のアナロ
グ演算回路の第2の入力端子に接続される第2の入力回
路と、 容量素子を回路の構成要素として有するスイッチドキャ
パシタ回路で構成されその出力端子を第2のアナログ演
算回路の第1の入力端子に接続される第3の入力回路
と、 容量素子を回路の構成要素として有するスイッチドキャ
パシタ回路で構成されその出力端子を前記第2のアナロ
グ演算回路の第2の入力端子に接続される第4の入力回
路と、 前記第2の入力回路及び前記第4の入力回路の入力端子
に基準電圧を印加する基準電圧源とを有することを特徴
とする半導体集積回路。
1. A semiconductor integrated circuit having an analog arithmetic circuit having a plurality of input terminals, which is constituted by a switched capacitor circuit having a capacitive element as a constituent element of the circuit, and whose output terminal is the first analog arithmetic circuit. A first input circuit connected to an input terminal of the switch and a switched capacitor circuit having a capacitive element as a component of the circuit, the output terminal of which is connected to the second input terminal of the first analog operation circuit. And a third input circuit having a switched capacitor circuit having a capacitive element as a component of the circuit and having an output terminal connected to the first input terminal of the second analog operation circuit. A switched capacitor circuit having a capacitive element as a component of the circuit, the output terminal of which is the second input of the second analog operation circuit. A semiconductor integrated circuit comprising: a fourth input circuit connected to a terminal; and a reference voltage source that applies a reference voltage to the input terminals of the second input circuit and the fourth input circuit.
JP9649285A 1985-05-07 1985-05-07 Semiconductor integrated circuit Expired - Lifetime JPH0770965B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9649285A JPH0770965B2 (en) 1985-05-07 1985-05-07 Semiconductor integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9649285A JPH0770965B2 (en) 1985-05-07 1985-05-07 Semiconductor integrated circuit

Publications (2)

Publication Number Publication Date
JPS61255117A JPS61255117A (en) 1986-11-12
JPH0770965B2 true JPH0770965B2 (en) 1995-07-31

Family

ID=14166580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9649285A Expired - Lifetime JPH0770965B2 (en) 1985-05-07 1985-05-07 Semiconductor integrated circuit

Country Status (1)

Country Link
JP (1) JPH0770965B2 (en)

Also Published As

Publication number Publication date
JPS61255117A (en) 1986-11-12

Similar Documents

Publication Publication Date Title
US20020067207A1 (en) Operational amplifier
JP2762868B2 (en) Voltage comparison circuit
JPH09312968A (en) Charge pump circuit
KR100704859B1 (en) Multi-reference, high-accuracy switching amplifier
JP3090189B2 (en) Amplifier circuit
JPS61273796A (en) Sample holding circuit array
JPH0770965B2 (en) Semiconductor integrated circuit
JPH06232706A (en) Comparator
JPH0199433A (en) Balanced bipolar current source circuit
JP2743804B2 (en) Reference voltage generation circuit
JPS6313203B2 (en)
JPH067367Y2 (en) Voltage / current generator
JP3508333B2 (en) Constant voltage circuit
JP3012558B2 (en) Power supply circuit
JPH04340112A (en) Voltage feedback circuit and constant voltage circuit using the voltage feedback circuit
JP6988221B2 (en) Semiconductor integrated circuit
JP2678669B2 (en) Reference voltage input circuit
JP2725290B2 (en) Power amplifier circuit
JPH0524971Y2 (en)
JPH0211018A (en) Analog data input device
JPH0736506B2 (en) Voltage comparator
JPH1188130A (en) Waveform shaping circuit
JPH05161346A (en) Dc-dc converter
JPH0269016A (en) Comparator
JP2000099171A (en) Power source circuit

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term