JPH0770837B2 - 多層配線を有する電子パッケージ基板及び方法 - Google Patents

多層配線を有する電子パッケージ基板及び方法

Info

Publication number
JPH0770837B2
JPH0770837B2 JP5090132A JP9013293A JPH0770837B2 JP H0770837 B2 JPH0770837 B2 JP H0770837B2 JP 5090132 A JP5090132 A JP 5090132A JP 9013293 A JP9013293 A JP 9013293A JP H0770837 B2 JPH0770837 B2 JP H0770837B2
Authority
JP
Japan
Prior art keywords
channels
wiring
unused
signal lines
conductors
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP5090132A
Other languages
English (en)
Other versions
JPH0653351A (ja
Inventor
ジョージ・クラウダー
ロジャー・アラン・リペンス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JPH0653351A publication Critical patent/JPH0653351A/ja
Publication of JPH0770837B2 publication Critical patent/JPH0770837B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は回路基板或いは集積回路
モジュール上における平行導体間の結合ノイズの低減に
関する。
【０００２】
【従来の技術】高性能集積回路パッケージ、及び特に多
層プリント回路基板を有するパッケージ内において、配
線プレーンには、典型的には多数の導体が互いに平行に
密接して配置される。導体数を増加させる絶縁パッケー
ジ形成のための絶え間ぬ努力が費やされている。これは
しばしば、導体の交差部分をより小径化し、中心間距離
をより接近させることにより達成される。多層基板では
導体の増加は単位厚み当たりの回路層数を増加すること
によっても一般に実現される。
【０００３】ＶＬＳＩチップ、チップ・キャリア、回路
カード、及び回路基板などの様々なレベルのパッケージ
ングにおいて導体密度が増加すると、導体間の結合ノイ
ズ或いはクロス・トークの問題が顕著化する。このノイ
ズは他の平行に走り活動化される導体を流れる電流のス
イッチングにより、静的な導体に誘導される電圧に起因
する。近接領域にある導体が悪影響を受け、活動化され
る導体が影響を及ぼす範囲は信号周波数、寄生容量、イ
ンダクタンス、ソース及び終端インピーダンス、誘電
率、グランド及び電圧プレーン間距離、導体間の平行
度、及び他のファクタに依存する。より多くの導体が配
置されるほど、高周波スイッチングにより誘導される電
圧レベルはデータの検出を誤らせ、結果的に処理エラー
を引き起こす。
【０００４】従来、平行導体間の結合ノイズを低減する
ための数多くの方法が存在する。従来方法の例には、分
離を拡大するために導体サイズを減少する方法、絶縁体
の誘電率を減少する方法、或いはグランド基準プレーン
を近傍に配置する方法などが存在する。これらの方法の
各々はある程度の効果は発揮するものの、それぞれに固
有の問題を有する。例えば、任意のプレーン上における
導体間距離を増加することにより、配線密度が減少す
る。更に同一プレーン或いは隣接プレーン内において、
互いに平行に密接して配置される導体はクロス・トーク
の影響を受けるため、任意のプレーン上における隣接導
体間の距離は受容可能な信号対ノイズ比率を提供するた
めの決定的ファクタとはなり得ない。信号プレーン間に
グランド・プレーンを配置することは有効ではあるが、
製造コストを押し上げ、いずれにしろ同一基板層上の導
体間のクロス・トークを完全に取除くことはできない。
更に、これらの方法の組合せが実施可能であるがこれに
よっても低電圧で動作する導体間における信号対ノイズ
比率を十分に改善することはできない。
【０００５】Ecker 等による米国特許第４７８５１３５
号明細書は電気回路導体間のクロス・トークを低減する
ための構成について述べており、ここでは相互誘導電圧
領域或いはクロス・トーク領域内に存在する導体は、互
いに集中或いは離散するように、平行或いは共通の基板
チャンネルに配置される。Ecker における問題は通常の
平行な位置から導体をシフトすることにより、配線レイ
アウト計算に複雑なファクタを追加する点が挙げられ
る。
【０００６】Deutsh等による米国特許第５００６９１８
号では、集積回路チップ或いはチップ・キャリアの配線
プレーンにおける活動化信号ラインと静的信号ライン間
の結合により引き起こされる遠端配線ノイズが、Ｘ−Ｙ
配線プレーン対における配線層内にフローティング状態
の交差ラインを設けることにより低減される。Deutshは
遠端ノイズの低減を取扱ってはいるが、例えば近端ノイ
ズもまた重要な問題を引き起こす可能性がある。
【０００７】
【発明が解決しようとする課題】したがって、多層回路
基板上における導体間の結合ノイズを更に低減する必要
性が存在し、本発明はこの課題を解決することを目的と
するものである。
【０００８】
【課題を解決するための手段】上述の課題を鑑み、本発
明は複数の配線層の各々における配線チャネルのセット
内に配置される信号線、及びバイア・チャネルのセット
内に配置されるバイアを有する多層回路基板或いは他の
電子基板において、結合ノイズを低減するための装置及
び方法を提供する。本発明の実施例によれば、使用され
ないバイア・チャネル及び配線チャネルにシールド・ラ
インを設けて、これらを相互接続し、電気網（メッシ
ュ）を形成する。これによりモジュール全体を通じて結
合ノイズが低減される。
【０００９】上述の環境状況において、本発明の実施例
により結合ノイズを低減する方法は、不使用の配線チャ
ネル及び不使用のバイア・チャネルのロケーションを決
定するステップ、不使用の配線チャネル及び不使用のバ
イア・チャネル内にシールド・ラインを設けるステッ
プ、及びシールド・ラインを互いに接続すると共に、基
準電圧に対し、少なくとも１個の終端抵抗を介して相互
接続するステップを含む。
【００１０】
【実施例】図１及び図２を参照すると従来の多層回路基
板が示されている。従来通り、図１の回路基板１００は
多数の信号プレーン１０２（Ａ−Ｃ）、及び信号プレー
ン間に配置される銅メッシュ状の多数のグランド・プレ
ーン１０４（Ａ、Ｂ）を含む。各信号プレーンはＸ層１
０９Ａ及びＹ層１０９Ｂを含む。Ｘ層はＸ方向（図１の
内部方向）に導体を走行させる。Ｙ層はＹ方向（図１を
左右に横断する方向）に信号線を走行させる。信号線１
０６及びグランド線１０７は各信号プレーン上の固定配
線チャネル１０８内に配置される。同様に固定バイア・
チャネル１１２内に配置される多数のバイア１１０が層
を横断し、選択的に種々の信号線を相互接続する。従来
通り、多数の配線チャネル１０８及びバイア・チャネル
１１２はエンプティ（不使用）である。
【００１１】図１の回路基板の最上部を除去した様子を
図２に示す。
【００１２】図１及び図２の回路基板において、結合ノ
イズが本明細書の「従来の技術」の欄で述べた多数の要
因により誘導される。本発明はバイア及び信号線の遠端
ノイズ及び近端ノイズの両者を低減する。これは不使用
のバイア及び配線チャネルを導体で充填し、導体を一緒
に電気メッシュとして接続し、メッシュを基準電圧に結
合することにより達成される。メッシュを基準電圧に保
持することにより帰還電流路が提供される。このように
して、近端及び遠端ノイズの低減が達成される。
【００１３】本発明は図３及び図４を参照することによ
り、より理解される。図３及び図４はそれぞれ本発明に
より改善された図１及び図２の回路基板の断面図及び最
上部を除去した図である。図３及び図４に示されるよう
に、導体２０２（好適には銅或いはモリブデンなどの低
抵抗材料）は不使用の配線チャネル１０８及びバイア・
チャネル１１２の各々に配置される。導体は互いに電気
的に接続され、回路基板１００内に導体メッシュを形成
する。この導体メッシュは５Ｋオーム或いはそれ以下の
終端抵抗５０６（図５）を介して、基準電圧に、例えば
基板上の複数のチップ（図示せず）の各々のグランド
（接地）ピン・パッドに結合される。終端抵抗は設計の
制約条件が許す環境においては、完全に取除くことが可
能である。更にノイズをより低減するために、導体メッ
シュを各グランド・プレーンに直接或いは終端抵抗を介
して接続する変更も可能である。
【００１４】本発明の実施例による回路基板の一部の等
角投影図が図５に示され、これにはグランド・プレーン
５０２Ａ、５０２Ｂ及び２枚の信号プレーンが表され
る。図示のように、Ｘ、Ｙの信号線及びバイアは導体に
より形成される導体メッシュ５０４により囲まれる。こ
の導体メッシュ５０４は不使用の配線チャネル及びバイ
ア・チャネル内に配置される。好適には可能な範囲で、
各エンプティ配線チャネル及びバイア・チャネルは導体
により充填され、導体メッシュとして結合される。再
度、導体メッシュは直接或いは終端抵抗を通じて基準電
圧に結合され、更に各グランド・プレーンに電気的に接
続される。
【００１５】上述の環境において、本発明の実施例によ
り結合ノイズを低減する方法は図６に示されるように、
不使用の配線チャネル及び不使用のバイア・チャネルの
ロケーションを決定するステップ（６０２）、不使用の
配線チャネル及び不使用のバイア・チャネル内に配置さ
れるシールド・ラインを提供するステップ（６０４）、
及びシールド・ラインを互いにネットすなわちメッシュ
として相互接続すると共に、基準電圧に対し、少なくと
も１個の終端抵抗を介して相互接続するステップ（６０
６及び６０８）を含む。
【００１６】メッシュを形成するために余分な配線機能
を使用することによる別の利点は、基本ライン・パラメ
ータがより均一な許容差を有することである。ライン・
パラメータは抵抗を除けば環境、すなわち問題のライン
を囲むラインに依存する。今日の回路基板及びモジュー
ルでは、たくさんの配線チャネル及びバイア・チャネル
が不使用であり、これによりオープン領域及び高密度の
配線領域を有する基板或いはモジュールが生成される。
オープン領域を通過するラインは、典型的には高密度領
域を通過するラインとは異なり、異なるライン・パラメ
ータ（すなわち、より高いインピーダンス及びインダク
タンス、及びより低いキャパシタンス）を有する。上述
の導体メッシュを構成するためにオープン領域を取除く
ことにより、より均一な環境が生成され、それによりラ
イン間のパラメータの相違を低減することが可能とな
る。
【００１７】本発明の原理は、回路基板に加えてＶＬＳ
Ｉチップ及び他の電子パッケージングへも適用可能であ
る。
【００１８】
【発明の効果】以上説明したように、本発明によれば多
層回路基板上における導体間の結合ノイズを低減するこ
とが可能となる。
【図面の簡単な説明】
【図１】多数の不使用配線チャネル及びバイア・チャネ
ルを有する多層回路基板の断面図である。
【図２】図１の回路基板の上面図である。
【図３】本発明の実施例による改善された回路基板の断
面図である。
【図４】図３の回路基板の上面図である。
【図５】本発明の実施例による回路基板の一部の等角投
影図（基板は表していない）である。
【図６】本発明の実施例により図１及び図２の回路基板
において、結合ノイズを低減する方法の流れ図である。
【符号の説明】
１００ 回路基板 １０２ 信号プレーン １０４ グランド・プレーン １０６ 信号線 １０７ グランド線 １０８ 固定配線チャネル １１２ 固定バイア・チャネル ５０６ 終端抵抗 ５０４ 導体メッシュ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 ロジャー・アラン・リペンス アメリカ合衆国12578、ニューヨーク州ソ ルト・ポイント、ティンカータウン・ロー ド 254 (56)参考文献 特開 平２−116190（ＪＰ，Ａ) 特開 平４−48696（ＪＰ，Ａ)

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】複数層の各々の配線チャネルのセット内に
    配置される複数の信号線と、バイア・チャネルのセット
    内に配置され、前記層を横断して延びて前期信号線を電
    気網に接続する複数のバイアとを含み、配線チャネル数
    が信号線数よりも大きく、前記バイア・チャネル数がバ
    イア数よりも大きい、多層配線を有する電子パッケージ
    基板において、結合ノイズを低減する方法であって、 不使用の配線チャネル及び不使用のバイア・チャネルの
    ロケーションを決定するステップと、 不使用の配線チャネル及び不使用のバイア・チャネル内
    にシールド・ラインを設けるステップと、 シールド・ラインを互いに接続すると共に、基準電圧に
    電気的に相互接続するステップと、 を含むことを特徴とする方法。
  2. 【請求項２】前記電気的に相互接続するステップは、シ
    ールド・ラインを回路基板上のチップのグランド・ピン
    ・パッドに、終端抵抗を介して結合するステップを含む
    ことを特徴とする請求項１記載の方法。
  3. 【請求項３】前記電気的に相互接続するステップは、シ
    ールド・ラインを回路基板のグランド・プレーンに電気
    的に接続するステップを含むことを特徴とする請求項１
    記載の方法。
  4. 【請求項４】複数のプレーンの各々の配線チャネルのセ
    ット内に配置される複数の信号線と、前記信号線を電気
    網に接続するためにバイア・チャネルのセット内に配置
    されプレーンを横断する複数のバイアとを含み、、配線
    チャネルの数が信号線数よりも大きく、前記バイア・チ
    ャネルの数がバイア数よりも大きい電子パッケージ基板
    であって、 使用されない配線チャネル及び使用されないバイア・チ
    ャネル内に各々配置された複数の電気的導体を含み、 前記電気的導体は互いに接続され且つ基準電圧に電気的
    に相互接続されることを特徴とする基板。
  5. 【請求項５】前記電気的導体は基板のグランド・プレー
    ンに電気的に接続されることを特徴とする請求項４記載
    の基板。
JP5090132A 1992-05-20 1993-04-16 多層配線を有する電子パッケージ基板及び方法 Expired - Lifetime JPH0770837B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US88654592A 1992-05-20 1992-05-20
US886545 1992-05-20

Publications (2)

Publication Number Publication Date
JPH0653351A JPH0653351A (ja) 1994-02-25
JPH0770837B2 true JPH0770837B2 (ja) 1995-07-31

Family

ID=25389233

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5090132A Expired - Lifetime JPH0770837B2 (ja) 1992-05-20 1993-04-16 多層配線を有する電子パッケージ基板及び方法

Country Status (3)

Country Link
US (1) US5446243A (ja)
EP (1) EP0570709A2 (ja)
JP (1) JPH0770837B2 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5410107A (en) * 1993-03-01 1995-04-25 The Board Of Trustees Of The University Of Arkansas Multichip module
KR960028736A (ko) * 1994-12-07 1996-07-22 오오가 노리오 프린트 기판
JP2921463B2 (ja) * 1996-01-30 1999-07-19 日本電気株式会社 半導体集積回路チップ
JP3802070B2 (ja) * 1996-02-29 2006-07-26 ザ ウィタカー コーポレーション クロストーク減少のための非抵抗エネルギ結合
US6218631B1 (en) 1998-05-13 2001-04-17 International Business Machines Corporation Structure for reducing cross-talk in VLSI circuits and method of making same using filled channels to minimize cross-talk
JP3148178B2 (ja) * 1998-05-14 2001-03-19 日鉱金属株式会社 頭上移動形クレーンシステム
US6483714B1 (en) * 1999-02-24 2002-11-19 Kyocera Corporation Multilayered wiring board
US6951806B1 (en) * 1999-11-30 2005-10-04 Sun Microsystems, Inc. Metal region for reduction of capacitive coupling between signal lines
WO2001067837A1 (fr) * 2000-03-06 2001-09-13 Fujitsu Limited Plaque metallique blindee et dispositif a circuit utilisant cette plaque metallique blindee
US20070107029A1 (en) * 2000-11-17 2007-05-10 E-Watch Inc. Multiple Video Display Configurations & Bandwidth Conservation Scheme for Transmitting Video Over a Network
US6630628B2 (en) * 2002-02-07 2003-10-07 Agilent Technologies, Inc. High-performance laminate for integrated circuit interconnection
US6815812B2 (en) * 2002-05-08 2004-11-09 Lsi Logic Corporation Direct alignment of contacts
TWI245390B (en) * 2003-11-27 2005-12-11 Via Tech Inc Circuit layout structure
US7741696B2 (en) * 2004-05-13 2010-06-22 St-Ericsson Sa Semiconductor integrated circuit including metal mesh structure
US7348667B2 (en) * 2005-03-22 2008-03-25 International Business Machines Corporation System and method for noise reduction in multi-layer ceramic packages
US7430800B2 (en) * 2005-06-06 2008-10-07 International Business Machines Corporation Apparatus and method for far end noise reduction using capacitive cancellation by offset wiring
US8028406B2 (en) * 2008-04-03 2011-10-04 International Business Machines Corporation Methods of fabricating coplanar waveguide structures
US8011950B2 (en) 2009-02-18 2011-09-06 Cinch Connectors, Inc. Electrical connector
KR101072591B1 (ko) 2009-08-10 2011-10-11 삼성전기주식회사 Ｅｍｉ 노이즈 저감 인쇄회로기판
US8288657B2 (en) 2009-10-12 2012-10-16 International Business Machines Corporation Noise coupling reduction and impedance discontinuity control in high-speed ceramic modules
US8927879B2 (en) * 2010-11-22 2015-01-06 International Business Machines Corporation Crosstalk reduction between signal layers in a multilayered package by variable-width mesh plane structures
US9245083B2 (en) 2011-10-13 2016-01-26 Globalfoundries Inc. Method, structures and method of designing reduced delamination integrated circuits
US20150170996A1 (en) * 2013-12-18 2015-06-18 International Business Machines Corporation Through-mesh-plane vias in a multi-layered package
CN111919300B (zh) * 2018-03-23 2024-10-22 索尼半导体解决方案公司 电路板、半导体器件和电子设备
JP2020043219A (ja) 2018-09-11 2020-03-19 ソニーセミコンダクタソリューションズ株式会社 回路基板、半導体装置、および、電子機器
CN112636702A (zh) * 2020-12-31 2021-04-09 山西大学 一种降低反馈电阻寄生电容提高跨阻放大器带宽的方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2264112A1 (de) * 1972-12-29 1974-07-11 Siemens Ag Verdrahtungsanordnung mit nach art einer gedruckten schaltung ausgebildeten signalleiterbahnen
FR2243578B1 (ja) * 1973-09-12 1976-11-19 Honeywell Bull Soc Ind
DE2940593A1 (de) * 1979-10-06 1981-04-16 Ibm Deutschland Gmbh, 7000 Stuttgart Mehrlagen-modul mit konstantem wellenwiderstand
GB2092830B (en) * 1981-02-09 1985-04-17 Int Computers Ltd Multilayer printed circuit board
JPS63249394A (ja) * 1987-04-06 1988-10-17 日本電気株式会社 多層回路基板
US4785135A (en) * 1987-07-13 1988-11-15 International Business Machines Corporation De-coupled printed circuits
US4933743A (en) * 1989-03-11 1990-06-12 Fairchild Semiconductor Corporation High performance interconnect system for an integrated circuit
US5006918A (en) * 1989-07-24 1991-04-09 International Business Machines Corporation Floating orthogonal line structure for X-Y wiring planes
US5012213A (en) * 1989-12-19 1991-04-30 Motorola, Inc. Providing a PGA package with a low reflection line

Also Published As

Publication number Publication date
EP0570709A3 (ja) 1994-03-23
EP0570709A2 (en) 1993-11-24
US5446243A (en) 1995-08-29
JPH0653351A (ja) 1994-02-25

Similar Documents

Publication Publication Date Title
JPH0770837B2 (ja) 多層配線を有する電子パッケージ基板及び方法
JP4373531B2 (ja) 差動平衡信号伝送基板
US7530167B2 (en) Method of making a printed circuit board with low cross-talk noise
US5132613A (en) Low inductance side mount decoupling test structure
JP3090453B2 (ja) 厚膜薄膜積層基板およびそれを用いた電子回路装置
EP0617466B1 (en) Improved multi-layer packaging
US4560962A (en) Multilayered printed circuit board with controlled 100 ohm impedance
US4904968A (en) Circuit board configuration for reducing signal distortion
US7478472B2 (en) Method of making circuitized substrate with signal wire shielding
US4553111A (en) Printed circuit board maximizing areas for component utilization
US4689441A (en) Routing method and pattern for reducing cross talk noise problems on printed interconnection boards
JP2513443B2 (ja) 多層回路基板組立体
US7388279B2 (en) Tapered dielectric and conductor structures and applications thereof
JPH10189823A (ja) 信号線路の差働対を含む集積回路チップパッケージ及びその製造方法
US20060244150A1 (en) Memory Packages Having Stair Step Interconnection Layers
US7209368B2 (en) Circuitized substrate with signal wire shielding, electrical assembly utilizing same and method of making
JP4659087B2 (ja) 差動平衡信号伝送基板
JP2004111967A (ja) 低抵抗高密度信号線をする電子パッケージおよびその製造方法
US7170361B1 (en) Method and apparatus of interposing voltage reference traces between signal traces in semiconductor devices
EP0137694B1 (en) Printed circuit board maximizing areas for component utilization
EP0558984A2 (en) Hybrid ceramic thin-film module structure
US11778731B2 (en) Systems and methods for break out of interconnections for high-density integrated circuit packages on a multi-layer printed circuit board
US5006918A (en) Floating orthogonal line structure for X-Y wiring planes
JPS62259500A (ja) 回路基板
CN119403033A (zh) 用于改善串扰的导体结构、半导体封装结构以及电路板