JP3802070B2 - クロストーク減少のための非抵抗エネルギ結合 - Google Patents

Description

【技術分野】
本発明は、信号路間のクロストークを減少させるために、高速データ通信システムにおける信号路間のエネルギ結合を促進させる電気デバイスに関する。
【背景技術】
電話通信システムにおいてデータ伝送速度が増加していることにより、クロストークが重大な問題となってきた。クロストークは、容量結合又は誘導結合のいずれか一方によって１つの信号ラインを隣接する信号ラインに結合する漂遊エネルギとして定義される。このクロストークは、伝送される信号の純度に干渉する信号ノイズとなる。
一般的に使用されている電話通信配線システムは、複数対の電線が互いに撚り合わされているシールドされていないツイストペア配線である。撚り合わされた対における電線は、関連信号を伝送するので信号対として公知になっている。
シールドされていないツイストペア線システムにおけるクロストークは、主として、システムにおけるケーブルの連続的走路間のインターフェースを有する電気コネクタにおいて発生する。モジュラジャックの如きコネクタは、一般的に、カードエッジコネクタと配線システムとを相互に接続する回路基板上に実装される。回路基板は、モジュラジャックと嵌合可能である基板上の１セットの端子と、カードエッジコネクタと嵌合可能である基板上の他のセットの端子との間を延びるライン又はトレースを担持している。
クロストークを減少させるための従来技術は、隣接したトレースにおけるエネルギ結合がモジュラプラグ及びジャックにおいて発生するエネルギ結合の効果を打ち消すようにした基板上の回路トレースの配列を含む。米国特許第５，２９９，９５６号明細書は、基板上のトレースがプラグ及びジャックにおけるクロストークを生じるパターンと逆の極性となるパターンの経路を定めている配列を開示している。しかし、この技術は、コネクタシステム及びケーブル間のインピーダンス不整合のために、結果的により高い構造上の反射損失を招くことがわかった。
米国特許第５，３１０，３６３号明細書は、より高い反射損失を回避するクロストーク減少方法を開示している。この技術は、基板に付加的なトレースを付加することを必要としている。付加的なトレースは、他のトレースの１つによって相互接続された２個の同じ端子を相互接続する。このため、２つのトレースの各々は、同一の信号を伝送する。これらトレースは、１つのトレースの信号が適当な対平衡及びインピーダンスを提供し、他のトレースの信号がクロストークを減少させるために他の対のうちの１つにおけるトレースとの結合を増加させるように経路が定められている。
【発明の開示】
今現在、クロストークを減少させるために、他のトレースのいずれとも抵抗(ohmically)結合されていない付加的なトレースを設けることが提案されている。非抵抗結合されたトレースは、異なる信号対における２以上のトレースの部分に密接(closely adjacent)するように経路が定められている。これにより、各トレースと他のトレースとの間がエネルギ結合され、クロストークが減少する。
本発明は、第１電気コネクタを第２電気コネクタに相互接続するための回路基板である。ここで、第１電気コネクタは、１セットの間隔の狭い端子を有している。端子の各々は、端子の各他の１つと関連し、信号対を形成する。又、信号対の各々は、コネクタを経た各電気回路と関連している。このため、前記異なる信号対における隣接する端子は、電気クロストークを受けやすくなる。回路基板は、表面に回路トレースを有する誘電基板を具備している。回路トレースは、第１セットの端子を第２電気コネクタにおける対応するセットの端子に電気的に相互接続するために配列されている。回路基板は、いずれの回路トレースにも非抵抗接続されている少なくとも１つの他のトレースを有する。非抵抗接続されたトレースは、複数の対のうちの異なる対における２つの回路トレース間のエネルギを結合するために配列されている。このため、２つの回路トレース間のクロストークは減少される。一実施形態において、非抵抗接続されたトレースは、基板上に配置されると共に、各回路トレースの各長さの少なくとも１部分だけ２つの回路トレースの各々と密接して延びている。
【発明を実施するための形態】
本発明の実施形態を図面を参照して説明する。
本発明の回路基板１０によって相互接続されうる例示的なＲＪ４５モジュラジャック１２及びエッジコネクタ１４が、図１に示されている。モジュラジャック１２は、４対の通信配線システムにおける各信号ラインに対応する８個の端子１６を有している。端子１６は、回路基板１０のめっきされたスルーホール、即ちビア２４と係合するために工業規格足形に配列される。端子１６は、回路基板上の表面実装パッドと嵌合係合するために表面実装足で形成されてもよい。
回路基板１０は、めっきされたスルーホール２４から基板の縁に沿った各パッド３２まで延びる導電材料のラインを有する。導電材料の各ラインは、各めっきされたスルーホール２４及びパッド３２と共に各回路トレース、即ち信号トレース２６を構成している。パッド３２を有する基板縁は、エッジコネクタ１４内の対応する端子と係合するためにエッジコネクタ１４のキャビティ１７内に受容されうる。
端子１６は、モジュラジャックのキャビティ１８内に挿入されうるモジュラプラグ（図示せず）の嵌合相手端子と係合するためにモジュラジャック内において横に並んだ平行配列で延びている。重大なクロストークは、極めて近接して互いに平行になっている異なる信号対における端子によってモジュラプラグ及びモジュラジャック内で発生しうる。
モジュラジャック内の８個の端子は、通信配線システムにおいて特定の信号ラインのために設けられている。図２は、工業規格に従った端子の配列を概略的に示している。端子は、第１信号対1a-1bが中心の対で、第２対2a-2bが第１対を跨ぎ、第３対3a-3b及び第４対4a-4bが列の各両端に位置した４つの信号対に配列されている。クロストークのほとんどは、異なる信号対における隣接した信号ライン間で発生する。例えば、ライン3b-2a、2a-1a、1b-2b、及び2b-4aはすべてクロストークを発生する対である。クロストークは、他の信号対を跨ぐ１つの信号対によって形成されたクロストークを発生する対において最も大きい。即ち、クロストークを発生する対2a-1a及び1b-2bにおいてである。
クロストークはエッジコネクタ１４における異なる信号対の端子間で発生しうるが、モジュラプラグ及びジャックにおいて発生する近端クロストーク(NEXT)がエッジコネクタにおいて発生する遠端クロストークよりもかなり大きいことがわかった。
クロストークは、クロストークが発生するラインにおけるエネルギ結合の効果を打ち消すためにクロストークが発生しない信号ライン間のエネルギを結合することによって通信配線システムにおいて減少されうる。本発明によれば、エネルギ結合を達成するために１以上の付加的なトレースが回路基板上に設けられている。これらトレースは、信号トレース２６のいずれに対しても抵抗接続されていない。その代わりに、非抵抗トレースは、容量及び誘導の効果を通じてのエネルギ結合を促進させるために信号トレースに密接して配列されている。
図５を参照すると、本発明による回路基板上の非抵抗接続された第１のトレース４１は、信号ライン2b、3b及び4bに対応する信号トレースに密接して配列されている。図５に示すように、非抵抗接続された第１のトレース４１は、パッド3bの側部に沿って延び、スルーホール4bを取り囲み、スルーホール2bを部分的に取り囲み、トレース2bの両側部に沿って延び、そしてパッド2bの側部に沿って延びる。図２に戻ると、信号ライン4aがライン2bとクロストークを生じていることが理解されよう。第１の非抵抗トレース４１は、ライン2b及び4b間のエネルギを結合し、これによってライン4aによって生じるクロストークを打ち消している。トレース４１は、ライン2b及び3b間のエネルギをも結合し、これによってライン2aによってライン3bにおいて生じるクロストークを打ち消している。
図６を参照すると、非抵抗接続された第２のトレース４２は、信号ライン1b、2a及び3aに対応する信号トレースに密接して配列されている。第２の非抵抗トレース４２は、パッド2aの側部に沿って延び、そしてスルーホール3a、2a及び1bを実質的に取り囲む。この配列は、ライン2aによって信号ライン3bに誘発されたクロストークの効果を打ち消すと共に、ライン1aによって信号ライン2aに誘発されたクロストークの効果を打ち消す。
図７は、信号ライン1a及び2bに対応する信号トレースに密接して配列された第３の非抵抗トレース４３を示している。この非抵抗トレース４３は、ライン2aによってライン1aに誘発されたクロストークを補償する。
図８は、ライン2b及び4bに対応する信号トレースに密接して配列された第４の非抵抗トレース４４を示している。この非抵抗トレース４４は、ライン4aによってライン2bに誘発されたクロストークを補償する。
図９は、ライン1b及び2aに対応する信号トレースに密接して配列された第５の非抵抗トレース４５を示している。この非抵抗トレース４５は、ライン1aによってライン2aに誘発されたクロストークを補償する。
本発明による非抵抗トレースは、図５乃至図９において示したものを１つずつ具えるか、又は、図１０及び図１１に示した、１つの回路基板上の個々の非抵抗トレースのすべてを組合わせたものを具えうる。非抵抗トレースは、回路基板上の信号トレースの配置に応じて選択的に配列される。非抵抗トレースの正確な形状及び配列は、基板上の信号トレースの配置及び通信配線システムのクロストーク特性によって左右される。図面に示すように、非抵抗トレースは、非抵抗トレースの容量性効果を増大させるために、狭い導電ラインよりもむしろ導電材料の広い領域として効果的に形成される。
本発明の重要な利点は、信号対の回路トレース間のスペースを一定に維持しつつクロストークを減少できることである。図１０に示すように、１つの信号対のトレース1a及び1bは、それらの間に一定のスペースを保って回路基板上の平行コースに沿って経路が定められている。この一定のスペースは、トレース間のインピーダンス整合の利益を生ずる。対照的に、クロストークを減少する従来技術の方法は、トレース間の増大した間隔を利用するか、又は、間に容量結合を具えた付加的な枝路を有する信号トレースを利用している。そして、これらの方法は共に、結果として全体的な動作に対して有害であるインピーダンス不整合となる。
エネルギ結合を通じてクロストーク打ち消しには、不明確な性質があるので、効果的な非抵抗形状は大きく変形可能であることは当業者にとって明白なことである。従って、図面に示された正確な形状及び配列は、例示のためだけに意図され、限定することを意図したものではない。そして、排他的な権利が請求される本発明の範囲を評価するために、特許請求の範囲が参照されるべきである。
【図面の簡単な説明】
【図１】本発明の回路基板によって相互接続されうる１対の例示電気コネクタの分解斜視図である。
【図２】４対の電線システムにおける平行導体の概略図である。
【図３】本発明が使用されうる回路基板の平面図である。
【図４】本発明が使用されうる回路基板の、図３とは反対側の平面図である。
【図５】本発明による個々の非抵抗接続されたトレースを有する回路基板の平面図である。
【図６】本発明による個々の非抵抗接続されたトレースを有する回路基板の平面図である。
【図７】本発明による個々の非抵抗接続されたトレースを有する回路基板の平面図である。
【図８】本発明による個々の非抵抗接続されたトレースを有する回路基板の平面図である。
【図９】本発明による個々の非抵抗接続されたトレースを有する回路基板の平面図である。
【図１０】表面に組み込んだ非抵抗接続されたトレースを有する回路基板の平面図である。
【図１１】表面に組み込んだ非抵抗接続されたトレースを有する回路基板の、図１０とは反対側の平面図である。

Claims (5)

1. 第１電気コネクタ（１２）を第２電気コネクタ（１４）に相互接続する回路基板（１０）であって、前記第１電気コネクタは１セットの狭い間隔の端子を有し、該端子の各々は該端子のうち他の１つと信号対を形成し、該信号対の各々が前記第１電気コネクタを経て各電気回路と関連することにより、異なる前記信号対における隣接する前記端子はクロストークを受けやすくなっており、前記回路基板は、表面に回路トレース（２６）を有する誘電基板を具備し、前記回路トレースは、前記１セットの端子を前記第２電気コネクタにおける対応するセットの端子に電気的に相互接続するために配列されている回路基板において、
   前記回路基板上には、いずれの前記回路トレースに対しても抵抗接続されていない少なくとも１つの付加的なトレース（４１−４５）が設けられ、該付加的トレース（４１−４５）は、複数の前記信号対のうちの異なる信号対における２つの前記回路トレース間のエネルギを結合するために配列され、
   前記付加的トレース（４１−４５）は、前記誘電基板上に配置されると共に、前記回路トレースの各々の各長さの少なくとも一部分だけ前記２つの回路トレースの各々と密接して延びていることを特徴とする回路基板。
2. 前記誘電基板は対向する主表面を有すると共に、前記付加的トレースは前記主表面のうちの一方上にもっぱら配置されていることを特徴とする請求項１記載の回路基板。
3. 前記誘電基板は対向する主表面を有し、前記回路トレースのうちの少なくともいくつかは前記主表面間の各ビアを貫通して延び、前記付加的トレースは前記ビアのうちの１つを少なくとも部分的に取り囲むことを特徴とする請求項１記載の回路基板。
4. 前記誘電基板は対向する主表面を有し、前記回路トレースのうちの少なくともいくつかは前記主表面の双方上に配置された部分を有し、前記付加的トレースは、ビアを貫通して延びると共に、前記主表面の双方上の前記部分のいくつかと密接していることを特徴とする請求項１記載の回路基板。
5. 複数の前記付加的トレースが、前記回路トレースの異なる対に密接して前記基板上に配置されていることを特徴とする請求項１記載の回路基板。

Images