JPH0769823B2 - Information processing equipment - Google Patents

Information processing equipment

Info

Publication number
JPH0769823B2
JPH0769823B2 JP62057067A JP5706787A JPH0769823B2 JP H0769823 B2 JPH0769823 B2 JP H0769823B2 JP 62057067 A JP62057067 A JP 62057067A JP 5706787 A JP5706787 A JP 5706787A JP H0769823 B2 JPH0769823 B2 JP H0769823B2
Authority
JP
Japan
Prior art keywords
instruction
unit
result
storage
information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62057067A
Other languages
Japanese (ja)
Other versions
JPS63223829A (en
Inventor
岳 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP62057067A priority Critical patent/JPH0769823B2/en
Publication of JPS63223829A publication Critical patent/JPS63223829A/en
Publication of JPH0769823B2 publication Critical patent/JPH0769823B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Description

【発明の詳細な説明】 技術分野 本発明は情報処理装置に関し、特に情報の記憶部への格
納動作を制御する情報処理装置に関する。
TECHNICAL FIELD The present invention relates to an information processing apparatus, and more particularly to an information processing apparatus that controls a storage operation of information in a storage unit.

従来技術 従来、この種の情報処理装置は、情報を記憶する記憶部
と、この記憶部から取出された情報の演算を実行する演
算実行部と、命令を解読する命令解読部と、この命令解
読部での解読結果にもとづいて記憶部および演算実行部
に対する動作に必要な制御信号およびアドレス情報を生
成する命令処理制御部とを備えている。
2. Description of the Related Art Conventionally, this type of information processing apparatus has a storage unit that stores information, an operation execution unit that executes an operation of information extracted from the storage unit, an instruction decoding unit that decodes an instruction, and an instruction decoding unit. And a command processing control unit that generates control signals and address information necessary for operations on the storage unit and the operation execution unit based on the decoding result of the unit.

このような情報処理装置において、第2図に示すプログ
ラムで処理を行うとき、従来は以下のような動作で行わ
れている。
In such an information processing apparatus, when processing is performed by the program shown in FIG. 2, conventionally, the following operation is performed.

第2図および第3図を参照すると、2つのロード(Loa
d)命令で被演算データが記憶部から読出され、演算実
行部にあるレジスタS10およびS11にセットされる。その
確定時点で乗算S10*S11の演算(Mul)が開始され、こ
の演算に必要な時間経過後、この演算結果がレジスタS1
2にセットされる。次に、このレジスタS12へのセット確
定を待って、この演算結果の格納(Store)命令が実行
され、その後インデックスレジスタS0およびS1の更新命
令が実行されループ1回分の処理を完了する。
Referring to FIGS. 2 and 3, two roads (Loa
The data to be operated is read from the storage unit by the instruction d) and set in the registers S10 and S11 in the operation execution unit. The calculation (Mul) of multiplication S10 * S11 is started at the time of confirmation, and after the time required for this calculation has elapsed, this calculation result
Set to 2. Next, after waiting for the confirmation of the setting in the register S12, the store instruction of the operation result is executed, and then the update instruction of the index registers S0 and S1 is executed to complete the processing for one loop.

このような動作において、演算実行部による演算結果の
記憶部への格納の際に、該格納(Store)命令実行時に
格納されるべき演算結果が未確定の場合に、該演算結果
が確定するまで対応する格納(Store)命令の実行を命
令制御部で待たせるよう制御している。このため、この
格納(Store)命令の次に実行すべき命令、例えば加算
(Add)命令が、先行する格納(Store)命令と無関係に
直ちに実行できる命令であるとしても、当該格納(Stor
e)命令が実行に移されるまで実行できない。従って、
格納(Store)命令で格納されるべき演算結果を演算す
る命令の実行時間が長い場合には、命令処理効率を著し
く悪化させるという欠点がある。
In such an operation, when the operation result is stored in the storage unit by the operation executing unit, if the operation result to be stored when the Store instruction is executed is unconfirmed, until the operation result is confirmed. The instruction control unit controls the execution of the corresponding Store instruction to wait. Therefore, even if an instruction to be executed next to the store instruction, for example, an add instruction, is an instruction that can be immediately executed regardless of the preceding store instruction, the store (store) instruction is executed.
e) Cannot be executed until the instruction is put into execution. Therefore,
If the execution time of the instruction that calculates the operation result to be stored by the Store instruction is long, there is a drawback that the instruction processing efficiency is significantly deteriorated.

発明の目的 本発明の目的は、演算結果確定待ちを命令制御部で行わ
ず後続の命令を実行させることによりシステム全体とし
ての処理の高速化を実現した情報処理装置を提供するこ
とにある。
It is an object of the present invention to provide an information processing apparatus which realizes speeding up of processing of the entire system by executing a subsequent instruction without waiting for an operation result confirmation in the instruction control unit.

発明の構成 本発明の情報処理装置は、演算結果を記憶部へ格納する
際未確定の演算結果格納処理に必要なアドレスおよび制
御情報を保持する保持手段と、この保持手段に保持され
ている前記アドレスおよび制御情報に対応する演算結果
の確定を検出する検出手段と、この検出手段からの検出
結果に応答して、確定済演算結果に対応する演算結果格
納アドレスおよび制御情報を前記保持手段から前記記憶
部に、対応する演算結果とともに送出する手段とを含む
ことを特徴としている。
The information processing apparatus according to the present invention includes a holding unit that holds an address and control information necessary for an undetermined calculation result storage process when storing a calculation result in a storage unit, and the above-mentioned holding unit. Detecting means for detecting the confirmation of the operation result corresponding to the address and control information, and in response to the detection result from this detecting means, the operation result storage address and control information corresponding to the confirmed operation result from the holding means. It is characterized in that the storage unit includes means for transmitting the result together with the corresponding calculation result.

実施例 次に、本発明について図面を参照して説明する。EXAMPLES Next, the present invention will be described with reference to the drawings.

第1図を参照すると、本発明に適用されるシステムは、
命令、被演算データ、演算結果データ等の情報を格納す
る記憶部1と、演算実行部2と、この記憶部1から読出
された命令を解読し、解読結果である制御情報およびア
ドレスを記憶部1および演算実行部2に送出する命令制
御部3とを備えている。
Referring to FIG. 1, the system applied to the present invention is as follows.
A storage unit 1 for storing information such as an instruction, operated data, operation result data, etc., an operation execution unit 2, an instruction read from this storage unit 1 is decoded, and control information and an address as a decoding result are stored in the storage unit. 1 and an instruction control unit 3 for sending to the operation execution unit 2.

演算実行部2は演算に必要なデータを一時格納したり、
演算途中結果を格納する作業エリアとして使用する複数
の、例えばS0〜S127で示す128個のレジスタ群21と、加
減乗除,論理およびシフト等の演算を実行する演算器群
22とを備え、命令制御部3からの指示により記憶部1か
ら被演算データを読出し、レジスタ群21にセットして演
算を実行し、演算結果をレジスタ群21を介して記憶部1
に送出する。
The calculation execution unit 2 temporarily stores data required for calculation,
A plurality of, for example, 128 register groups 21 shown as S0 to S127 to be used as a work area for storing intermediate calculation results, and a group of arithmetic units for performing arithmetic operations such as addition, subtraction, multiplication and division, logic and shift
22 to read the data to be operated from the storage unit 1 according to an instruction from the instruction control unit 3, set it in the register group 21 to execute the operation, and store the operation result in the storage unit 1 via the register group 21.
Send to.

命令制御部3は記憶部1から読出された命令にもとづい
て記憶部1をアクセスするためのアドレスを生成するア
ドレス生成部7および記憶部1から読出された命令を解
読し制御情報を生成する命令解読部4を有する。本発明
の特徴の1つは命令制御部が演算命令制御部5と記憶部
アクセス命令制御部6とに分かれていることである。
The command control unit 3 decodes the command read from the address generation unit 7 and the command read from the storage unit 1 to generate control information based on the command read from the storage unit 1. It has a decryption unit 4. One of the features of the present invention is that the instruction control unit is divided into an arithmetic instruction control unit 5 and a storage unit access instruction control unit 6.

演算命令制御部5は命令解読部4からの制御情報で演算
に必要なデータを演算実行部2内のレジスタ群21から読
出して演算器群22に送出したり、演算器群22に対し演算
起動の指示を出し、該演算の実行状態を監視し演算結果
確定の情報を他機能部へ送出する。記憶部アクセス命令
制御部6は命令解読部4からの制御情報をもとに、特に
記憶部1をアクセスする命令関係の制御情報を送出す
る。
The operation instruction control unit 5 reads the data necessary for the operation from the register group 21 in the operation executing unit 2 by using the control information from the instruction decoding unit 4 and sends it to the operation unit group 22 or starts the operation to the operation unit group 22. Is issued, the execution state of the operation is monitored, and the information of the operation result confirmation is sent to the other functional unit. Based on the control information from the instruction decoding unit 4, the storage unit access instruction control unit 6 sends out control information related to the instruction for accessing the storage unit 1, in particular.

本発明の他の1つの特徴は、ストアコントロールスタッ
ク8を有することである。このストアコントロールスタ
ック8は、ある演算の結果を記憶部1へ格納する命令毎
に必要な制御情報およびアドレス情報を一時記憶するた
めのレジスタ群81と、演算命令制御部5からの演算結果
確定情報を参照して演算結果格納命令が格納対象として
いる演算結果が未確定の場合に該演算結果が確定するま
で該格納命令が必要としている制御情報およびアドレス
情報を一時記憶しておき、演算命令制御部5で該当演算
が完了し、演算結果が確定したことが検出されると、そ
れに対応する格納命令に必要な情報を制御アドレス情報
一時記憶レジスタ群から選択して該演算結果データにあ
わせて記憶部1へ送出するセレクタ82とを有する。
Another feature of the present invention is to have a store control stack 8. The store control stack 8 includes a register group 81 for temporarily storing control information and address information required for each instruction for storing a result of a certain operation in the storage unit 1, and an operation result confirmation information from the operation instruction control unit 5. When the operation result to be stored by the operation result storage instruction is unconfirmed, the control information and the address information required by the storage instruction are temporarily stored until the operation result is confirmed. When it is detected that the operation has been completed and the operation result has been determined by the unit 5, the information necessary for the corresponding storage instruction is selected from the control address information temporary storage register group and stored in accordance with the operation result data. And a selector 82 for sending to the unit 1.

次に従来技術の説明で使用した第2図の例を用いて本発
明の一実施例の動作について第4図を参照して説明す
る。
Next, the operation of one embodiment of the present invention will be described using the example of FIG. 2 used in the description of the prior art with reference to FIG.

第1図,第2図および第4図を参照すると、第1回ルー
プ動作(Loop1)の2つのロード(Load)命令により演
算実行部2内にあるレジスタS10およびS11に被演算デー
タがセットされる。時刻5に両データのレジスタS10お
よびS11に対するセットが確定し、レジスタS10およびS1
1の内容を乗算しレジスタS12に格納する演算が開始され
る。
Referring to FIGS. 1, 2 and 4, the two load instructions of the first loop operation (Loop1) set the operand data in the registers S10 and S11 in the operation execution unit 2. It At time 5, the setting of both data in registers S10 and S11 is confirmed, and registers S10 and S1 are set.
The operation of multiplying the content of 1 and storing it in the register S12 is started.

次に格納(Store)命令が与えられた時刻6では格納す
べき演算結果のレジスタS12へのセットが確定していな
いため、この時点が格納動作を開始するのではなく、該
格納動作に必要な制御情報およびアドレス情報をストア
コントロールスタック8のレジスタ群81にあるスタック
#0(SCC#0)に登録しておく。
Next, at time 6 when the Store instruction is given, the operation result to be stored in the register S12 is not set, so that the storage operation is not started at this point but is necessary for the storage operation. The control information and the address information are registered in the stack # 0 (SCC # 0) in the register group 81 of the store control stack 8.

時刻7以降あたかもストア(Store)命令が実行された
場合のように待ち合せなしで後続の加算(Add),乗算
(Mul),および分岐(Jump)の各命令が順次実行さ
れ、さらに第2回ループ動作(Loop2)に入ってロード
(Load),ロード(Load)の各命令処理が進められて行
く。時刻18で第1回ループ動作(Loop1)の乗算命令(M
ul S12←S10*S11)の実行完了が演算命令制御部5で検
出されると、時刻6でレジスタ群81にあるSCS#0に一
時記憶しておいた演算結果格納に必要な制御情報および
アドレス情報がSCS#0から取出され、演算結果ととも
に記憶部1へ送出される。第2回ループ動作(Loop2)
以降も同様の動作がなされる。
After time 7, as if the Store instruction was executed, subsequent Add (Add), Multiply (Mul), and Branch (Jump) instructions are executed sequentially without waiting, and the second loop The operation (Loop2) is entered, and the load (Load) and load (Load) instruction processing proceeds. At time 18, multiply instruction (M) of the 1st loop operation (Loop1)
ul S12 ← S10 * S11) execution completion is detected by the operation instruction control unit 5, the control information and address necessary for storing the operation result temporarily stored in SCS # 0 in the register group 81 at time 6 Information is fetched from SCS # 0 and sent to the storage unit 1 together with the calculation result. 2nd loop operation (Loop2)
The same operation is performed thereafter.

また、ある演算結果格納動作のための制御情報およびア
ドレス情報がストアコントロールスタック8から出ない
間に次の演算結果格納命令が来て同様に対応する演算が
確定していない場合には、前述した動作と同様にして、
ストアコントロールスタック8内のレジスタ群81の別の
レジスタに該格納命令の制御情報およびアドレス情報を
一時記憶するように動作する。
Further, when the next operation result storage instruction comes and the corresponding operation is not fixed in the same manner while the control information and the address information for a certain operation result storing operation are not output from the store control stack 8, the above-mentioned operation is performed. Similar to the operation,
It operates to temporarily store the control information and address information of the store instruction in another register of the register group 81 in the store control stack 8.

このようにしてストアコントロールスタック8に次々と
情報を格納していくと、レジスタ群81が一杯になる状況
が発生する可能性があるが、一定時間経過すると該当演
算結果が確定してレジスタ群81が開放されるために、演
算器群22の実行時間を考慮したある適当なレジスタ数を
設定すると、レジスタ群81が一杯で処理が止るという状
況は避けることができることになる。
If information is successively stored in the store control stack 8 in this way, the register group 81 may become full, but after a certain period of time, the corresponding operation result is confirmed and the register group 81 is stored. Therefore, by setting a certain number of registers in consideration of the execution time of the computing unit group 22, it is possible to avoid the situation where the processing is stopped because the register group 81 is full.

発明の効果 以上説明したように本発明によれば、演算結果を後続の
命令で記憶部へ格納する際、該演算の実行時間が長く、
格納命令を実行するタイミングで演算結果が確定しない
場合、該演算結果格納命令を命令制御部で待たせるので
はなく、該格納動作に必要なアドレス及び制御情報を演
算結果確定時まで一時記憶させると同時に命令制御部を
開放することにより、後続の命令を実行し、一時記憶し
た格納命令に対応する演算命令の演算結果が確定した時
点で一時記憶していた制御情報をもとに該格納命令を実
行するようにすることにより、命令実行の無駄な待ち合
せを減少させ効率よい処理を実現できるという効果があ
る。
As described above, according to the present invention, when the operation result is stored in the storage unit by the subsequent instruction, the execution time of the operation is long,
If the operation result is not confirmed at the timing of executing the storage instruction, the operation result storage instruction is not kept waiting in the instruction control unit, but the address and control information necessary for the storage operation are temporarily stored until the operation result is determined. At the same time, by opening the instruction control unit, subsequent instructions are executed, and the storage instruction is stored based on the control information temporarily stored when the operation result of the operation instruction corresponding to the temporarily stored storage instruction is determined. Execution has the effect of reducing wasteful waiting for instruction execution and realizing efficient processing.

【図面の簡単な説明】[Brief description of drawings]

第1図は本発明の一実施例を含むシステムを示す図、第
2図は演算処理動作制御のためのプログラムの例を示す
図、第3図は従来技術の動作を説明するための図、第4
図は本発明の動作を説明するための図である。 主要部分の符号の説明 1……記憶部 2……演算実行部 3……命令制御部 4……命令解読部 5……演算命令制御部 6……記憶部アクセス命令制御部 7……アドレス生成部 8……ストアコントロールスタック
FIG. 1 is a diagram showing a system including an embodiment of the present invention, FIG. 2 is a diagram showing an example of a program for arithmetic processing operation control, and FIG. 3 is a diagram for explaining the operation of a prior art, Fourth
The drawings are diagrams for explaining the operation of the present invention. Description of symbols of main parts 1 ... storage unit 2 ... operation execution unit 3 ... instruction control unit 4 ... instruction decoding unit 5 ... operation instruction control unit 6 ... storage unit access instruction control unit 7 ... address generation Part 8: Store control stack

Claims (1)

【特許請求の範囲】[Claims] 【請求項1】演算結果を記憶部へ格納する際、未確定の
演算結果格納処理に必要なアドレスおよび制御情報を保
持する保持手段と、この保持手段に保持されている前記
アドレスおよび制御情報に対応する演算結果の確定を検
出する検出手段と、この検出手段からの検出結果に応答
して、確定済演算結果に対応する演算結果格納アドレス
および制御情報を前記保持手段から前記記憶部に、対応
する演算結果とともに送出する手段とを含むことを特徴
とする情報処理装置。
1. When storing an operation result in a storage unit, a holding means for holding an address and control information necessary for an undetermined operation result storage process, and the address and control information held in this holding means are stored in the holding means. Corresponding calculation result storage address and control information corresponding to the confirmed calculation result from the holding means to the storage unit in response to the detection result of detecting the confirmation of the corresponding calculation result. And a means for transmitting the calculation result together with the calculation result.
JP62057067A 1987-03-12 1987-03-12 Information processing equipment Expired - Lifetime JPH0769823B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62057067A JPH0769823B2 (en) 1987-03-12 1987-03-12 Information processing equipment

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62057067A JPH0769823B2 (en) 1987-03-12 1987-03-12 Information processing equipment

Publications (2)

Publication Number Publication Date
JPS63223829A JPS63223829A (en) 1988-09-19
JPH0769823B2 true JPH0769823B2 (en) 1995-07-31

Family

ID=13045100

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62057067A Expired - Lifetime JPH0769823B2 (en) 1987-03-12 1987-03-12 Information processing equipment

Country Status (1)

Country Link
JP (1) JPH0769823B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02197961A (en) * 1989-01-27 1990-08-06 Koufu Nippon Denki Kk Information processor

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5420097B2 (en) * 1973-12-28 1979-07-20
JPS52130249A (en) * 1976-04-26 1977-11-01 Hitachi Ltd Register write-in system

Also Published As

Publication number Publication date
JPS63223829A (en) 1988-09-19

Similar Documents

Publication Publication Date Title
JPH02161524A (en) Branch system used for pipeline computer
JPH11282679A (en) Arithmetic processor
JPH06103494B2 (en) Vector processor control system
JPH06105460B2 (en) Multiprocessor processor switching device
JPS6142308B2 (en)
JPH0769821B2 (en) Bypass line control method in information processing equipment
EP0240606B1 (en) Pipe-line processing system and microprocessor using the system
JPS62115542A (en) Information processor
JPH0769823B2 (en) Information processing equipment
JP2514963B2 (en) Data processing device
JPS6161416B2 (en)
JPS60178580A (en) Instruction control system
KR100639146B1 (en) Data processing system having a cartesian controller
JP2558831B2 (en) Pipeline control method
JPH0431134B2 (en)
JPS6122818B2 (en)
JPS60181837A (en) Processing system for execution instruction
JPS63141131A (en) Pipeline control system
JP2982129B2 (en) Micro program controller
JP2895892B2 (en) Data processing device
JPH0218732B2 (en)
JPH0228724A (en) System for controlling branching instruction
JPH0512007A (en) Data processing system
JPS6117033B2 (en)
JPH04116726A (en) Information processor

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term