JPH0767161B2

JPH0767161B2 - 電子メモ

Info

Publication number: JPH0767161B2
Application number: JP59048575A
Authority: JP
Inventors: 明弘塚本
Original assignee: Casio Computer Co Ltd
Current assignee: Casio Computer Co Ltd
Priority date: 1984-03-14
Filing date: 1984-03-14
Publication date: 1995-07-19
Anticipated expiration: 2010-07-19
Also published as: JPS60192473A

Description

【発明の詳細な説明】〔発明の技術分野〕本発明はデータ記憶機能を備えた電子メモに関する。

〔従来技術とその問題点〕

近年、表示部に液晶表示パネルを使用して小型化を計つ
たポケツトテレビが実用化されている。また、最近で
は、受像中の画面を指定して静止画として表示できるテ
レビ受像機が考えられている。しかし、このように静止
画を表示できるテレビ受像機においても、メモ機能、つ
まり、入力したデータを記憶して静止画として表示する
機能は未だ持つていない。一方、入力データを簡単にメ
モできる電子機器としては、小型電子式計算機にメモ機
能を持たせた所謂電子メモがすでに実用化されている。
しかし、この電子メモリは、表示が１行であり、表示が
非常に見難いと共に情報量が少ないという問題があっ
た。

従って本発明の目的は小型で大画面の電子メモを得るこ
とである。

更に詳しく述べるならば、複数の走査電極と信号電極が
配列され大画面表示できる表示装置を用いた場合、走査
電極を駆動する走査側駆動回路と、信号電極を駆動する
信号側駆動回路と、表示駆動タイミングを制御する制御
回路が必要になる。更に、データ処理のためのCPU及び
ワークメモリが必要である。本発明の目的は、これらを
効率よく配置することによって小型で大画面の電子メモ
を得ることである。

［課題を解決するための手段］上記目的を達成するため本発明の電子メモは、画像デー
タ供給手段と、CPUと、データ入力手段と、走査電極と
信号電極が配列され、上記画像データを表示するための
表示装置と、この表示装置を駆動するための表示駆動回
路と、上記データ入力手段から入力されたデータを少な
くとも上記表示装置の１画面分記憶する画像メモリと、
を備え、上記表示駆動回路には、上記表示装置の表示駆
動タイミングを制御するとともに、上記CPUの処理デー
タを記憶するワークメモリを有する制御回路を内蔵し、
上記制御回路は、上記CPUからの命令を解読するインス
トラクションデコーダと、このインストラクションデコ
ーダの解読結果に従って上記画像データ供給手段からの
画像データ、上記CPUからの処理データ、または上記ワ
ークメモリに記憶されたデータを選択して入力するとと
もに、上記ワークメモリまたは上記表示装置へデータを
選択して出力する入出力回路とを具備していることを特
徴とするものである。

［発明の実施例］以下図面を参照して本発明の一実施例を説明する。第１
図及び第２図は本発明によるポケツトテレビの外観を示
している。第１図及び第２図において１はケースで、表
側ケース1a及び裏側ケース1bからなり、表側ケース1aの
前面には表示窓２、この表示窓２部分に位置する表示パ
ネル３、チヤンネル表示部４及びスピーカ放音部５が設
けられている。また、同図において６は電源スイツチを
兼ねるボリウム調節ダイヤル、７はチユーニングダイヤ
ル、８はVHF,UHFの受信モード及びメモ（MEMO）のモー
ドを選択するモードスイツチ、９はロツドアンテナであ
る。しかして、上記表示パネル３は、例えば液晶表示素
子を用いて構成されるもので、詳細を後述するようにパ
ネル前面に、透明電極により構成したタツチスイツチが
積層配置される。このタツチスイツチは、MEMOモードで
は第２図に示すように表示パネル３にメモ機能に関する
キー内容を表示し、所望のキー内容に対応する位置を指
でタツチすることにより、そのキー内容が入力される。
この場合、メモ入力を指定すれば、タツチスイツチは詳
細を後述するように手書き入力キーとして動作する。

次に第３図により電子回路の全体の構成について説明す
る。同図において11はチユーナで、上記ロツドアンテナ
９により受信した電波の中から所望の電波を選局し、中
間周波数に変換してテレビ回路12へ出力する。このテレ
ビ回路12は、チユーナ11からの信号を増幅及び検波して
テレビ映像信号及び音声信号として出力する。この音声
信号は音声回路13へ送られて増幅され、スピーカ14より
出力される。また、テレビ回路12から出力される映像信
号は、同期分離回路15及びA/D変換回路16へ入力され
る。同期分離回路15は、入力される映像信号中に含まれ
る水平同期信号及び垂直同期信号を分離し、半導体チツ
プにより構成される走査側表示制御回路17へ与える。ま
た、A/D変換回路16は、走査側表示制御回路17からの指
令に従つて動作し、テレビ回路12から送られてくる映像
信号をデジタル信号に変換し、走査側表示制御回路17を
介して半導体チツプにより構成される信号側表示制御回
路18へ出力する。そして、上記走査側表示制御回路17及
び信号側表示制御回路18によつて表示パネル３が表示駆
動される。

また、第３図において、20はメモデータ処理部で、タイ
ミング信号発生回路21、タツチスイツチ22、キーセンス
回路23、CPU（中央処理装置）24及び複数画面の画像デ
ータを記憶できる画像メモリ25からなつている。タツチ
スイツチ22は、上記したように表示パネル３に積層して
設けられるもので、タツチ操作されるとその操作位置に
応じてタイミング信号発生回路21からのサンプリング信
号をキーセンス回路23へ出力する。このキーセンス回路
23は、タツチスイツチ22からの信号によつて操作キーの
内容を判断し、CPU24へ出力する。CPU24は、モードスイ
ツチ８によりMEMOモードCALが選択されている場合は、
走査側表示制御回路17及び信号側表示制御回路18に表示
データを出力し、映像信号に代わつてキー配列データ、
メモデータ等を表示パネル３に表示する。また、CPU24
は、モードスイツチ８によりMEMOモードが指定されてい
る場合は、メモデータ入力指定時においてタツチスイツ
チ22を手書き入力キーとして動作させ、タツチスイツチ
22からの信号により手書き入力内容を判断して上記画像
メモリ25に書込む。この手書き入力に対する判断処理に
ついては詳細を後述する。

次に上記表示パネル３の上面に設けられるタツチスイツ
チ22及びその操作キーを検出するキーセンス回路23の詳
細について第４図ないし第７図を参照して説明する。表
示パネル３の前面に設けられた保護ガラス（又は透明プ
ラスチツク板）の上面には、第４図に示すようにテンキ
ー、フアンクシヨンキーに対応する例えば30個の透明タ
ツチ電極T₁〜T₃₀が配設されている。そして、上記タツ
チ電極T₁〜T₃₀は、キーセンス回路23に接続される。こ
のキーセンス回路23は、タツチ電極T₁〜T₃₀に人体が接
触した際の接触容量成分を各タツチ電極T₁〜T₃₀にそれ
ぞれ対応して検出するもので、第５図に示すように構成
される。

第５図はキーセンス回路23の基本構成図を示したもので
ある。図中30はCMOSインバータで、このCMOSインバータ
30を構成するＮチヤンネルMOSトランジスタ（以降、Ｎ
−MOSと称する）31AとＰチヤンネルMOSトランジスタ
（以降、Ｐ−MOSと称する）31Bのゲート電極には、所定
周期（たとえば、16Hz）の矩形波Ｘが入力されている。
そして、Ｎ−MOS31AとＰ−MOS31Bの一端同志は、CMOSIC
の引張抵抗32を介して夫々接続されている。また、Ｎ−
MOS31Aの他端には低電位V_SSが供給され、また、Ｐ−MOS
31Bの他端にはケース１を介して高電位V_DDが供給されて
いる。そして、Ｐ−MOS31Bと引張抵抗32との接続点は、
タツチ電極T₁が接続されていると共に、CMOSインバータ
33の入力側に接続される。このインバータ33の出力Ｂ
は、直列接続された他のインバータ34に入力されて反転
される。このインバータ34の出力は、矩形波Ｘが入力さ
れているアンドゲート35に供給される。このアンドゲー
ト35の出力Ｙはタツチ電極T₁に人体が接触したか否かの
タツチ有無の判定に用いられる被判定信号である。な
お、図中Cxは浮遊容量成分であり、タツチ電極T₁の配線
によつて生じる配線容量、CMOSICゲートの入力インピー
ダンスが高いために生じるゲート容量等の自然現象によ
つて生じるものである。また、図中Cyはケース１に人体
が接触している状態において、タツチ電極T₁を人体で接
触したときに、ケース１とタツチ電極T₁との間に生じる
人体による接触容量成分である。

しかして、タツチ電極T₁に人体が触れてない状態におい
て、CMOSインバータ30に第６図に示す矩形波Ｘが入力さ
れると、Ｎ−MOS31AはON、Ｐ−MOS31BはOFFとなる。こ
のため、インバータ33の入力側には、低電位V_SSがＮ−M
OS31Aを介して入力される。このとき、インバータ33の
出力Ｂは、浮遊容量成分Cxと引張抵抗32との時定数によ
り、第６図のＢ（スイツチOFF）に示す如く、矩形波Ｘ
に対して浮遊容量成分Cxに対応する長さ（Dx）だけその
立ち上がりが遅れたものとなる。このため、アンドゲー
ト35の出力Ｙは、第６図のＹ（スイツチOFF）に示す如
く、そのパルス幅が遅れ量Dxに等しい矩形波となる。

次に、タツチ電極T₁を人体で触れると、タツチ電極T₁と
ケース１との間には、人体による接触容量成分Cyが形成
される。この接触容量成分Cyは浮遊容量成分Cxに対して
並列接続された状態となるので、インバータ33の出力Ｂ
は、第６図のＢ（スイツチON）に示す如く、矩形波Ｘに
対して浮遊容量成分Cxと接触容量成分Cyとの合成容量成
分に対応する長さ（Dx＋Dy）だけその立ち上がりが遅れ
たものとなる。このため、アンドゲート35の出力Ｙは、
第６図のＹ（スイツチON）で示す如く、そのパルス幅が
遅れ量Dx＋Dyに等しい矩形波となる。

第７図はキーセンス回路23の全体の構成を示すもので、
30個のタツチ電極T₁〜T₃₀を時分割に指定し、各タツチ
電極T₁〜T₃₀に対応する矩形波Ｙを順次出力するように
している。すなわち、このキーセンス回路23には制御回
路から５ビツトの信号ａ〜ｅが入力される。この５ビツ
トの信号ａ〜ｅがデコーダ36に入力されると、デコーダ
36からは入力される５ビツトのデータに対応する信号
“1"〜“30"が出力され、夫々対応するトランスミツシ
ヨンゲートG₁〜G₃₀に供給される。このトランスミツシ
ヨンゲートG₁〜G₃₀は対応する信号“1"〜“30"が高電位
V_DDレベルのときにONされるもので、その一端には対応
するタツチ電極T₁〜T₃₀に接続され、また他端にはイン
バータ30と33の接続点に接続されている。したがつて、
各トランスミツシヨンゲートG₁〜G₃₀はそれが択一的に
順次ONされると、タツチ電極T₁をインバータ30と33の接
続点に時分割に接続する。このため、アンドゲート35か
らはタツチ電極T₁〜T₃₀に対応する矩形波Ｙが順次出力
され、CPU24に供給される。そして、このCPU24は、MEMO
モードスイツチ８によりMEMOモードが指定されると、メ
モ機能に関するキー入力内容を定義したデータ、すなわ
ち、「PAGE」，「１」，「２」，「３」，「IN」，「OU
T」を第２図に示すように表示パネル３に表示する。こ
のときメモデータの入力指定が行なわれると、手書き入
力モードとなり、CPU24はキーセンス回路23からの信号
によつて手書き入力内容を識別し、その識別結果を画像
メモリ25に書込むように動作する。

しかして、上記第３図における走査側表示制御回路17
は、第８図に示すように構成されている。同図において
41は制御回路で、第３図の同期分離回路15から垂直同期
信号φＶ及び水平同期信号φ_Ｈが入力される。この制御
回路41は詳細を後述するが、上記垂直同期信号φ_Ｖ及び
水平同期信号φ_Ｈによりチツプイネーブル信号▲▼
及びラツチクロツクφ_Ｌ、シフトクロツクφ_Ｓ、階調作
成用基本パルズφ_２、フレーム切換用信号φ_Ｆを発生
し、チツプイネーブル信号▲▼はA/D変換回路16へ
出力し、パルス信号φ_L,φ₂,φ_Ｆは信号側表示制御回路
18へ送られる。また、上記制御回路41はシフトレジスタ
42に対して“1"信号を書込み、上記クロツクφ_Ｌにより
順次シフトさせる。そして、このシフトレジスタ42のデ
ータシフトに従つて走査側ドライバ43が動作し、表示パ
ネル３の表示電極を順次走査する。さらに、上記制御回
路41は、I/Oポート44にクロツクパルスφ₁,φ_２を読込
みパルスとして与える。このI/Oポート44には、走査側
表示制御回路17内に設けられる情報処理用のRAM45及びR
OM46が接続される。上記RAM45は、CPU24の処理データを
記憶すると共に、手書き入力時の入力パターンを記憶す
る入力パターンメモリとして使用される。また、ROM46
には手書き入力を判断するための第１及び第２標準パタ
ーンが予め書込まれている。そして、上記I/Oポート44
は、上記CPU24、A/D変換回路16、信号側表示制御回路18
に接続され、データの入出力処理を行なう。

また、上記第３図における信号側表示制御回路18は、第
９図に示すように構成されている。同図において、51は
I/Oポートで、上記走査側制御回路17からのI/Oポート44
から送られてくるデータDaが入力される。このI/Oポー
ト51には、ROM（キヤラクタジエネエータ）52及びRAM53
が接続されている。上記ROM52及びRAM53は、I/Oポート5
1を介して送られてくるデータによつてアドレス指定さ
れるもので、ROM52から読出されるデータはRAM53に書込
まれ、I/Oポート51へ送られる。また、このI/Oポート51
には、走査側表示制御回路17から送られてくる情報処理
データがI/Oポート51を介して書込まれる。このI/Oポー
ト51は、走査側表示制御回路17から送られてくるテレビ
映像信号あるいはRAM53の記憶データを読出してシフト
レジスタ54へ出力する。このシフトレジスタ54は、制御
回路41からのシフトクロツクφ_Ｓに同期してI/Oポート5
1からのデータを読込んで順次シフトする。このシフト
レジスタ54に貯えられたデータは、制御回路41からのラ
ツチクロツクφ_Ｌによつてバツフア55に転送され、信号
側ドライバ56へ送られる。この信号側ドライバ56は、バ
ツフア55からのデータをクロツクパルスφ_２とバツフア
55からのデータに従つて階調信号を作成し、表示パネル
３を表示駆動する。この場合、信号側ドライバ56は、表
示パネル３を交流駆動するために制御回路41からのフレ
ーム切換用信号φ_Ｆに同期して表示駆動信号の極性を反
転する。

しかして、上記走査側表示制御回路17における制御回路
41は、第10図に詳細を示すように垂直カウンタ61、水平
カウンタ62、デコーダ63、サンプリング回路64、例えば
6MHzの２相クロツクパルスφ₁,φ_２を発生する発振器65
からなり、第11図に示す各種タイミング信号を発生す
る。すなわち、上記垂直カウンタ61は、垂直同期信号φ
_Ｖをカウントするもので、カウント毎に出力信号を反転
する。この垂直カウンタ61の出力信号は、フレーム切換
用信号φ_Ｆとして走査側ドライバ43及び信号側表示制御
回路18へ送られる。また、水平カウンタ62は、水平同期
信号φ_Ｈをカウントし、垂直同期信号φ_Ｖによつてリセ
ツトされるもので、そのカウント内容は、デコーダ63へ
送られる。このデコーダ63は、水平カウンタ62のカウン
ト内容をデコードし、チツプイネーブル信号▲▼、
ラツチクロツクφ_Ｌ、“1"データDT、サンプリングゲー
トタイム信号GTを出力する。上記チツプイネーブル信号
▲▼は、水平カウンタ62がカウントアツプする毎に
反転して出力され、ラツチクロツクφ_Ｌは、水平カウン
タ62が例えば４カウントする毎に出力される。また、サ
ンプリングゲートタイム信号GTは、チツプイネーブル信
号CEがロウレベルとなるタイミングにおいて、一定期間
例えばクロツクパルスφ_１が160発出力される間ハイレ
ベルとなる。さらに、“1"データDTは、水平カウンタ62
がリセツトされる毎に出力される。しかして、上記デコ
ーダ63から出力されるチツプイネーブル信号CEはA/D変
換回路16、クロツクφ_Ｌはシフトレジスタ42及び信号側
表示制御回路18、“1"データDTはシフトレジスタ42、サ
ンプリングゲートタイム信号GTはサンプリング回路64へ
送られる。このサンプリング回路64は、サンプリングゲ
ートタイム信号GTが与えられている間、発振器65からの
クロツクパルスφ_１を160発出力し、シフトクロツクφ
_Ｓとしてシフトレジスタ42へ与える。また、発振器65か
ら出力されるクロツクパルスφ_２は階調作成用基本パル
スとして信号側表示制御回路18へ送られる。さらに、上
記発振器65から出力されるクロツクパルスφ₁,φ_２が上
記I/Oポート44へ読込み信号として送られる。

また、上記第８図の走査側表示制御回路17におけるI/O
ポート44は、第12図に示すように構成される。同図にお
いて、71はインストラクシヨンデコーダ（以下INSデコ
ーダと略称する）で、このINSデコーダ71にはCPU24から
オペレーシヨン命令OP及びチツプイネーブル信号CE₁が
与えられる。上記INSデコーダ71は、CPU24からのオペレ
ーシヨン命令OP及びチツプイネーブル信号CE₁が共に
“1"のときにオペレーシヨンセツトモードとなり、CPU2
4からの４ビツトのデータをオペレーシヨンコード（命
令）として処理し、上記オペレーシヨン命令OPが“0"、
チツプイネーブル信号CE₁が“1"の時は実行モードとな
り、上記CPU24からの４ビツトのデータをデータとして
処理する。すなわち、INSデコーダ71は、オペレーシヨ
ンセツトモードの場合、CPU24からの４ビツトデータを
バツフア76及びラツチ回路77を介して読込んでデコード
し、ラツチ回路72a,72b,72cにラツチ指令、ゲート回路7
3a,73b,73c,73d、トランスフアゲート74にゲート制御信
号を与える。また、75はラツチ回路で、A/D変換回路16
からのデータをクロツクパルスφ₁,φ_２に同期してラツ
チする。このラツチ回路75にラツチされたデータは、ゲ
ート回路73a及びトランスフアゲート74を介して取出さ
れ、信号側表示制御回路18へ送られる。また、上記トラ
ンスフアゲート74の出力及びCPU24からのデータは、バ
ツフア78を介して上記ラツチ回路72a,72b,72cへ入力す
る。これらのラツチ回路72a,72b,72cは、INSデコーダ71
からの制御指令に従つて入力データを読込み、RAM45及
びROM46へ与える。すなわち、ラツチ回路72aにラツチさ
れたデータはROM46にアドレスデータとして、ラツチ回
路72bにラツチされたデータはRAM45に書込みデータとし
て、ラツチ回路72cにラツチされたデータはRAM45にアド
レスデータとしてそれぞれ送られる。そして、ROM46か
ら読出されるデータはゲート回路73cを介してラツチ回
路79に入力され、RAM45から読出されるデータはゲート
回路73dを介してラツチ回路79に入力される。このラツ
チ回路79は、入力されるデータをクロツクパルスφ₁,φ
_２に同期して読込み、トランスフアゲート74を介してCP
U24及び信号側表示制御回路18へ送出する。

また、第９図の信号側表示制御回路18におけるI/Oポー
ト51は、第13図に示すように構成される。同図におい
て、81はインストラクシヨンデコーダ（以下INSデコー
ダ81と略称する）で、CPU24からオペレーシヨン命令OP
及びチツプイネーブル信号CE₂が与えられる。上記INSデ
コーダ81は、CPU24からのオペレーシヨン命令OP及びチ
ツプイネーブル信号CE₂が共に“1"のときにオペレーシ
ヨンセツトモードとなり、I/Oポート44からの４ビツト
のデータをオペレーシヨンコード（命令）として処理
し、上記オペレーシヨン命令OPが“0"、チツプイネーブ
ル信号CE₂が“1"の時は実行モードとなり、上記I/Oポー
ト44からの４ビツトのデータをデータとして処理する。
すなわち、INSデコーダ81は、オペレーシヨンセツトモ
ードの場合、上記I/Oポート44からの４ビツトのデータ
をバツフア86及びラツチ回路88を介して読込んでデコー
ドし、ラツチ82a,82b,82cにラツチ指令を与えると共
に、ゲート回路83a,83b及びトランスフアゲート84にゲ
ート制御信号を与える。また、85はラツチ回路で、RAM5
3からゲート回路83aを介して読出されるデータをクロツ
クパルスφ₁,φ_２に同期して読込む。このラツチ回路85
にラツチされたゲートは、トランスフアゲート84を介し
て読出され、バツフア86,87に入力される。さらに、こ
のバツフア86,87には、走査側表示制御回路17のI/Oポー
ト44から送られてくるデータが入力される。そして、バ
ツフア86の出力は、ラツチ回路88及びラツチ82a,82b,82
cに入力される。上記ラツチ回路88は、クロツクパルス
φ₁,φ_２に同期して入力データを読込みINSデコーダ81
へ入力する。また、ラツチ回路82a,82b,82cはINSデコー
ダ81からの指令に従つて入力データをラツチし、RAM53,
ROM52へそれぞれ書込みデータ、アドレスデータとして
与える。また、上記バツフア87の出力は、ラツチ回路89
へ送られる。このラツチ回路89は入力データをクロツク
パルスφ₁,φ_２に同期して読込み、ゲート回路83bを介
してシフトレジスタ54へ出力する。

次に第14図により上記CPU24内の手書き入力認識部の詳
細について説明する。通常のテレビ受信を行なつている
場合、CPU24は手書き入力モードとなつており、キーセ
ンス回路23から出力されるデータは、各操作キーに対応
する座標データとして処理され、走査側表示制御回路17
へ送られてRAM45に書込まれる。上記のように手書きモ
ードの場合、RAM45は入力パターンメモリ45aとして使用
される。この入力パターンメモリ45aに記憶されたパタ
ーンデータは、第１特徴抽出部241へ送られ、入力文字
の各ストロークに対する特徴が抽出される。そして、こ
の第１特徴抽出部241で抽出された第１特徴は、第１マ
ツチング部242へ送られ、第１標準パターンメモリ46aか
ら順次読出される標準パターンと比較される。この第１
標準パターンメモリ46aは、走査側表示制御回路17のROM
46に構成されるもので、標準パターンに対するストロー
ク特徴が記憶されている。第１マツチング部242は、入
力パターンと標準パターンのストローク特徴とを比較し
て文字認識を行なうが、認識結果が一文字に定まらなか
つた場合はマツチング結果を第２特徴抽出部243及び第
２マツチング部244へ出力する。第２特徴抽出部243は、
第１特徴抽出部241で特定文字を認識できなかつた場合
に、入力パターンメモリ45aに保持されている入力パタ
ーンに対し、第２特徴を抽出する。すなわち、第２特徴
抽出部243は、入力文字の各ストロークの始点と終点の
関係からストロークの相対位置を判別し、一画の文字は
始点と終点の距離、二画以上の文字は始点と終点、終点
と終点の距離から特徴を抽出し、第２マツチング部244
へ出力する。この第２マツチング部244は、第２特徴抽
出部243及び第１マツチング部242からのデータと第２標
準パターンメモリ46bに記憶している標準パターンとを
順次比較して認識文字を決定する。この第２標準パター
ンメモリ46bは、走査側表示制御回路17のROM46内に構成
される。しかして、上記第１特徴抽出部241で認識した
文字のキヤラクタデータD₁及び第２マツチング部244で
認識したキヤラクタデータD2はセレクタ245へ送られ
る。このセレクタ245は、第１マツチング部242から出力
されるセレクト信号Ｓによつて入力データD1,D2を選択
する。すなわち、第１マツチング部242は、認識結果が
一文字に定まつた場合には第１マツチング部242からの
キヤラクタデータD1、一文字に定まらなかつた場合は第
２マツチング部244からのキヤラクタデータD2がセレク
タ245で選択されるようにセレクト信号Ｓを出力する。
そしてセレクタ245で選択されたキヤラクタデータD1あ
るいはD2は、画像メモリ24へ送られて記憶される。この
場合、CPU24は、特定文字の入力あるいは一定時間以上
のデータ無入力状態を検出して１画面に対するデータ入
力処理を終了する。

次に上記実施例の全体の動作を説明する。テレビ電波を
受信する場合には、第１図に於けるモードスイツチ８に
よりVHFまたはUHFを選択する。この状態で電源スイツチ
をONすると、アンテナ９により受信した電波は、チユー
ナ11で選局されると共に中間周波数に変換されてテレビ
回路12へ送られる。このテレビ回路12は、チユーナ11か
らの信号を増幅及び検波してテレビ映像信号及び音声信
号として出力する。この音声信号は、音声回路13へ送ら
れて増幅され、スピーカ14から出力される。また、テレ
ビ回路12から出力される映像信号は、同期分離回路15及
びA/D変換回路16へ入力される。同期分離回路15は、入
力される映像信号中に含まれる水平同期信号φ_Ｈ及び垂
直同期信号φ_Ｖを分離し、走査側表示制御回路17へ与え
る。また、A/D変換回路16は、テレビ受信モードでは走
査側表示制御回路17によつて動作状態に保持されてお
り、テレビ回路12から送られてくる映像信号をデジタル
信号に変換して走査側表示制御回路17へ出力する。この
A/D変換回路16から走査側表示制御回路17へ送られたデ
ータは、第８図に示すようにI/Oポート44に入力され
る。上記走査側表示制御回路17は、第13図に示すように
クロツクパルスφ₁,φ_２を発生すると共に、同期分離回
路15から送られてくる垂直同期信号φ_Ｖ及び水平同期信
号φ_Ｈを基に各種タイミング信号φ_L,φ_S,φ_Ｆ及び“1"
データDTを発生する。I/Oポート44は、第12図に示すよ
うに上記クロツクパルスφ₁,φ_２に同期してA/D変換回
路16からのデータをラツチ回路75に読込み、そのデータ
をゲート回路73a及びトランスフアゲート74を介して信
号側表示制御回路18へ出力する。また、上記第８図にお
いて、制御回路41から出力される“1"データDTがシフト
レジスタ42へ送られ、クロツクφ_Ｌに同期してシフトレ
ジスタ42内を順次シフトされる。このシフトレジスタ42
のデータシフトに応じて走査側ドライバ43が動作し、表
示パネル３のコモン側電極を順次走査する。

一方、第９図に示す信号側表示制御回路18は、走査側表
示制御回路17のI/Oポート44からデータDaが送られてく
ると、そのデータDaをI/Oポート51を介してシフトレジ
スタ54へ入力し、シフトクロツクφ_Ｓに同期してシフト
レジスタ54に読込み、順次シフトする。このシフトレジ
スタ54に書込まれたデータは、ラツチクロツクφ_Ｌによ
りバツフア55へ転送され、信号側ドライバ56に入力され
る。この信号側ドライバ56は、バツフア55からの入力デ
ータに対し、クロツクパルスφ_２に同期して階調信号を
作成し、表示パネル３のセグメント側電極を表示駆動す
る。以下、同様の動作が行なわれ、テレビ回路12からの
映像信号に従つて表示パネル３が駆動され、テレビ画像
が表示される。

次に、手書き入力をメモする場合の動作について説明す
る。データをメモしたい場合には、まず、モードスイツ
チ８により、MEMOのモードを指定する。このMEMOのモー
ドが指定されると、CPU24は走査側表示制御回路17及び
信号側表示制御回路18に対してオペレーシヨンコードOP
及びチツプイネーブル信号CE₁,CE₂を出力し、I/Oポート
44、I/Oポート51へ入力する。走査側表示制御回路17に
おけるI/Oポート44は、チツプイネーブル信号CE₁が与え
られると、第12図に示すようにINSデコーダ71におい
て、CPU24からの命令をデコードし、各部の動作制御す
る。INSデコーダ71は、まず、ゲート回路73aのゲートを
閉じ、A/D変換回路16からのテレビ映像信号の入力を禁
止し、その後、CPU24からのデータあるいはアドレスデ
ータをバツフア78を介してラツチ回路72a,72b,72cに書
込み、RAM45、ROM46等をアクセスする。そして、このRA
M45あるいはROM46から読出されるデータは、ゲート回路
73c,73dを介してラツチ回路79にラツチされ、トランス
フアゲート74を介して信号側表示制御回路18へ送られ
る。また、上記I/Oポート44は、CPU24から送られてくる
データを直接信号側表示制御回路18へ出力する。この信
号側表示制御回路18は、第13図に示すようにCPU24から
の命令をINSデコーダ81においてデコードし、各回路を
制御する。すなわち、I/Oポート51は、CPU24からの指令
に応じてROM52,RAM53をアクセスし、CPU24からのデータ
あるいはROM52から読出したデータをRAM53に書込む。そ
して、このRAM53の記憶データをシフトレジスタ54に読
出して上記したように表示パネル３に表示する。最初CP
U24は、ROM52をアクセスし、メモ機能に関するキー入力
内容を定義したデータ、すなわち、「PAGE」，「１」，
「２」，「３」，「IN」，「OUT」を読出してRAM53に書
込む。そして、このRAM53から記憶データを順次シフト
レジスタ54に読出し、第２図に示すように表示パネル３
に表示する。この表示パネル３に表示されたキー配列パ
ターンに対し、所望のキー内容に対応する位置を指で触
れると、上記したようにタツチスイツチ22及びキーセン
ス回路23により、指の触れた位置が検出され、それに対
応するキーデータが入力される。メモ入力する場合、ま
ず、「PAGE」「１」または「２」または「３」の走査を
行なつてメモページを指定する。次いで「IN」または
「OUT」の操作によりメモデータの入出力を指定する。
「OUT」の操作を行なつた場合は、画像メモリ25から指
定ページの内容が読出されて、第15図（ａ）に示すよう
に画面に表示される。第15図（ａ）は、テレビの懸賞ク
イズに対する答え及び宛先のメモデータ例を示したもの
である。

また、上記MEMOモードにおいて、メモデータを入力した
い場合は、第２図に示すようにメモ機能のパターンが表
示されている状態において、「IN」の表示部分をタツチ
操作する。この「IN」キーが操作されると表示がクリア
されて手書き入力モードとなる。この状態で手書き入力
操作を行なうと、上記したように第14図に示すCPU24の
認識部により認識処理されて画像メモリ25に書込まれ
る。この場合、メモは例えば120×160ドツトの画面に５
×７ドツトのキヤラクタ（スペースを含め８×８ドツ
ト）が15×20のキラヤクタ表示及び書込みができる。ま
た画像メモリ25には、左上（1,1）のキヤラクタから入
力され、１文字毎にキヤラクタアドレスが更新され、ス
ペースは改行はを入力することにより行なわれる。また、上記メモデー
タは、１文字入力する毎にその入力文字が第15図（ｂ）
に示すように画面の下部１行にモニタ表示される。この
ように手書き入力を行なつた場合は、データを入力する
毎に表示パネル３に表示されるので、その入力内容を確
認することができる。第15図（ｃ）は、画像メモリ25の
２ページ目に電話番号を記憶した例を示したものであ
る。

なお、上記実施例では、手書きによりデータを入力する
場合について示したが、その他、例えばアルフアベツ
ト、カナ等のパターンを表示パネル３に表示して、タツ
チ操作により対応データを入力するようにしてもよい。

また、上記実施例では、キヤラクタデータを画像メモリ
25に記憶するようにしたが、その他、例えば地図データ
あるいは受信中のテレビ画像等のグラフイツクデータを
画像メモリ25に記憶するようにしてもよい。

〔発明の効果〕

以上詳記したように本発明によれば、画像データ、CPU
の処理データ等の入出力制御を表示タイミングを制御す
る制御回路で行なうようにしたので、回路構成が簡単化
し、小型で大画面の電子メモを得ることができる。

【図面の簡単な説明】

図面は本発明の実施例を示すもので、第１図は外観を示
す斜視図、第２図は正面図、第３図は電子回路の全体の
構成を示すブロツク図、第４図は表示パネル上に設けら
れるタツチ電極を示す図、第５図はタツチ電極及びキー
センス回路の一部を示す図、第６図は第５図のキーセン
ス回路の動作を説明するための信号波形図、第７図はキ
ーセンス回路の全体の構成を示す図、第８図は走査側表
示制御回路の構成を示すブロツク図、第９図は信号側表
示制御回路の構成を示すブロツク図、第10図は第８図の
走査側表示制御回路における制御回路の構成を示すブロ
ツク図、第11図は上記制御回路の動作を説明するための
タイミングチヤート、第12図は第８図の走査側表示制御
回路におけるI/Oポートの詳細を示すブロツク図、第13
図は第９図の信号側表示制御回路におけるI/Oポートの
詳細を示すブロツク図である。第14図はCPUにおける手
書き入力認識部の詳細を示すブロツク図、第15図（ａ）
〜（ｃ）は画像メモリのデータ記憶例を示す図である。１……ケース、1a……表側ケース、1b……裏側ケース、
３……表示パネル、８……モードスイツチ、12……テレ
ビ回路、15……同期分離回路、16……A/D変換回路、17
……走査側表示制御回路、18……信号側表示制御回路、
20……メモデータ処理部、22……タツチスイツチ、23…
…キーセンス回路、24……CPU、30……CMOSインバー
タ、31A……MOSトランジスタ、31B……MOSトランジス
タ、41……制御回路、44,51……I/Oポート、45,53……R
AM、46,52……ROM、71,81……インストラクシヨンデコ
ーダ、72a〜72c,75,77,79,82a,82b,85,88,89……ラツチ
回路、74,84……トランスフアゲート、76,78,86,87……
バツフア。

Claims

【特許請求の範囲】

【請求項１】画像データ供給手段と、 CPUと、データ入力手段と、走査電極と信号電極が配列され、上記画像データを表示
するための表示装置と、この表示装置を駆動するための表示駆動回路と、上記データ入力手段から入力されたデータを少なくとも
上記表示装置の１画面分記憶する画像メモリと、を備
え、上記表示駆動回路には、上記表示装置の表示駆動タイミングを制御するととも
に、上記CPUの処理データを記憶するワークメモリを有
する制御回路を内蔵し、上記制御回路は、上記CPUからの命令を解読するインス
トラクションデコーダと、このインストラクションデコ
ーダの解読結果に従って上記画像データ供給手段からの
画像データ、上記CPUからの処理データ、または上記ワ
ークメモリに記憶されたデータを選択して入力するとと
もに、上記ワークメモリまたは上記表示装置へデータを
選択して出力する入出力回路とを具備していることを特
徴とする電子メモ。