JPH0767078B2 - パルスカウント方式 - Google Patents

パルスカウント方式

Info

Publication number
JPH0767078B2
JPH0767078B2 JP63037248A JP3724888A JPH0767078B2 JP H0767078 B2 JPH0767078 B2 JP H0767078B2 JP 63037248 A JP63037248 A JP 63037248A JP 3724888 A JP3724888 A JP 3724888A JP H0767078 B2 JPH0767078 B2 JP H0767078B2
Authority
JP
Japan
Prior art keywords
counter
pulse
signal
level
counting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP63037248A
Other languages
English (en)
Other versions
JPH01212026A (ja
Inventor
健一 木下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP63037248A priority Critical patent/JPH0767078B2/ja
Publication of JPH01212026A publication Critical patent/JPH01212026A/ja
Publication of JPH0767078B2 publication Critical patent/JPH0767078B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Measuring Frequencies, Analyzing Spectra (AREA)

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、たとえば車速あるいはエンジン回転数などを
検出したパルス信号を計数するパルスカウント方式に関
する。
従来の技術 マイクロコンピュータを用いた車載用電子機器におい
て、パルスカウントの測定はエンジン回転数の検出信号
あるいは車速検出信号の計数を行う上で重要である。こ
のようなパルスの計数は、一般に割込み処理を用いて行
われる場合と、所定の短い時間間隔でパルスの有無を計
数する場合とが知られている。
第6図は、所定時間毎に車速信号などのパルス信号を計
数する一例を示す簡略化したブロツク図である。たとえ
ば車輪の回転軸などに関連して取付けられたリードスイ
ツチなどによつて実現される速度検出器1からの検出信
号は、処理回路2に入力されて矩形のパルス波形に波形
整形される。
また、第7図に示すように検出信号のパルス波形より充
分に短い波形のチエツクパルス信号であるクロツクパル
スがラインl3を介してカウンタ3に入力される。このよ
うなクロツクパルスは、予め定めた一定の周期毎に導出
される。
検出信号は排他的ORゲート6によつてメモリ5の内容と
比較される。このメモリ5には、後述するように検出信
号の状態が記憶されており、検出信号とメモリ5の内容
とが同一の場合には、ラインl1に“L"レベル信号が出力
され、それに応答してカウンタ3はクリアされる。一
方、検出信号とメモリ5の内容とが異なる場合には、ラ
インl1に“H"レベル信号が出力されてカウンタ3はクロ
ツクパルスをカウントしていく。やがてカウンタ3が一
定値に達すると、カウンタ3からカウンタ4へ“H"レベ
ルの桁上がり信号がラインl2を介して出力される。この
桁上がり信号は、ANDゲート7によつて入力パルスが
“H"レベルのときのみカウンタ4に伝えられて、検出信
号のカウントが行われる。
桁上がり信号が“H"レベルのときは、メモリ5の内容を
入力パルスの状態に書換えるためにスイツチS1が閉じら
れ、メモリ5の内容は検出信号のレベルと同一になる。
したがつて排他的ORゲート6の出力が再び“L"レベルに
なり、それに応答してカウンタ3がクリアされ桁上がり
信号が“L"レベルになる。このようにしてカウンタ4に
は入力パルス信号の立上がり数がカウントされる。
第8図は、処理回路2から導出されるパルス信号を示す
波形図であり、第9図はメモリ5の動作を説明するため
の図であり、第10図はカウンタ4の動作を説明するため
の図である。検出器1からの検出信号が処理回路2に入
力され、この処理回路2内で矩形のパルス波形に波形整
形されて、第8図で示されるパルス信号が導出される。
カウンタ4において、入力した信号が第8図の参照符10
aで示されるように、ローレベルである場合には最下位
の桁4dは「0」となつており、メモリ5の初期値は
「0」であり、排他的ORゲート6の出力は“L"レベルで
あるため、カウンタ3はクリアされており、桁上り信号
は“L"である。
排他的ORゲート6の出力が“H"レベルとなり、カウンタ
3がチエツクパルスのカウントを開始する。そして、カ
ウンタ3が一定値になると、桁上げ信号が“H"レベルと
なつて、ANDゲート7に“H"レベルが出力されて、第8
図のパルスのレベルが“H"レベルのとき、カウンタ4は
1パルスカウントし、その最下位の桁4dは第9図(2)
で示すように「1」が入力される。
ANDゲート7からのハイレベル信号を入力したカウンタ
4は、第10図(2)で示すように、その桁4c,4dにそれ
ぞれ「0」,「1」が入力された状態となる。次に第8
図の参照符10cで示すローレベルのパルス信号になる
と、排他的ORゲート6から“H"レベルが出力されて、カ
ウンタ3が一定値に達するとカウンタ3から桁上り信号
が出力されるが、ANDゲート7によつて遮断されるため
カウンタ4はカウントしない。
したがつてカウンタ4は、前記第10図(2)の状態を保
ち、桁4c,4dには「0」,「1」が入力された状態を保
つ。再び第8図の参照符10dで示すハイレベルに立上が
つたパルス信号が入力されると、桁4dには「1」が入力
され、カウンタ4が第10図(4)に示されるようにカウ
ントして、その桁4c,4dに「1」,「0」が入力され
る。
第11図は、上記動作を説明するフローチヤートである。
第11図を併せて参照して、ステツプm1では、処理回路2
から第8図に示したようなパルスが入力される。ステツ
プm2では、前記排他的ORゲート6を用いた前回データと
の比較が行われ、ステツプm3でパルスレベルの変化の有
無が判断される。変化があればステツプm4で該パルスの
レベル変化が、立上がりであるか否かが判断される。こ
の判断はANDゲート7で行われ、立上がりであればステ
ツプm6でカウンタ3を用いたノイズフイルタ処理が行わ
れる。
ステツプm6でノイズフイルタ処理が終了したか否かが判
断され、終了すれば前述したようにANDゲート7に“H"
レベルの信号が出力され、カウンタ4はパルスを受付
け、カウント内容を+1インクリメントする。ステツプ
m8ではスイツチS1を閉じてメモリ5に該パルス状態を記
憶する。ステツプm9では、ノイズフイルタ処理を行うカ
ウンタ3を初期化する。
一方、前記ステツプm3,m4において判断結果が否定であ
れば、直ちにステツプm9の処理が行われる。前記ステツ
プ6の判断が否定であればステツプm7〜m9の処理は回避
され、それに引続く処理が行われる。
発明が解決しようとする課題 上述したような従来技術では、パルスのレベルを記憶す
るためのメモリ5や、メモリ5の信号の供給/遮断を行
うためのスイツチS1などを配置する必要があるなど、構
成がむやみに複雑であつた。パルスのレベルを記憶する
ためだけに、メモリ5として用いられる記憶領域を確保
することが必要であり、このような従来技術が用いられ
る車載用マイクロコンピユータなどにおいて、使用範囲
に制限が課されてしまうという問題点があつた。
本発明の目的は、上述の技術的課題を解消し、構成およ
び処理手順が簡便であつて、実用性の格段に向上された
パルスカウント方式を提供することである。
課題を解決するための手段 本発明は、カウント制御信号が入力され、その毎にカウ
ント動作を行う複数のビツトのカウンタ24と、 該カウンタ24の最下位ビツトの状態と、カウントすべき
パルスのレベル状態とを比較して相違状態検出信号を出
力する比較手段25と、 カウント制御信号よりも高い周波数を有するクロツクパ
ルスを発生するクロツクパルス発生源と、 該クロツクパルスを該比較手段25からの相違状態検出信
号が入力されたときから計数し、その計数値が予め定め
る値になると前記カウンタ24へカウント制御信号を出力
する計時手段23とを含み、 前記カウンタ24の最下位ビツトを除いたビツトによつて
前記カウントすべきパルス数のカウントを行うようにし
たことを特徴とするパルスカウント方式である。
作 用 本発明に従えば、計数すべきパルスの状態が記憶されて
いるパルスの状態から変化する毎に比較手段から相違状
態検出信号が出力され、計時手段による計時の後、カウ
ンタのカウント動作が行われる。このカウンタの最下位
ビツトはカウント動作毎に、すなわちパルスの状態が変
化する毎に反転するため、この最下位ビツトをパルスの
状態を記憶するメモリとして利用する。
実施例 第1図は、本発明の一実施例のブロツク図である。たと
えば自動車の車輪軸などに関連して取付けられた速度検
出器20からの出力信号は、処理回路21に入力されて矩形
の速度パルス信号に波形整形される。処理回路21から導
出される計数すべき速度パルスは、パルス計数手段22に
入力される。このパルス計数手段22は、計数すべき前記
処理回路21からの速度パルスより充分にパルス幅の小さ
なチエツクパルスであるクロツクパルスCPが入力され、
その計数動作を行う計時手段であるカウンタ23と、前記
速度パルス信号の計数動作を行うカウンタ24と、入力パ
ルスとカウンタ24の最下位ビツトとの間に排他的論理和
演算を施し、相違状態を検出する排他的ORゲートなどに
よつて実現される比較手段25とを含む。
この比較手段25は、入力パルスとカウンタ24の最下位ビ
ツトが異なるときにのみ、カウンタ23に計数動作を行わ
せるように構成されている。このようなパルス計数手段
22の出力は、バルブ26を開閉制御するための電磁ソレノ
イド27などを駆動するための駆動手段28に与えられる。
第2図は、パルス計数手段22の動作を説明するためのフ
ローチヤートである。ステツプn1で、処理回路21からパ
ルス信号が導出されると、そのパルス信号は比較手段25
に入力される。ステツプn2で、比較手段25に入力された
速度パルス信号は、カウンタ24の最下位ビツトと比較演
算されて、相違状態検出信号であるレベル識別信号をラ
インl11を介してカウンタ23に出力する。
こうして入力したカウンタ24の最下位ビツトのレベル識
別信号について、ステツプn3で速度パルス信号のレベル
が前回時レベルとに変化がなければ(l11=“L")、ス
テツプn7へ移り、カウンタ23が初期化される。また、速
度パルス信号レベルとカウンタ24の最下位ビツトとが異
なる場合にはステップn4へ移り(l11=“H")、カウン
タ23はクロツクパルスCPをカウントし始める。
第3図(1)で示されるように、速度パルスにはスイツ
チのチヤタリングなどによるノイズ(参照符N1で示す)
が含まれることがあるため、一定時間パルス状態が落ち
着くのを待つて再び計数を行う。このようなパルス待ち
は、後述するようにたとえば3パルス分の時間である。
これによつて第3図(2)で示されるように、参照符N2
で示すノイズをカウントせず、パルス計数手段22の出力
は、第3図(3)で示すノイズを含まないパルス信号と
なる 次にステップn5で、カウンタ23が一定値(たとえば3)
になると、カウンタ24へ桁上げ信号を出力する。ステツ
プn6でカウンタ24からの桁上げ信号を受けつけカウンタ
を+1進める。その後、カウンタ24の最下位ビツトが反
転するため、比較手段25の出力が“L"レベルとなり、カ
ウンタ23は初期化される。
このようにして本実施例では、第11図を参照して説明し
た従来技術の処理手順のうち、ステツプm4,m8に示した
処理が不要となり、したがつて全体の動作をさらに高速
に行うことができる。また第6図を参照して説明した従
来技術の構成のうち、メモリ5およびスイツチS1を削除
することができ、このようなパルスカウントに使用する
メモリの容量を削減でき、使用性を向上できる。
第4図は、速度パルス信号の波形図であり、第5図はカ
ウンタ24の動作を示す図である。前述した処理回路21か
らローレベルのパルス信号が比較手段25に入力される
と、カウンタ24の最下位ビツトは「0」でラインl11は
“L"レベルとなり、カウンタ23は初期化されつづけ、カ
ウンタ24は「000」のままである。
次にパルス信号が立上がつて第4図の参照符30bで示さ
れるようにハイレベルになると、カウンタ24の最下位ビ
ツトは「0」のため、比較手段25の出力ラインl11は
“H"レベルとなり、カウンタ23からカウンタ24へ桁上り
信号が出力され、カウンタ24はカウントを+1進めて
「001」になる。そして、最下位ビツトが「1」になつ
たため、ラインl11はやがて“L"レベルになる。
以下、同様にして第4図の参照符30c,30d,30eで示され
るように、パルス信号が立上り動作を行う毎にカウンタ
24は1パルスカウンタとして、第5図(3)〜第5図
(5)に示されるような動作を行う。このようなカウン
タ24の最下位ビツトが「1」であれば立下がりを示して
いる。またこのようなカウンタ24のカウント値を1/2に
すれば、すなわち1ビツト右シフトすれば、上位3桁の
値はパルス数を示していることがわかる。
発明の効果 本発明によれば、パルスの状態とカウンタの最下位ビツ
トの値とが異なる毎にカウント動作を行うとともに、1
つのカウンタによつてパルス状態とパルス数とを同時に
示すことができるため、全体の構成が簡略化できるとい
う優れた効果が達成される。
すなわち、1つのメモリを利用して最下位ビツトにパル
スのレベルを記憶するメモリに、最下位ビツトを除いた
ビツトで入力パルスのカウント値を表すようにしたた
め、パルスのレベルを記憶するメモリを簡略化でき、ま
た構成部分が削減されたため、処理手順も簡略化できる
効果を奏する。
【図面の簡単な説明】
第1図は本発明の一実施例のブロツク図、第2図はパル
ス計数手段22の動作を説明するためのフローチヤート、
第3図はカウンタ23によりチヤタリング信号を除去する
波形図、第4図は入力パルス信号の波形図、第5図はカ
ウンタ24の動作を説明するための図、第6図は先行技術
のパルスを計数するための構成を示すブロツク図、第7
図は処理回路2から導出されるパルス信号の波形図、第
8図はメモリ5の動作を説明するための波形図、第9図
はカウンタ4の動作を説明するための図、第10図はカウ
ンタ4の動作を説明するための図、第11図は従来技術の
動作を示すフローチヤートである。 22……パルス計数手段、23……フイルタ用カウンタ、24
……カウンタ、25……比較手段

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】カウント制御信号が入力され、その毎にカ
    ウント動作を行う複数のビツトのカウンタ24と、 該カウンタ24の最下位ビツトの状態と、カウントすべき
    パルスのレベル状態とを比較して相違状態検出信号を出
    力する比較手段25と、 カウント制御信号よりも高い周波数を有するクロツクパ
    ルスを発生するクロツクパルス発生源と、 該クロツクパルスを該比較手段25からの相違状態検出信
    号が入力されたときから計数し、その計数値が予め定め
    る値になると前記カウンタ24へカウント制御信号を出力
    する計時手段23とを含み、 前記カウンタ24の最下位ビツトを除いたビツトによつて
    前記カウントすべきパルス数のカウントを行うようにし
    たことを特徴とするパルスカウント方式。
JP63037248A 1988-02-18 1988-02-18 パルスカウント方式 Expired - Fee Related JPH0767078B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63037248A JPH0767078B2 (ja) 1988-02-18 1988-02-18 パルスカウント方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63037248A JPH0767078B2 (ja) 1988-02-18 1988-02-18 パルスカウント方式

Publications (2)

Publication Number Publication Date
JPH01212026A JPH01212026A (ja) 1989-08-25
JPH0767078B2 true JPH0767078B2 (ja) 1995-07-19

Family

ID=12492330

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63037248A Expired - Fee Related JPH0767078B2 (ja) 1988-02-18 1988-02-18 パルスカウント方式

Country Status (1)

Country Link
JP (1) JPH0767078B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004334124A (ja) 2003-05-12 2004-11-25 Matsushita Electric Ind Co Ltd 電流駆動装置及び表示装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5849826B2 (ja) * 1980-12-18 1983-11-07 株式会社東芝 パルス計数回路

Also Published As

Publication number Publication date
JPH01212026A (ja) 1989-08-25

Similar Documents

Publication Publication Date Title
US5436853A (en) Remote control signal processing circuit for a microcomputer
US5233573A (en) Digital data processor including apparatus for collecting time-related information
US5325341A (en) Digital timer apparatus and method
US5029272A (en) Input/output circuit with programmable input sensing time
JPH0767078B2 (ja) パルスカウント方式
EP0449305B1 (en) Data processor for generating pulse signal in response to external clock
JP2001051744A (ja) クロック制御回路
US5057784A (en) Automatic reading apparatus for capstan reproducing speed mode
JPH0534474A (ja) 計測タイマ装置
US5966034A (en) Method and device for the filtering of a pulse signal
US5301335A (en) Register with selective wait feature
JPH0748647B2 (ja) デューティ比判別回路
US4578625A (en) Spindle drive control system
JP3189280B2 (ja) リアルタイム制御装置
SU1429158A1 (ru) Устройство дл сопр жени микро-ЭВМ с магнитофоном
JPH04233467A (ja) モータの速度測定方法及びその装置
SU1631441A1 (ru) Устройство дл определени направлени вращени
JP3143267B2 (ja) 回転検出パルスの入力制御回路
US4479707A (en) Exposure time reproducing device
SU1354125A1 (ru) Устройство распознавани частоты
SU1656514A2 (ru) Таймер
KR0161383B1 (ko) 플로피 디스크 드라이버 콘트롤러에서 인덱스 주기 검출장치
SU1711324A1 (ru) Устройство управл емой задержки импульсов
EP0576841A2 (en) Digital timer apparatus and method
SU1285458A1 (ru) Устройство дл ввода информации

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees